git.oblomov.eu Git - linux-2.6/blob - drivers/net/netxen/netxen_nic_hw.c

   1 /*
   2  * Copyright (C) 2003 - 2009 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen Inc,
  26  * 18922 Forge Drive
  27  * Cupertino, CA 95014-0701
  28  *
  29  */
  30
  31 #include "netxen_nic.h"
  32 #include "netxen_nic_hw.h"
  33 #include "netxen_nic_phan_reg.h"
  34
  35 #include <net/ip.h>
  36
  37 #define MASK(n) ((1ULL<<(n))-1)
  38 #define MN_WIN(addr) (((addr & 0x1fc0000) >> 1) | ((addr >> 25) & 0x3ff))
  39 #define OCM_WIN(addr) (((addr & 0x1ff0000) >> 1) | ((addr >> 25) & 0x3ff))
  40 #define MS_WIN(addr) (addr & 0x0ffc0000)
  41
  42 #define GET_MEM_OFFS_2M(addr) (addr & MASK(18))
  43
  44 #define CRB_BLK(off)    ((off >> 20) & 0x3f)
  45 #define CRB_SUBBLK(off) ((off >> 16) & 0xf)
  46 #define CRB_WINDOW_2M   (0x130060)
  47 #define CRB_HI(off)     ((crb_hub_agt[CRB_BLK(off)] << 20) | ((off) & 0xf0000))
  48 #define CRB_INDIRECT_2M (0x1e0000UL)
  49
  50 #ifndef readq
  51 static inline u64 readq(void __iomem *addr)
  52 {
  53         return readl(addr) | (((u64) readl(addr + 4)) << 32LL);
  54 }
  55 #endif
  56
  57 #ifndef writeq
  58 static inline void writeq(u64 val, void __iomem *addr)
  59 {
  60         writel(((u32) (val)), (addr));
  61         writel(((u32) (val >> 32)), (addr + 4));
  62 }
  63 #endif
  64
  65 #define ADDR_IN_RANGE(addr, low, high)  \
  66         (((addr) < (high)) && ((addr) >= (low)))
  67
  68 #define PCI_OFFSET_FIRST_RANGE(adapter, off)    \
  69         ((adapter)->ahw.pci_base0 + (off))
  70 #define PCI_OFFSET_SECOND_RANGE(adapter, off)   \
  71         ((adapter)->ahw.pci_base1 + (off) - SECOND_PAGE_GROUP_START)
  72 #define PCI_OFFSET_THIRD_RANGE(adapter, off)    \
  73         ((adapter)->ahw.pci_base2 + (off) - THIRD_PAGE_GROUP_START)
  74
  75 static void __iomem *pci_base_offset(struct netxen_adapter *adapter,
  76                                             unsigned long off)
  77 {
  78         if (ADDR_IN_RANGE(off, FIRST_PAGE_GROUP_START, FIRST_PAGE_GROUP_END))
  79                 return PCI_OFFSET_FIRST_RANGE(adapter, off);
  80
  81         if (ADDR_IN_RANGE(off, SECOND_PAGE_GROUP_START, SECOND_PAGE_GROUP_END))
  82                 return PCI_OFFSET_SECOND_RANGE(adapter, off);
  83
  84         if (ADDR_IN_RANGE(off, THIRD_PAGE_GROUP_START, THIRD_PAGE_GROUP_END))
  85                 return PCI_OFFSET_THIRD_RANGE(adapter, off);
  86
  87         return NULL;
  88 }
  89
  90 #define CRB_WIN_LOCK_TIMEOUT 100000000
  91 static crb_128M_2M_block_map_t
  92 crb_128M_2M_map[64] __cacheline_aligned_in_smp = {
  93     {{{0, 0,         0,         0} } },         /* 0: PCI */
  94     {{{1, 0x0100000, 0x0102000, 0x120000},      /* 1: PCIE */
  95           {1, 0x0110000, 0x0120000, 0x130000},
  96           {1, 0x0120000, 0x0122000, 0x124000},
  97           {1, 0x0130000, 0x0132000, 0x126000},
  98           {1, 0x0140000, 0x0142000, 0x128000},
  99           {1, 0x0150000, 0x0152000, 0x12a000},
 100           {1, 0x0160000, 0x0170000, 0x110000},
 101           {1, 0x0170000, 0x0172000, 0x12e000},
 102           {0, 0x0000000, 0x0000000, 0x000000},
 103           {0, 0x0000000, 0x0000000, 0x000000},
 104           {0, 0x0000000, 0x0000000, 0x000000},
 105           {0, 0x0000000, 0x0000000, 0x000000},
 106           {0, 0x0000000, 0x0000000, 0x000000},
 107           {0, 0x0000000, 0x0000000, 0x000000},
 108           {1, 0x01e0000, 0x01e0800, 0x122000},
 109           {0, 0x0000000, 0x0000000, 0x000000} } },
 110         {{{1, 0x0200000, 0x0210000, 0x180000} } },/* 2: MN */
 111     {{{0, 0,         0,         0} } },     /* 3: */
 112     {{{1, 0x0400000, 0x0401000, 0x169000} } },/* 4: P2NR1 */
 113     {{{1, 0x0500000, 0x0510000, 0x140000} } },/* 5: SRE   */
 114     {{{1, 0x0600000, 0x0610000, 0x1c0000} } },/* 6: NIU   */
 115     {{{1, 0x0700000, 0x0704000, 0x1b8000} } },/* 7: QM    */
 116     {{{1, 0x0800000, 0x0802000, 0x170000},  /* 8: SQM0  */
 117       {0, 0x0000000, 0x0000000, 0x000000},
 118       {0, 0x0000000, 0x0000000, 0x000000},
 119       {0, 0x0000000, 0x0000000, 0x000000},
 120       {0, 0x0000000, 0x0000000, 0x000000},
 121       {0, 0x0000000, 0x0000000, 0x000000},
 122       {0, 0x0000000, 0x0000000, 0x000000},
 123       {0, 0x0000000, 0x0000000, 0x000000},
 124       {0, 0x0000000, 0x0000000, 0x000000},
 125       {0, 0x0000000, 0x0000000, 0x000000},
 126       {0, 0x0000000, 0x0000000, 0x000000},
 127       {0, 0x0000000, 0x0000000, 0x000000},
 128       {0, 0x0000000, 0x0000000, 0x000000},
 129       {0, 0x0000000, 0x0000000, 0x000000},
 130       {0, 0x0000000, 0x0000000, 0x000000},
 131       {1, 0x08f0000, 0x08f2000, 0x172000} } },
 132     {{{1, 0x0900000, 0x0902000, 0x174000},      /* 9: SQM1*/
 133       {0, 0x0000000, 0x0000000, 0x000000},
 134       {0, 0x0000000, 0x0000000, 0x000000},
 135       {0, 0x0000000, 0x0000000, 0x000000},
 136       {0, 0x0000000, 0x0000000, 0x000000},
 137       {0, 0x0000000, 0x0000000, 0x000000},
 138       {0, 0x0000000, 0x0000000, 0x000000},
 139       {0, 0x0000000, 0x0000000, 0x000000},
 140       {0, 0x0000000, 0x0000000, 0x000000},
 141       {0, 0x0000000, 0x0000000, 0x000000},
 142       {0, 0x0000000, 0x0000000, 0x000000},
 143       {0, 0x0000000, 0x0000000, 0x000000},
 144       {0, 0x0000000, 0x0000000, 0x000000},
 145       {0, 0x0000000, 0x0000000, 0x000000},
 146       {0, 0x0000000, 0x0000000, 0x000000},
 147       {1, 0x09f0000, 0x09f2000, 0x176000} } },
 148     {{{0, 0x0a00000, 0x0a02000, 0x178000},      /* 10: SQM2*/
 149       {0, 0x0000000, 0x0000000, 0x000000},
 150       {0, 0x0000000, 0x0000000, 0x000000},
 151       {0, 0x0000000, 0x0000000, 0x000000},
 152       {0, 0x0000000, 0x0000000, 0x000000},
 153       {0, 0x0000000, 0x0000000, 0x000000},
 154       {0, 0x0000000, 0x0000000, 0x000000},
 155       {0, 0x0000000, 0x0000000, 0x000000},
 156       {0, 0x0000000, 0x0000000, 0x000000},
 157       {0, 0x0000000, 0x0000000, 0x000000},
 158       {0, 0x0000000, 0x0000000, 0x000000},
 159       {0, 0x0000000, 0x0000000, 0x000000},
 160       {0, 0x0000000, 0x0000000, 0x000000},
 161       {0, 0x0000000, 0x0000000, 0x000000},
 162       {0, 0x0000000, 0x0000000, 0x000000},
 163       {1, 0x0af0000, 0x0af2000, 0x17a000} } },
 164     {{{0, 0x0b00000, 0x0b02000, 0x17c000},      /* 11: SQM3*/
 165       {0, 0x0000000, 0x0000000, 0x000000},
 166       {0, 0x0000000, 0x0000000, 0x000000},
 167       {0, 0x0000000, 0x0000000, 0x000000},
 168       {0, 0x0000000, 0x0000000, 0x000000},
 169       {0, 0x0000000, 0x0000000, 0x000000},
 170       {0, 0x0000000, 0x0000000, 0x000000},
 171       {0, 0x0000000, 0x0000000, 0x000000},
 172       {0, 0x0000000, 0x0000000, 0x000000},
 173       {0, 0x0000000, 0x0000000, 0x000000},
 174       {0, 0x0000000, 0x0000000, 0x000000},
 175       {0, 0x0000000, 0x0000000, 0x000000},
 176       {0, 0x0000000, 0x0000000, 0x000000},
 177       {0, 0x0000000, 0x0000000, 0x000000},
 178       {0, 0x0000000, 0x0000000, 0x000000},
 179       {1, 0x0bf0000, 0x0bf2000, 0x17e000} } },
 180         {{{1, 0x0c00000, 0x0c04000, 0x1d4000} } },/* 12: I2Q */
 181         {{{1, 0x0d00000, 0x0d04000, 0x1a4000} } },/* 13: TMR */
 182         {{{1, 0x0e00000, 0x0e04000, 0x1a0000} } },/* 14: ROMUSB */
 183         {{{1, 0x0f00000, 0x0f01000, 0x164000} } },/* 15: PEG4 */
 184         {{{0, 0x1000000, 0x1004000, 0x1a8000} } },/* 16: XDMA */
 185         {{{1, 0x1100000, 0x1101000, 0x160000} } },/* 17: PEG0 */
 186         {{{1, 0x1200000, 0x1201000, 0x161000} } },/* 18: PEG1 */
 187         {{{1, 0x1300000, 0x1301000, 0x162000} } },/* 19: PEG2 */
 188         {{{1, 0x1400000, 0x1401000, 0x163000} } },/* 20: PEG3 */
 189         {{{1, 0x1500000, 0x1501000, 0x165000} } },/* 21: P2ND */
 190         {{{1, 0x1600000, 0x1601000, 0x166000} } },/* 22: P2NI */
 191         {{{0, 0,         0,         0} } },     /* 23: */
 192         {{{0, 0,         0,         0} } },     /* 24: */
 193         {{{0, 0,         0,         0} } },     /* 25: */
 194         {{{0, 0,         0,         0} } },     /* 26: */
 195         {{{0, 0,         0,         0} } },     /* 27: */
 196         {{{0, 0,         0,         0} } },     /* 28: */
 197         {{{1, 0x1d00000, 0x1d10000, 0x190000} } },/* 29: MS */
 198     {{{1, 0x1e00000, 0x1e01000, 0x16a000} } },/* 30: P2NR2 */
 199     {{{1, 0x1f00000, 0x1f10000, 0x150000} } },/* 31: EPG */
 200         {{{0} } },                              /* 32: PCI */
 201         {{{1, 0x2100000, 0x2102000, 0x120000},  /* 33: PCIE */
 202           {1, 0x2110000, 0x2120000, 0x130000},
 203           {1, 0x2120000, 0x2122000, 0x124000},
 204           {1, 0x2130000, 0x2132000, 0x126000},
 205           {1, 0x2140000, 0x2142000, 0x128000},
 206           {1, 0x2150000, 0x2152000, 0x12a000},
 207           {1, 0x2160000, 0x2170000, 0x110000},
 208           {1, 0x2170000, 0x2172000, 0x12e000},
 209           {0, 0x0000000, 0x0000000, 0x000000},
 210           {0, 0x0000000, 0x0000000, 0x000000},
 211           {0, 0x0000000, 0x0000000, 0x000000},
 212           {0, 0x0000000, 0x0000000, 0x000000},
 213           {0, 0x0000000, 0x0000000, 0x000000},
 214           {0, 0x0000000, 0x0000000, 0x000000},
 215           {0, 0x0000000, 0x0000000, 0x000000},
 216           {0, 0x0000000, 0x0000000, 0x000000} } },
 217         {{{1, 0x2200000, 0x2204000, 0x1b0000} } },/* 34: CAM */
 218         {{{0} } },                              /* 35: */
 219         {{{0} } },                              /* 36: */
 220         {{{0} } },                              /* 37: */
 221         {{{0} } },                              /* 38: */
 222         {{{0} } },                              /* 39: */
 223         {{{1, 0x2800000, 0x2804000, 0x1a4000} } },/* 40: TMR */
 224         {{{1, 0x2900000, 0x2901000, 0x16b000} } },/* 41: P2NR3 */
 225         {{{1, 0x2a00000, 0x2a00400, 0x1ac400} } },/* 42: RPMX1 */
 226         {{{1, 0x2b00000, 0x2b00400, 0x1ac800} } },/* 43: RPMX2 */
 227         {{{1, 0x2c00000, 0x2c00400, 0x1acc00} } },/* 44: RPMX3 */
 228         {{{1, 0x2d00000, 0x2d00400, 0x1ad000} } },/* 45: RPMX4 */
 229         {{{1, 0x2e00000, 0x2e00400, 0x1ad400} } },/* 46: RPMX5 */
 230         {{{1, 0x2f00000, 0x2f00400, 0x1ad800} } },/* 47: RPMX6 */
 231         {{{1, 0x3000000, 0x3000400, 0x1adc00} } },/* 48: RPMX7 */
 232         {{{0, 0x3100000, 0x3104000, 0x1a8000} } },/* 49: XDMA */
 233         {{{1, 0x3200000, 0x3204000, 0x1d4000} } },/* 50: I2Q */
 234         {{{1, 0x3300000, 0x3304000, 0x1a0000} } },/* 51: ROMUSB */
 235         {{{0} } },                              /* 52: */
 236         {{{1, 0x3500000, 0x3500400, 0x1ac000} } },/* 53: RPMX0 */
 237         {{{1, 0x3600000, 0x3600400, 0x1ae000} } },/* 54: RPMX8 */
 238         {{{1, 0x3700000, 0x3700400, 0x1ae400} } },/* 55: RPMX9 */
 239         {{{1, 0x3800000, 0x3804000, 0x1d0000} } },/* 56: OCM0 */
 240         {{{1, 0x3900000, 0x3904000, 0x1b4000} } },/* 57: CRYPTO */
 241         {{{1, 0x3a00000, 0x3a04000, 0x1d8000} } },/* 58: SMB */
 242         {{{0} } },                              /* 59: I2C0 */
 243         {{{0} } },                              /* 60: I2C1 */
 244         {{{1, 0x3d00000, 0x3d04000, 0x1d8000} } },/* 61: LPC */
 245         {{{1, 0x3e00000, 0x3e01000, 0x167000} } },/* 62: P2NC */
 246         {{{1, 0x3f00000, 0x3f01000, 0x168000} } }       /* 63: P2NR0 */
 247 };
 248
 249 /*
 250  * top 12 bits of crb internal address (hub, agent)
 251  */
 252 static unsigned crb_hub_agt[64] =
 253 {
 254         0,
 255         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 256         NETXEN_HW_CRB_HUB_AGT_ADR_MN,
 257         NETXEN_HW_CRB_HUB_AGT_ADR_MS,
 258         0,
 259         NETXEN_HW_CRB_HUB_AGT_ADR_SRE,
 260         NETXEN_HW_CRB_HUB_AGT_ADR_NIU,
 261         NETXEN_HW_CRB_HUB_AGT_ADR_QMN,
 262         NETXEN_HW_CRB_HUB_AGT_ADR_SQN0,
 263         NETXEN_HW_CRB_HUB_AGT_ADR_SQN1,
 264         NETXEN_HW_CRB_HUB_AGT_ADR_SQN2,
 265         NETXEN_HW_CRB_HUB_AGT_ADR_SQN3,
 266         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 267         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 268         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 269         NETXEN_HW_CRB_HUB_AGT_ADR_PGN4,
 270         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 271         NETXEN_HW_CRB_HUB_AGT_ADR_PGN0,
 272         NETXEN_HW_CRB_HUB_AGT_ADR_PGN1,
 273         NETXEN_HW_CRB_HUB_AGT_ADR_PGN2,
 274         NETXEN_HW_CRB_HUB_AGT_ADR_PGN3,
 275         NETXEN_HW_CRB_HUB_AGT_ADR_PGND,
 276         NETXEN_HW_CRB_HUB_AGT_ADR_PGNI,
 277         NETXEN_HW_CRB_HUB_AGT_ADR_PGS0,
 278         NETXEN_HW_CRB_HUB_AGT_ADR_PGS1,
 279         NETXEN_HW_CRB_HUB_AGT_ADR_PGS2,
 280         NETXEN_HW_CRB_HUB_AGT_ADR_PGS3,
 281         0,
 282         NETXEN_HW_CRB_HUB_AGT_ADR_PGSI,
 283         NETXEN_HW_CRB_HUB_AGT_ADR_SN,
 284         0,
 285         NETXEN_HW_CRB_HUB_AGT_ADR_EG,
 286         0,
 287         NETXEN_HW_CRB_HUB_AGT_ADR_PS,
 288         NETXEN_HW_CRB_HUB_AGT_ADR_CAM,
 289         0,
 290         0,
 291         0,
 292         0,
 293         0,
 294         NETXEN_HW_CRB_HUB_AGT_ADR_TIMR,
 295         0,
 296         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1,
 297         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2,
 298         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3,
 299         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4,
 300         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5,
 301         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6,
 302         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7,
 303         NETXEN_HW_CRB_HUB_AGT_ADR_XDMA,
 304         NETXEN_HW_CRB_HUB_AGT_ADR_I2Q,
 305         NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB,
 306         0,
 307         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0,
 308         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8,
 309         NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9,
 310         NETXEN_HW_CRB_HUB_AGT_ADR_OCM0,
 311         0,
 312         NETXEN_HW_CRB_HUB_AGT_ADR_SMB,
 313         NETXEN_HW_CRB_HUB_AGT_ADR_I2C0,
 314         NETXEN_HW_CRB_HUB_AGT_ADR_I2C1,
 315         0,
 316         NETXEN_HW_CRB_HUB_AGT_ADR_PGNC,
 317         0,
 318 };
 319
 320 /*  PCI Windowing for DDR regions.  */
 321
 322 #define NETXEN_WINDOW_ONE       0x2000000 /*CRB Window: bit 25 of CRB address */
 323
 324 #define NETXEN_UNICAST_ADDR(port, index) \
 325         (NETXEN_UNICAST_ADDR_BASE+(port*32)+(index*8))
 326 #define NETXEN_MCAST_ADDR(port, index) \
 327         (NETXEN_MULTICAST_ADDR_BASE+(port*0x80)+(index*8))
 328 #define MAC_HI(addr) \
 329         ((addr[2] << 16) | (addr[1] << 8) | (addr[0]))
 330 #define MAC_LO(addr) \
 331         ((addr[5] << 16) | (addr[4] << 8) | (addr[3]))
 332
 333 static int
 334 netxen_nic_enable_mcast_filter(struct netxen_adapter *adapter)
 335 {
 336         u32     val = 0;
 337         u16 port = adapter->physical_port;
 338         u8 *addr = adapter->netdev->dev_addr;
 339
 340         if (adapter->mc_enabled)
 341                 return 0;
 342
 343         val = NXRD32(adapter, NETXEN_MAC_ADDR_CNTL_REG);
 344         val |= (1UL << (28+port));
 345         NXWR32(adapter, NETXEN_MAC_ADDR_CNTL_REG, val);
 346
 347         /* add broadcast addr to filter */
 348         val = 0xffffff;
 349         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 350         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0)+4, val);
 351
 352         /* add station addr to filter */
 353         val = MAC_HI(addr);
 354         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1), val);
 355         val = MAC_LO(addr);
 356         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, val);
 357
 358         adapter->mc_enabled = 1;
 359         return 0;
 360 }
 361
 362 static int
 363 netxen_nic_disable_mcast_filter(struct netxen_adapter *adapter)
 364 {
 365         u32     val = 0;
 366         u16 port = adapter->physical_port;
 367         u8 *addr = adapter->netdev->dev_addr;
 368
 369         if (!adapter->mc_enabled)
 370                 return 0;
 371
 372         val = NXRD32(adapter, NETXEN_MAC_ADDR_CNTL_REG);
 373         val &= ~(1UL << (28+port));
 374         NXWR32(adapter, NETXEN_MAC_ADDR_CNTL_REG, val);
 375
 376         val = MAC_HI(addr);
 377         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0), val);
 378         val = MAC_LO(addr);
 379         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 0)+4, val);
 380
 381         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1), 0);
 382         NXWR32(adapter, NETXEN_UNICAST_ADDR(port, 1)+4, 0);
 383
 384         adapter->mc_enabled = 0;
 385         return 0;
 386 }
 387
 388 static int
 389 netxen_nic_set_mcast_addr(struct netxen_adapter *adapter,
 390                 int index, u8 *addr)
 391 {
 392         u32 hi = 0, lo = 0;
 393         u16 port = adapter->physical_port;
 394
 395         lo = MAC_LO(addr);
 396         hi = MAC_HI(addr);
 397
 398         NXWR32(adapter, NETXEN_MCAST_ADDR(port, index), hi);
 399         NXWR32(adapter, NETXEN_MCAST_ADDR(port, index)+4, lo);
 400
 401         return 0;
 402 }
 403
 404 void netxen_p2_nic_set_multi(struct net_device *netdev)
 405 {
 406         struct netxen_adapter *adapter = netdev_priv(netdev);
 407         struct dev_mc_list *mc_ptr;
 408         u8 null_addr[6];
 409         int index = 0;
 410
 411         memset(null_addr, 0, 6);
 412
 413         if (netdev->flags & IFF_PROMISC) {
 414
 415                 adapter->set_promisc(adapter,
 416                                 NETXEN_NIU_PROMISC_MODE);
 417
 418                 /* Full promiscuous mode */
 419                 netxen_nic_disable_mcast_filter(adapter);
 420
 421                 return;
 422         }
 423
 424         if (netdev->mc_count == 0) {
 425                 adapter->set_promisc(adapter,
 426                                 NETXEN_NIU_NON_PROMISC_MODE);
 427                 netxen_nic_disable_mcast_filter(adapter);
 428                 return;
 429         }
 430
 431         adapter->set_promisc(adapter, NETXEN_NIU_ALLMULTI_MODE);
 432         if (netdev->flags & IFF_ALLMULTI ||
 433                         netdev->mc_count > adapter->max_mc_count) {
 434                 netxen_nic_disable_mcast_filter(adapter);
 435                 return;
 436         }
 437
 438         netxen_nic_enable_mcast_filter(adapter);
 439
 440         for (mc_ptr = netdev->mc_list; mc_ptr; mc_ptr = mc_ptr->next, index++)
 441                 netxen_nic_set_mcast_addr(adapter, index, mc_ptr->dmi_addr);
 442
 443         if (index != netdev->mc_count)
 444                 printk(KERN_WARNING "%s: %s multicast address count mismatch\n",
 445                         netxen_nic_driver_name, netdev->name);
 446
 447         /* Clear out remaining addresses */
 448         for (; index < adapter->max_mc_count; index++)
 449                 netxen_nic_set_mcast_addr(adapter, index, null_addr);
 450 }
 451
 452 static int
 453 netxen_send_cmd_descs(struct netxen_adapter *adapter,
 454                 struct cmd_desc_type0 *cmd_desc_arr, int nr_desc)
 455 {
 456         u32 i, producer, consumer;
 457         struct netxen_cmd_buffer *pbuf;
 458         struct cmd_desc_type0 *cmd_desc;
 459         struct nx_host_tx_ring *tx_ring;
 460
 461         i = 0;
 462
 463         tx_ring = adapter->tx_ring;
 464         netif_tx_lock_bh(adapter->netdev);
 465
 466         producer = tx_ring->producer;
 467         consumer = tx_ring->sw_consumer;
 468
 469         if (nr_desc >= find_diff_among(producer, consumer, tx_ring->num_desc)) {
 470                 netif_tx_unlock_bh(adapter->netdev);
 471                 return -EBUSY;
 472         }
 473
 474         do {
 475                 cmd_desc = &cmd_desc_arr[i];
 476
 477                 pbuf = &tx_ring->cmd_buf_arr[producer];
 478                 pbuf->skb = NULL;
 479                 pbuf->frag_count = 0;
 480
 481                 memcpy(&tx_ring->desc_head[producer],
 482                         &cmd_desc_arr[i], sizeof(struct cmd_desc_type0));
 483
 484                 producer = get_next_index(producer, tx_ring->num_desc);
 485                 i++;
 486
 487         } while (i != nr_desc);
 488
 489         tx_ring->producer = producer;
 490
 491         netxen_nic_update_cmd_producer(adapter, tx_ring, producer);
 492
 493         netif_tx_unlock_bh(adapter->netdev);
 494
 495         return 0;
 496 }
 497
 498 static int
 499 nx_p3_sre_macaddr_change(struct netxen_adapter *adapter, u8 *addr, unsigned op)
 500 {
 501         nx_nic_req_t req;
 502         nx_mac_req_t *mac_req;
 503         u64 word;
 504
 505         memset(&req, 0, sizeof(nx_nic_req_t));
 506         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 507
 508         word = NX_MAC_EVENT | ((u64)adapter->portnum << 16);
 509         req.req_hdr = cpu_to_le64(word);
 510
 511         mac_req = (nx_mac_req_t *)&req.words[0];
 512         mac_req->op = op;
 513         memcpy(mac_req->mac_addr, addr, 6);
 514
 515         return netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 516 }
 517
 518 static int nx_p3_nic_add_mac(struct netxen_adapter *adapter,
 519                 u8 *addr, struct list_head *del_list)
 520 {
 521         struct list_head *head;
 522         nx_mac_list_t *cur;
 523
 524         /* look up if already exists */
 525         list_for_each(head, del_list) {
 526                 cur = list_entry(head, nx_mac_list_t, list);
 527
 528                 if (memcmp(addr, cur->mac_addr, ETH_ALEN) == 0) {
 529                         list_move_tail(head, &adapter->mac_list);
 530                         return 0;
 531                 }
 532         }
 533
 534         cur = kzalloc(sizeof(nx_mac_list_t), GFP_ATOMIC);
 535         if (cur == NULL) {
 536                 printk(KERN_ERR "%s: failed to add mac address filter\n",
 537                                 adapter->netdev->name);
 538                 return -ENOMEM;
 539         }
 540         memcpy(cur->mac_addr, addr, ETH_ALEN);
 541         list_add_tail(&cur->list, &adapter->mac_list);
 542         return nx_p3_sre_macaddr_change(adapter,
 543                                 cur->mac_addr, NETXEN_MAC_ADD);
 544 }
 545
 546 void netxen_p3_nic_set_multi(struct net_device *netdev)
 547 {
 548         struct netxen_adapter *adapter = netdev_priv(netdev);
 549         struct dev_mc_list *mc_ptr;
 550         u8 bcast_addr[ETH_ALEN] = { 0xff, 0xff, 0xff, 0xff, 0xff, 0xff };
 551         u32 mode = VPORT_MISS_MODE_DROP;
 552         LIST_HEAD(del_list);
 553         struct list_head *head;
 554         nx_mac_list_t *cur;
 555
 556         list_splice_tail_init(&adapter->mac_list, &del_list);
 557
 558         nx_p3_nic_add_mac(adapter, netdev->dev_addr, &del_list);
 559         nx_p3_nic_add_mac(adapter, bcast_addr, &del_list);
 560
 561         if (netdev->flags & IFF_PROMISC) {
 562                 mode = VPORT_MISS_MODE_ACCEPT_ALL;
 563                 goto send_fw_cmd;
 564         }
 565
 566         if ((netdev->flags & IFF_ALLMULTI) ||
 567                         (netdev->mc_count > adapter->max_mc_count)) {
 568                 mode = VPORT_MISS_MODE_ACCEPT_MULTI;
 569                 goto send_fw_cmd;
 570         }
 571
 572         if (netdev->mc_count > 0) {
 573                 for (mc_ptr = netdev->mc_list; mc_ptr;
 574                      mc_ptr = mc_ptr->next) {
 575                         nx_p3_nic_add_mac(adapter, mc_ptr->dmi_addr, &del_list);
 576                 }
 577         }
 578
 579 send_fw_cmd:
 580         adapter->set_promisc(adapter, mode);
 581         head = &del_list;
 582         while (!list_empty(head)) {
 583                 cur = list_entry(head->next, nx_mac_list_t, list);
 584
 585                 nx_p3_sre_macaddr_change(adapter,
 586                                 cur->mac_addr, NETXEN_MAC_DEL);
 587                 list_del(&cur->list);
 588                 kfree(cur);
 589         }
 590 }
 591
 592 int netxen_p3_nic_set_promisc(struct netxen_adapter *adapter, u32 mode)
 593 {
 594         nx_nic_req_t req;
 595         u64 word;
 596
 597         memset(&req, 0, sizeof(nx_nic_req_t));
 598
 599         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 600
 601         word = NX_NIC_H2C_OPCODE_PROXY_SET_VPORT_MISS_MODE |
 602                         ((u64)adapter->portnum << 16);
 603         req.req_hdr = cpu_to_le64(word);
 604
 605         req.words[0] = cpu_to_le64(mode);
 606
 607         return netxen_send_cmd_descs(adapter,
 608                                 (struct cmd_desc_type0 *)&req, 1);
 609 }
 610
 611 void netxen_p3_free_mac_list(struct netxen_adapter *adapter)
 612 {
 613         nx_mac_list_t *cur;
 614         struct list_head *head = &adapter->mac_list;
 615
 616         while (!list_empty(head)) {
 617                 cur = list_entry(head->next, nx_mac_list_t, list);
 618                 nx_p3_sre_macaddr_change(adapter,
 619                                 cur->mac_addr, NETXEN_MAC_DEL);
 620                 list_del(&cur->list);
 621                 kfree(cur);
 622         }
 623 }
 624
 625 int netxen_p3_nic_set_mac_addr(struct netxen_adapter *adapter, u8 *addr)
 626 {
 627         /* assuming caller has already copied new addr to netdev */
 628         netxen_p3_nic_set_multi(adapter->netdev);
 629         return 0;
 630 }
 631
 632 #define NETXEN_CONFIG_INTR_COALESCE     3
 633
 634 /*
 635  * Send the interrupt coalescing parameter set by ethtool to the card.
 636  */
 637 int netxen_config_intr_coalesce(struct netxen_adapter *adapter)
 638 {
 639         nx_nic_req_t req;
 640         u64 word;
 641         int rv;
 642
 643         memset(&req, 0, sizeof(nx_nic_req_t));
 644
 645         req.qhdr = cpu_to_le64(NX_NIC_REQUEST << 23);
 646
 647         word = NETXEN_CONFIG_INTR_COALESCE | ((u64)adapter->portnum << 16);
 648         req.req_hdr = cpu_to_le64(word);
 649
 650         memcpy(&req.words[0], &adapter->coal, sizeof(adapter->coal));
 651
 652         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 653         if (rv != 0) {
 654                 printk(KERN_ERR "ERROR. Could not send "
 655                         "interrupt coalescing parameters\n");
 656         }
 657
 658         return rv;
 659 }
 660
 661 #define RSS_HASHTYPE_IP_TCP     0x3
 662
 663 int netxen_config_rss(struct netxen_adapter *adapter, int enable)
 664 {
 665         nx_nic_req_t req;
 666         u64 word;
 667         int i, rv;
 668
 669         u64 key[] = { 0xbeac01fa6a42b73bULL, 0x8030f20c77cb2da3ULL,
 670                         0xae7b30b4d0ca2bcbULL, 0x43a38fb04167253dULL,
 671                         0x255b0ec26d5a56daULL };
 672
 673
 674         memset(&req, 0, sizeof(nx_nic_req_t));
 675         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 676
 677         word = NX_NIC_H2C_OPCODE_CONFIG_RSS | ((u64)adapter->portnum << 16);
 678         req.req_hdr = cpu_to_le64(word);
 679
 680         /*
 681          * RSS request:
 682          * bits 3-0: hash_method
 683          *      5-4: hash_type_ipv4
 684          *      7-6: hash_type_ipv6
 685          *        8: enable
 686          *        9: use indirection table
 687          *    47-10: reserved
 688          *    63-48: indirection table mask
 689          */
 690         word =  ((u64)(RSS_HASHTYPE_IP_TCP & 0x3) << 4) |
 691                 ((u64)(RSS_HASHTYPE_IP_TCP & 0x3) << 6) |
 692                 ((u64)(enable & 0x1) << 8) |
 693                 ((0x7ULL) << 48);
 694         req.words[0] = cpu_to_le64(word);
 695         for (i = 0; i < 5; i++)
 696                 req.words[i+1] = cpu_to_le64(key[i]);
 697
 698
 699         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 700         if (rv != 0) {
 701                 printk(KERN_ERR "%s: could not configure RSS\n",
 702                                 adapter->netdev->name);
 703         }
 704
 705         return rv;
 706 }
 707
 708 int netxen_linkevent_request(struct netxen_adapter *adapter, int enable)
 709 {
 710         nx_nic_req_t req;
 711         u64 word;
 712         int rv;
 713
 714         memset(&req, 0, sizeof(nx_nic_req_t));
 715         req.qhdr = cpu_to_le64(NX_HOST_REQUEST << 23);
 716
 717         word = NX_NIC_H2C_OPCODE_GET_LINKEVENT | ((u64)adapter->portnum << 16);
 718         req.req_hdr = cpu_to_le64(word);
 719         req.words[0] = cpu_to_le64(enable | (enable << 8));
 720
 721         rv = netxen_send_cmd_descs(adapter, (struct cmd_desc_type0 *)&req, 1);
 722         if (rv != 0) {
 723                 printk(KERN_ERR "%s: could not configure link notification\n",
 724                                 adapter->netdev->name);
 725         }
 726
 727         return rv;
 728 }
 729
 730 /*
 731  * netxen_nic_change_mtu - Change the Maximum Transfer Unit
 732  * @returns 0 on success, negative on failure
 733  */
 734
 735 #define MTU_FUDGE_FACTOR        100
 736
 737 int netxen_nic_change_mtu(struct net_device *netdev, int mtu)
 738 {
 739         struct netxen_adapter *adapter = netdev_priv(netdev);
 740         int max_mtu;
 741         int rc = 0;
 742
 743         if (NX_IS_REVISION_P3(adapter->ahw.revision_id))
 744                 max_mtu = P3_MAX_MTU;
 745         else
 746                 max_mtu = P2_MAX_MTU;
 747
 748         if (mtu > max_mtu) {
 749                 printk(KERN_ERR "%s: mtu > %d bytes unsupported\n",
 750                                 netdev->name, max_mtu);
 751                 return -EINVAL;
 752         }
 753
 754         if (adapter->set_mtu)
 755                 rc = adapter->set_mtu(adapter, mtu);
 756
 757         if (!rc)
 758                 netdev->mtu = mtu;
 759
 760         return rc;
 761 }
 762
 763 static int netxen_get_flash_block(struct netxen_adapter *adapter, int base,
 764                                   int size, __le32 * buf)
 765 {
 766         int i, v, addr;
 767         __le32 *ptr32;
 768
 769         addr = base;
 770         ptr32 = buf;
 771         for (i = 0; i < size / sizeof(u32); i++) {
 772                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 773                         return -1;
 774                 *ptr32 = cpu_to_le32(v);
 775                 ptr32++;
 776                 addr += sizeof(u32);
 777         }
 778         if ((char *)buf + size > (char *)ptr32) {
 779                 __le32 local;
 780                 if (netxen_rom_fast_read(adapter, addr, &v) == -1)
 781                         return -1;
 782                 local = cpu_to_le32(v);
 783                 memcpy(ptr32, &local, (char *)buf + size - (char *)ptr32);
 784         }
 785
 786         return 0;
 787 }
 788
 789 int netxen_get_flash_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 790 {
 791         __le32 *pmac = (__le32 *) mac;
 792         u32 offset;
 793
 794         offset = NETXEN_USER_START +
 795                 offsetof(struct netxen_new_user_info, mac_addr) +
 796                 adapter->portnum * sizeof(u64);
 797
 798         if (netxen_get_flash_block(adapter, offset, sizeof(u64), pmac) == -1)
 799                 return -1;
 800
 801         if (*mac == cpu_to_le64(~0ULL)) {
 802
 803                 offset = NETXEN_USER_START_OLD +
 804                         offsetof(struct netxen_user_old_info, mac_addr) +
 805                         adapter->portnum * sizeof(u64);
 806
 807                 if (netxen_get_flash_block(adapter,
 808                                         offset, sizeof(u64), pmac) == -1)
 809                         return -1;
 810
 811                 if (*mac == cpu_to_le64(~0ULL))
 812                         return -1;
 813         }
 814         return 0;
 815 }
 816
 817 int netxen_p3_get_mac_addr(struct netxen_adapter *adapter, __le64 *mac)
 818 {
 819         uint32_t crbaddr, mac_hi, mac_lo;
 820         int pci_func = adapter->ahw.pci_func;
 821
 822         crbaddr = CRB_MAC_BLOCK_START +
 823                 (4 * ((pci_func/2) * 3)) + (4 * (pci_func & 1));
 824
 825         mac_lo = NXRD32(adapter, crbaddr);
 826         mac_hi = NXRD32(adapter, crbaddr+4);
 827
 828         if (pci_func & 1)
 829                 *mac = le64_to_cpu((mac_lo >> 16) | ((u64)mac_hi << 16));
 830         else
 831                 *mac = le64_to_cpu((u64)mac_lo | ((u64)mac_hi << 32));
 832
 833         return 0;
 834 }
 835
 836 #define CRB_WIN_LOCK_TIMEOUT 100000000
 837
 838 static int crb_win_lock(struct netxen_adapter *adapter)
 839 {
 840         int done = 0, timeout = 0;
 841
 842         while (!done) {
 843                 /* acquire semaphore3 from PCI HW block */
 844                 done = NXRD32(adapter, NETXEN_PCIE_REG(PCIE_SEM7_LOCK));
 845                 if (done == 1)
 846                         break;
 847                 if (timeout >= CRB_WIN_LOCK_TIMEOUT)
 848                         return -1;
 849                 timeout++;
 850                 udelay(1);
 851         }
 852         NXWR32(adapter, NETXEN_CRB_WIN_LOCK_ID, adapter->portnum);
 853         return 0;
 854 }
 855
 856 static void crb_win_unlock(struct netxen_adapter *adapter)
 857 {
 858         int val;
 859
 860         val = NXRD32(adapter, NETXEN_PCIE_REG(PCIE_SEM7_UNLOCK));
 861 }
 862
 863 /*
 864  * Changes the CRB window to the specified window.
 865  */
 866 void
 867 netxen_nic_pci_change_crbwindow_128M(struct netxen_adapter *adapter, u32 wndw)
 868 {
 869         void __iomem *offset;
 870         u32 tmp;
 871         int count = 0;
 872         uint8_t func = adapter->ahw.pci_func;
 873
 874         if (adapter->curr_window == wndw)
 875                 return;
 876         /*
 877          * Move the CRB window.
 878          * We need to write to the "direct access" region of PCI
 879          * to avoid a race condition where the window register has
 880          * not been successfully written across CRB before the target
 881          * register address is received by PCI. The direct region bypasses
 882          * the CRB bus.
 883          */
 884         offset = PCI_OFFSET_SECOND_RANGE(adapter,
 885                         NETXEN_PCIX_PH_REG(PCIE_CRB_WINDOW_REG(func)));
 886
 887         if (wndw & 0x1)
 888                 wndw = NETXEN_WINDOW_ONE;
 889
 890         writel(wndw, offset);
 891
 892         /* MUST make sure window is set before we forge on... */
 893         while ((tmp = readl(offset)) != wndw) {
 894                 printk(KERN_WARNING "%s: %s WARNING: CRB window value not "
 895                        "registered properly: 0x%08x.\n",
 896                        netxen_nic_driver_name, __func__, tmp);
 897                 mdelay(1);
 898                 if (count >= 10)
 899                         break;
 900                 count++;
 901         }
 902
 903         if (wndw == NETXEN_WINDOW_ONE)
 904                 adapter->curr_window = 1;
 905         else
 906                 adapter->curr_window = 0;
 907 }
 908
 909 /*
 910  * Return -1 if off is not valid,
 911  *       1 if window access is needed. 'off' is set to offset from
 912  *         CRB space in 128M pci map
 913  *       0 if no window access is needed. 'off' is set to 2M addr
 914  * In: 'off' is offset from base in 128M pci map
 915  */
 916 static int
 917 netxen_nic_pci_get_crb_addr_2M(struct netxen_adapter *adapter,
 918                 ulong *off, int len)
 919 {
 920         unsigned long end = *off + len;
 921         crb_128M_2M_sub_block_map_t *m;
 922
 923
 924         if (*off >= NETXEN_CRB_MAX)
 925                 return -1;
 926
 927         if (*off >= NETXEN_PCI_CAMQM && (end <= NETXEN_PCI_CAMQM_2M_END)) {
 928                 *off = (*off - NETXEN_PCI_CAMQM) + NETXEN_PCI_CAMQM_2M_BASE +
 929                         (ulong)adapter->ahw.pci_base0;
 930                 return 0;
 931         }
 932
 933         if (*off < NETXEN_PCI_CRBSPACE)
 934                 return -1;
 935
 936         *off -= NETXEN_PCI_CRBSPACE;
 937         end = *off + len;
 938
 939         /*
 940          * Try direct map
 941          */
 942         m = &crb_128M_2M_map[CRB_BLK(*off)].sub_block[CRB_SUBBLK(*off)];
 943
 944         if (m->valid && (m->start_128M <= *off) && (m->end_128M >= end)) {
 945                 *off = *off + m->start_2M - m->start_128M +
 946                         (ulong)adapter->ahw.pci_base0;
 947                 return 0;
 948         }
 949
 950         /*
 951          * Not in direct map, use crb window
 952          */
 953         return 1;
 954 }
 955
 956 /*
 957  * In: 'off' is offset from CRB space in 128M pci map
 958  * Out: 'off' is 2M pci map addr
 959  * side effect: lock crb window
 960  */
 961 static void
 962 netxen_nic_pci_set_crbwindow_2M(struct netxen_adapter *adapter, ulong *off)
 963 {
 964         u32 win_read;
 965
 966         adapter->crb_win = CRB_HI(*off);
 967         writel(adapter->crb_win, (adapter->ahw.pci_base0 + CRB_WINDOW_2M));
 968         /*
 969          * Read back value to make sure write has gone through before trying
 970          * to use it.
 971          */
 972         win_read = readl(adapter->ahw.pci_base0 + CRB_WINDOW_2M);
 973         if (win_read != adapter->crb_win) {
 974                 printk(KERN_ERR "%s: Written crbwin (0x%x) != "
 975                                 "Read crbwin (0x%x), off=0x%lx\n",
 976                                 __func__, adapter->crb_win, win_read, *off);
 977         }
 978         *off = (*off & MASK(16)) + CRB_INDIRECT_2M +
 979                 (ulong)adapter->ahw.pci_base0;
 980 }
 981
 982 int
 983 netxen_nic_hw_write_wx_128M(struct netxen_adapter *adapter, ulong off, u32 data)
 984 {
 985         void __iomem *addr;
 986
 987         if (ADDR_IN_WINDOW1(off)) {
 988                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
 989         } else {                /* Window 0 */
 990                 addr = pci_base_offset(adapter, off);
 991                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
 992         }
 993
 994         if (!addr) {
 995                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
 996                 return 1;
 997         }
 998
 999         writel(data, addr);
1000
1001         if (!ADDR_IN_WINDOW1(off))
1002                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1003
1004         return 0;
1005 }
1006
1007 u32
1008 netxen_nic_hw_read_wx_128M(struct netxen_adapter *adapter, ulong off)
1009 {
1010         void __iomem *addr;
1011         u32 data;
1012
1013         if (ADDR_IN_WINDOW1(off)) {     /* Window 1 */
1014                 addr = NETXEN_CRB_NORMALIZE(adapter, off);
1015         } else {                /* Window 0 */
1016                 addr = pci_base_offset(adapter, off);
1017                 netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1018         }
1019
1020         if (!addr) {
1021                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1022                 return 1;
1023         }
1024
1025         data = readl(addr);
1026
1027         if (!ADDR_IN_WINDOW1(off))
1028                 netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1029
1030         return data;
1031 }
1032
1033 int
1034 netxen_nic_hw_write_wx_2M(struct netxen_adapter *adapter, ulong off, u32 data)
1035 {
1036         unsigned long flags = 0;
1037         int rv;
1038
1039         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, 4);
1040
1041         if (rv == -1) {
1042                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1043                                 __func__, off);
1044                 dump_stack();
1045                 return -1;
1046         }
1047
1048         if (rv == 1) {
1049                 write_lock_irqsave(&adapter->adapter_lock, flags);
1050                 crb_win_lock(adapter);
1051                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1052                 writel(data, (void __iomem *)off);
1053                 crb_win_unlock(adapter);
1054                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1055         } else
1056                 writel(data, (void __iomem *)off);
1057
1058
1059         return 0;
1060 }
1061
1062 u32
1063 netxen_nic_hw_read_wx_2M(struct netxen_adapter *adapter, ulong off)
1064 {
1065         unsigned long flags = 0;
1066         int rv;
1067         u32 data;
1068
1069         rv = netxen_nic_pci_get_crb_addr_2M(adapter, &off, 4);
1070
1071         if (rv == -1) {
1072                 printk(KERN_ERR "%s: invalid offset: 0x%016lx\n",
1073                                 __func__, off);
1074                 dump_stack();
1075                 return -1;
1076         }
1077
1078         if (rv == 1) {
1079                 write_lock_irqsave(&adapter->adapter_lock, flags);
1080                 crb_win_lock(adapter);
1081                 netxen_nic_pci_set_crbwindow_2M(adapter, &off);
1082                 data = readl((void __iomem *)off);
1083                 crb_win_unlock(adapter);
1084                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1085         } else
1086                 data = readl((void __iomem *)off);
1087
1088         return data;
1089 }
1090
1091 /*
1092  * check memory access boundary.
1093  * used by test agent. support ddr access only for now
1094  */
1095 static unsigned long
1096 netxen_nic_pci_mem_bound_check(struct netxen_adapter *adapter,
1097                 unsigned long long addr, int size)
1098 {
1099         if (!ADDR_IN_RANGE(addr,
1100                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1101                 !ADDR_IN_RANGE(addr+size-1,
1102                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX) ||
1103                 ((size != 1) && (size != 2) && (size != 4) && (size != 8))) {
1104                 return 0;
1105         }
1106
1107         return 1;
1108 }
1109
1110 static int netxen_pci_set_window_warning_count;
1111
1112 unsigned long
1113 netxen_nic_pci_set_window_128M(struct netxen_adapter *adapter,
1114                 unsigned long long addr)
1115 {
1116         void __iomem *offset;
1117         int window;
1118         unsigned long long      qdr_max;
1119         uint8_t func = adapter->ahw.pci_func;
1120
1121         if (NX_IS_REVISION_P2(adapter->ahw.revision_id)) {
1122                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1123         } else {
1124                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1125         }
1126
1127         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1128                 /* DDR network side */
1129                 addr -= NETXEN_ADDR_DDR_NET;
1130                 window = (addr >> 25) & 0x3ff;
1131                 if (adapter->ahw.ddr_mn_window != window) {
1132                         adapter->ahw.ddr_mn_window = window;
1133                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1134                                 NETXEN_PCIX_PH_REG(PCIE_MN_WINDOW_REG(func)));
1135                         writel(window, offset);
1136                         /* MUST make sure window is set before we forge on... */
1137                         readl(offset);
1138                 }
1139                 addr -= (window * NETXEN_WINDOW_ONE);
1140                 addr += NETXEN_PCI_DDR_NET;
1141         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1142                 addr -= NETXEN_ADDR_OCM0;
1143                 addr += NETXEN_PCI_OCM0;
1144         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1145                 addr -= NETXEN_ADDR_OCM1;
1146                 addr += NETXEN_PCI_OCM1;
1147         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1148                 /* QDR network side */
1149                 addr -= NETXEN_ADDR_QDR_NET;
1150                 window = (addr >> 22) & 0x3f;
1151                 if (adapter->ahw.qdr_sn_window != window) {
1152                         adapter->ahw.qdr_sn_window = window;
1153                         offset = PCI_OFFSET_SECOND_RANGE(adapter,
1154                                 NETXEN_PCIX_PH_REG(PCIE_SN_WINDOW_REG(func)));
1155                         writel((window << 22), offset);
1156                         /* MUST make sure window is set before we forge on... */
1157                         readl(offset);
1158                 }
1159                 addr -= (window * 0x400000);
1160                 addr += NETXEN_PCI_QDR_NET;
1161         } else {
1162                 /*
1163                  * peg gdb frequently accesses memory that doesn't exist,
1164                  * this limits the chit chat so debugging isn't slowed down.
1165                  */
1166                 if ((netxen_pci_set_window_warning_count++ < 8)
1167                     || (netxen_pci_set_window_warning_count % 64 == 0))
1168                         printk("%s: Warning:netxen_nic_pci_set_window()"
1169                                " Unknown address range!\n",
1170                                netxen_nic_driver_name);
1171                 addr = -1UL;
1172         }
1173         return addr;
1174 }
1175
1176 /*
1177  * Note : only 32-bit writes!
1178  */
1179 int netxen_nic_pci_write_immediate_128M(struct netxen_adapter *adapter,
1180                 u64 off, u32 data)
1181 {
1182         writel(data, (void __iomem *)(PCI_OFFSET_SECOND_RANGE(adapter, off)));
1183         return 0;
1184 }
1185
1186 u32 netxen_nic_pci_read_immediate_128M(struct netxen_adapter *adapter, u64 off)
1187 {
1188         return readl((void __iomem *)(pci_base_offset(adapter, off)));
1189 }
1190
1191 unsigned long
1192 netxen_nic_pci_set_window_2M(struct netxen_adapter *adapter,
1193                 unsigned long long addr)
1194 {
1195         int window;
1196         u32 win_read;
1197
1198         if (ADDR_IN_RANGE(addr, NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1199                 /* DDR network side */
1200                 window = MN_WIN(addr);
1201                 adapter->ahw.ddr_mn_window = window;
1202                 NXWR32(adapter, adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1203                                 window);
1204                 win_read = NXRD32(adapter,
1205                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE);
1206                 if ((win_read << 17) != window) {
1207                         printk(KERN_INFO "Written MNwin (0x%x) != "
1208                                 "Read MNwin (0x%x)\n", window, win_read);
1209                 }
1210                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_DDR_NET;
1211         } else if (ADDR_IN_RANGE(addr,
1212                                 NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1213                 if ((addr & 0x00ff800) == 0xff800) {
1214                         printk("%s: QM access not handled.\n", __func__);
1215                         addr = -1UL;
1216                 }
1217
1218                 window = OCM_WIN(addr);
1219                 adapter->ahw.ddr_mn_window = window;
1220                 NXWR32(adapter, adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE,
1221                                 window);
1222                 win_read = NXRD32(adapter,
1223                                 adapter->ahw.mn_win_crb | NETXEN_PCI_CRBSPACE);
1224                 if ((win_read >> 7) != window) {
1225                         printk(KERN_INFO "%s: Written OCMwin (0x%x) != "
1226                                         "Read OCMwin (0x%x)\n",
1227                                         __func__, window, win_read);
1228                 }
1229                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_OCM0_2M;
1230
1231         } else if (ADDR_IN_RANGE(addr,
1232                         NETXEN_ADDR_QDR_NET, NETXEN_ADDR_QDR_NET_MAX_P3)) {
1233                 /* QDR network side */
1234                 window = MS_WIN(addr);
1235                 adapter->ahw.qdr_sn_window = window;
1236                 NXWR32(adapter, adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE,
1237                                 window);
1238                 win_read = NXRD32(adapter,
1239                                 adapter->ahw.ms_win_crb | NETXEN_PCI_CRBSPACE);
1240                 if (win_read != window) {
1241                         printk(KERN_INFO "%s: Written MSwin (0x%x) != "
1242                                         "Read MSwin (0x%x)\n",
1243                                         __func__, window, win_read);
1244                 }
1245                 addr = GET_MEM_OFFS_2M(addr) + NETXEN_PCI_QDR_NET;
1246
1247         } else {
1248                 /*
1249                  * peg gdb frequently accesses memory that doesn't exist,
1250                  * this limits the chit chat so debugging isn't slowed down.
1251                  */
1252                 if ((netxen_pci_set_window_warning_count++ < 8)
1253                         || (netxen_pci_set_window_warning_count%64 == 0)) {
1254                         printk("%s: Warning:%s Unknown address range!\n",
1255                                         __func__, netxen_nic_driver_name);
1256 }
1257                 addr = -1UL;
1258         }
1259         return addr;
1260 }
1261
1262 static int netxen_nic_pci_is_same_window(struct netxen_adapter *adapter,
1263                                       unsigned long long addr)
1264 {
1265         int window;
1266         unsigned long long qdr_max;
1267
1268         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
1269                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P2;
1270         else
1271                 qdr_max = NETXEN_ADDR_QDR_NET_MAX_P3;
1272
1273         if (ADDR_IN_RANGE(addr,
1274                         NETXEN_ADDR_DDR_NET, NETXEN_ADDR_DDR_NET_MAX)) {
1275                 /* DDR network side */
1276                 BUG();  /* MN access can not come here */
1277         } else if (ADDR_IN_RANGE(addr,
1278                         NETXEN_ADDR_OCM0, NETXEN_ADDR_OCM0_MAX)) {
1279                 return 1;
1280         } else if (ADDR_IN_RANGE(addr,
1281                                 NETXEN_ADDR_OCM1, NETXEN_ADDR_OCM1_MAX)) {
1282                 return 1;
1283         } else if (ADDR_IN_RANGE(addr, NETXEN_ADDR_QDR_NET, qdr_max)) {
1284                 /* QDR network side */
1285                 window = ((addr - NETXEN_ADDR_QDR_NET) >> 22) & 0x3f;
1286                 if (adapter->ahw.qdr_sn_window == window)
1287                         return 1;
1288         }
1289
1290         return 0;
1291 }
1292
1293 static int netxen_nic_pci_mem_read_direct(struct netxen_adapter *adapter,
1294                         u64 off, void *data, int size)
1295 {
1296         unsigned long flags;
1297         void __iomem *addr, *mem_ptr = NULL;
1298         int ret = 0;
1299         u64 start;
1300         unsigned long mem_base;
1301         unsigned long mem_page;
1302
1303         write_lock_irqsave(&adapter->adapter_lock, flags);
1304
1305         /*
1306          * If attempting to access unknown address or straddle hw windows,
1307          * do not access.
1308          */
1309         start = adapter->pci_set_window(adapter, off);
1310         if ((start == -1UL) ||
1311                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1312                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1313                 printk(KERN_ERR "%s out of bound pci memory access. "
1314                         "offset is 0x%llx\n", netxen_nic_driver_name,
1315                         (unsigned long long)off);
1316                 return -1;
1317         }
1318
1319         addr = pci_base_offset(adapter, start);
1320         if (!addr) {
1321                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1322                 mem_base = pci_resource_start(adapter->pdev, 0);
1323                 mem_page = start & PAGE_MASK;
1324                 /* Map two pages whenever user tries to access addresses in two
1325                 consecutive pages.
1326                 */
1327                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1328                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE * 2);
1329                 else
1330                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1331                 if (mem_ptr == NULL) {
1332                         *(uint8_t  *)data = 0;
1333                         return -1;
1334                 }
1335                 addr = mem_ptr;
1336                 addr += start & (PAGE_SIZE - 1);
1337                 write_lock_irqsave(&adapter->adapter_lock, flags);
1338         }
1339
1340         switch (size) {
1341         case 1:
1342                 *(uint8_t  *)data = readb(addr);
1343                 break;
1344         case 2:
1345                 *(uint16_t *)data = readw(addr);
1346                 break;
1347         case 4:
1348                 *(uint32_t *)data = readl(addr);
1349                 break;
1350         case 8:
1351                 *(uint64_t *)data = readq(addr);
1352                 break;
1353         default:
1354                 ret = -1;
1355                 break;
1356         }
1357         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1358
1359         if (mem_ptr)
1360                 iounmap(mem_ptr);
1361         return ret;
1362 }
1363
1364 static int
1365 netxen_nic_pci_mem_write_direct(struct netxen_adapter *adapter, u64 off,
1366                 void *data, int size)
1367 {
1368         unsigned long flags;
1369         void __iomem *addr, *mem_ptr = NULL;
1370         int ret = 0;
1371         u64 start;
1372         unsigned long mem_base;
1373         unsigned long mem_page;
1374
1375         write_lock_irqsave(&adapter->adapter_lock, flags);
1376
1377         /*
1378          * If attempting to access unknown address or straddle hw windows,
1379          * do not access.
1380          */
1381         start = adapter->pci_set_window(adapter, off);
1382         if ((start == -1UL) ||
1383                 (netxen_nic_pci_is_same_window(adapter, off+size-1) == 0)) {
1384                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1385                 printk(KERN_ERR "%s out of bound pci memory access. "
1386                         "offset is 0x%llx\n", netxen_nic_driver_name,
1387                         (unsigned long long)off);
1388                 return -1;
1389         }
1390
1391         addr = pci_base_offset(adapter, start);
1392         if (!addr) {
1393                 write_unlock_irqrestore(&adapter->adapter_lock, flags);
1394                 mem_base = pci_resource_start(adapter->pdev, 0);
1395                 mem_page = start & PAGE_MASK;
1396                 /* Map two pages whenever user tries to access addresses in two
1397                  * consecutive pages.
1398                  */
1399                 if (mem_page != ((start + size - 1) & PAGE_MASK))
1400                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE*2);
1401                 else
1402                         mem_ptr = ioremap(mem_base + mem_page, PAGE_SIZE);
1403                 if (mem_ptr == NULL)
1404                         return -1;
1405                 addr = mem_ptr;
1406                 addr += start & (PAGE_SIZE - 1);
1407                 write_lock_irqsave(&adapter->adapter_lock, flags);
1408         }
1409
1410         switch (size) {
1411         case 1:
1412                 writeb(*(uint8_t *)data, addr);
1413                 break;
1414         case 2:
1415                 writew(*(uint16_t *)data, addr);
1416                 break;
1417         case 4:
1418                 writel(*(uint32_t *)data, addr);
1419                 break;
1420         case 8:
1421                 writeq(*(uint64_t *)data, addr);
1422                 break;
1423         default:
1424                 ret = -1;
1425                 break;
1426         }
1427         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1428         if (mem_ptr)
1429                 iounmap(mem_ptr);
1430         return ret;
1431 }
1432
1433 #define MAX_CTL_CHECK   1000
1434
1435 int
1436 netxen_nic_pci_mem_write_128M(struct netxen_adapter *adapter,
1437                 u64 off, void *data, int size)
1438 {
1439         unsigned long   flags;
1440         int          i, j, ret = 0, loop, sz[2], off0;
1441         uint32_t      temp;
1442         uint64_t      off8, tmpw, word[2] = {0, 0};
1443         void __iomem *mem_crb;
1444
1445         /*
1446          * If not MN, go check for MS or invalid.
1447          */
1448         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1449                 return netxen_nic_pci_mem_write_direct(adapter,
1450                                 off, data, size);
1451
1452         off8 = off & 0xfffffff8;
1453         off0 = off & 0x7;
1454         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1455         sz[1] = size - sz[0];
1456         loop = ((off0 + size - 1) >> 3) + 1;
1457         mem_crb = pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1458
1459         if ((size != 8) || (off0 != 0))  {
1460                 for (i = 0; i < loop; i++) {
1461                         if (adapter->pci_mem_read(adapter,
1462                                 off8 + (i << 3), &word[i], 8))
1463                                 return -1;
1464                 }
1465         }
1466
1467         switch (size) {
1468         case 1:
1469                 tmpw = *((uint8_t *)data);
1470                 break;
1471         case 2:
1472                 tmpw = *((uint16_t *)data);
1473                 break;
1474         case 4:
1475                 tmpw = *((uint32_t *)data);
1476                 break;
1477         case 8:
1478         default:
1479                 tmpw = *((uint64_t *)data);
1480                 break;
1481         }
1482         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1483         word[0] |= tmpw << (off0 * 8);
1484
1485         if (loop == 2) {
1486                 word[1] &= ~(~0ULL << (sz[1] * 8));
1487                 word[1] |= tmpw >> (sz[0] * 8);
1488         }
1489
1490         write_lock_irqsave(&adapter->adapter_lock, flags);
1491         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1492
1493         for (i = 0; i < loop; i++) {
1494                 writel((uint32_t)(off8 + (i << 3)),
1495                         (mem_crb+MIU_TEST_AGT_ADDR_LO));
1496                 writel(0,
1497                         (mem_crb+MIU_TEST_AGT_ADDR_HI));
1498                 writel(word[i] & 0xffffffff,
1499                         (mem_crb+MIU_TEST_AGT_WRDATA_LO));
1500                 writel((word[i] >> 32) & 0xffffffff,
1501                         (mem_crb+MIU_TEST_AGT_WRDATA_HI));
1502                 writel(MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1503                         (mem_crb+MIU_TEST_AGT_CTRL));
1504                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE|MIU_TA_CTL_WRITE,
1505                         (mem_crb+MIU_TEST_AGT_CTRL));
1506
1507                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1508                         temp = readl(
1509                              (mem_crb+MIU_TEST_AGT_CTRL));
1510                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1511                                 break;
1512                 }
1513
1514                 if (j >= MAX_CTL_CHECK) {
1515                         if (printk_ratelimit())
1516                                 dev_err(&adapter->pdev->dev,
1517                                         "failed to write through agent\n");
1518                         ret = -1;
1519                         break;
1520                 }
1521         }
1522
1523         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1524         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1525         return ret;
1526 }
1527
1528 int
1529 netxen_nic_pci_mem_read_128M(struct netxen_adapter *adapter,
1530                 u64 off, void *data, int size)
1531 {
1532         unsigned long   flags;
1533         int          i, j = 0, k, start, end, loop, sz[2], off0[2];
1534         uint32_t      temp;
1535         uint64_t      off8, val, word[2] = {0, 0};
1536         void __iomem *mem_crb;
1537
1538
1539         /*
1540          * If not MN, go check for MS or invalid.
1541          */
1542         if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1543                 return netxen_nic_pci_mem_read_direct(adapter, off, data, size);
1544
1545         off8 = off & 0xfffffff8;
1546         off0[0] = off & 0x7;
1547         off0[1] = 0;
1548         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1549         sz[1] = size - sz[0];
1550         loop = ((off0[0] + size - 1) >> 3) + 1;
1551         mem_crb = pci_base_offset(adapter, NETXEN_CRB_DDR_NET);
1552
1553         write_lock_irqsave(&adapter->adapter_lock, flags);
1554         netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1555
1556         for (i = 0; i < loop; i++) {
1557                 writel((uint32_t)(off8 + (i << 3)),
1558                         (mem_crb+MIU_TEST_AGT_ADDR_LO));
1559                 writel(0,
1560                         (mem_crb+MIU_TEST_AGT_ADDR_HI));
1561                 writel(MIU_TA_CTL_ENABLE,
1562                         (mem_crb+MIU_TEST_AGT_CTRL));
1563                 writel(MIU_TA_CTL_START|MIU_TA_CTL_ENABLE,
1564                         (mem_crb+MIU_TEST_AGT_CTRL));
1565
1566                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1567                         temp = readl(
1568                               (mem_crb+MIU_TEST_AGT_CTRL));
1569                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1570                                 break;
1571                 }
1572
1573                 if (j >= MAX_CTL_CHECK) {
1574                         if (printk_ratelimit())
1575                                 dev_err(&adapter->pdev->dev,
1576                                         "failed to read through agent\n");
1577                         break;
1578                 }
1579
1580                 start = off0[i] >> 2;
1581                 end   = (off0[i] + sz[i] - 1) >> 2;
1582                 for (k = start; k <= end; k++) {
1583                         word[i] |= ((uint64_t) readl(
1584                                     (mem_crb +
1585                                     MIU_TEST_AGT_RDDATA(k))) << (32*k));
1586                 }
1587         }
1588
1589         netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1590         write_unlock_irqrestore(&adapter->adapter_lock, flags);
1591
1592         if (j >= MAX_CTL_CHECK)
1593                 return -1;
1594
1595         if (sz[0] == 8) {
1596                 val = word[0];
1597         } else {
1598                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
1599                         ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
1600         }
1601
1602         switch (size) {
1603         case 1:
1604                 *(uint8_t  *)data = val;
1605                 break;
1606         case 2:
1607                 *(uint16_t *)data = val;
1608                 break;
1609         case 4:
1610                 *(uint32_t *)data = val;
1611                 break;
1612         case 8:
1613                 *(uint64_t *)data = val;
1614                 break;
1615         }
1616         return 0;
1617 }
1618
1619 int
1620 netxen_nic_pci_mem_write_2M(struct netxen_adapter *adapter,
1621                 u64 off, void *data, int size)
1622 {
1623         int i, j, ret = 0, loop, sz[2], off0;
1624         uint32_t temp;
1625         uint64_t off8, mem_crb, tmpw, word[2] = {0, 0};
1626
1627         /*
1628          * If not MN, go check for MS or invalid.
1629          */
1630         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1631                 mem_crb = NETXEN_CRB_QDR_NET;
1632         else {
1633                 mem_crb = NETXEN_CRB_DDR_NET;
1634                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1635                         return netxen_nic_pci_mem_write_direct(adapter,
1636                                         off, data, size);
1637         }
1638
1639         off8 = off & 0xfffffff8;
1640         off0 = off & 0x7;
1641         sz[0] = (size < (8 - off0)) ? size : (8 - off0);
1642         sz[1] = size - sz[0];
1643         loop = ((off0 + size - 1) >> 3) + 1;
1644
1645         if ((size != 8) || (off0 != 0)) {
1646                 for (i = 0; i < loop; i++) {
1647                         if (adapter->pci_mem_read(adapter, off8 + (i << 3),
1648                                                 &word[i], 8))
1649                                 return -1;
1650                 }
1651         }
1652
1653         switch (size) {
1654         case 1:
1655                 tmpw = *((uint8_t *)data);
1656                 break;
1657         case 2:
1658                 tmpw = *((uint16_t *)data);
1659                 break;
1660         case 4:
1661                 tmpw = *((uint32_t *)data);
1662                 break;
1663         case 8:
1664         default:
1665                 tmpw = *((uint64_t *)data);
1666         break;
1667         }
1668
1669         word[0] &= ~((~(~0ULL << (sz[0] * 8))) << (off0 * 8));
1670         word[0] |= tmpw << (off0 * 8);
1671
1672         if (loop == 2) {
1673                 word[1] &= ~(~0ULL << (sz[1] * 8));
1674                 word[1] |= tmpw >> (sz[0] * 8);
1675         }
1676
1677         /*
1678          * don't lock here - write_wx gets the lock if each time
1679          * write_lock_irqsave(&adapter->adapter_lock, flags);
1680          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1681          */
1682
1683         for (i = 0; i < loop; i++) {
1684                 temp = off8 + (i << 3);
1685                 NXWR32(adapter, mem_crb+MIU_TEST_AGT_ADDR_LO, temp);
1686                 temp = 0;
1687                 NXWR32(adapter, mem_crb+MIU_TEST_AGT_ADDR_HI, temp);
1688                 temp = word[i] & 0xffffffff;
1689                 NXWR32(adapter, mem_crb+MIU_TEST_AGT_WRDATA_LO, temp);
1690                 temp = (word[i] >> 32) & 0xffffffff;
1691                 NXWR32(adapter, mem_crb+MIU_TEST_AGT_WRDATA_HI, temp);
1692                 temp = MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1693                 NXWR32(adapter, mem_crb+MIU_TEST_AGT_CTRL, temp);
1694                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE | MIU_TA_CTL_WRITE;
1695                 NXWR32(adapter, mem_crb+MIU_TEST_AGT_CTRL, temp);
1696
1697                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1698                         temp = NXRD32(adapter, mem_crb + MIU_TEST_AGT_CTRL);
1699                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1700                                 break;
1701                 }
1702
1703                 if (j >= MAX_CTL_CHECK) {
1704                         if (printk_ratelimit())
1705                                 dev_err(&adapter->pdev->dev,
1706                                         "failed to write through agent\n");
1707                         ret = -1;
1708                         break;
1709                 }
1710         }
1711
1712         /*
1713          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1714          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
1715          */
1716         return ret;
1717 }
1718
1719 int
1720 netxen_nic_pci_mem_read_2M(struct netxen_adapter *adapter,
1721                 u64 off, void *data, int size)
1722 {
1723         int i, j = 0, k, start, end, loop, sz[2], off0[2];
1724         uint32_t      temp;
1725         uint64_t      off8, val, mem_crb, word[2] = {0, 0};
1726
1727         /*
1728          * If not MN, go check for MS or invalid.
1729          */
1730
1731         if (off >= NETXEN_ADDR_QDR_NET && off <= NETXEN_ADDR_QDR_NET_MAX_P3)
1732                 mem_crb = NETXEN_CRB_QDR_NET;
1733         else {
1734                 mem_crb = NETXEN_CRB_DDR_NET;
1735                 if (netxen_nic_pci_mem_bound_check(adapter, off, size) == 0)
1736                         return netxen_nic_pci_mem_read_direct(adapter,
1737                                         off, data, size);
1738         }
1739
1740         off8 = off & 0xfffffff8;
1741         off0[0] = off & 0x7;
1742         off0[1] = 0;
1743         sz[0] = (size < (8 - off0[0])) ? size : (8 - off0[0]);
1744         sz[1] = size - sz[0];
1745         loop = ((off0[0] + size - 1) >> 3) + 1;
1746
1747         /*
1748          * don't lock here - write_wx gets the lock if each time
1749          * write_lock_irqsave(&adapter->adapter_lock, flags);
1750          * netxen_nic_pci_change_crbwindow_128M(adapter, 0);
1751          */
1752
1753         for (i = 0; i < loop; i++) {
1754                 temp = off8 + (i << 3);
1755                 NXWR32(adapter, mem_crb + MIU_TEST_AGT_ADDR_LO, temp);
1756                 temp = 0;
1757                 NXWR32(adapter, mem_crb + MIU_TEST_AGT_ADDR_HI, temp);
1758                 temp = MIU_TA_CTL_ENABLE;
1759                 NXWR32(adapter, mem_crb + MIU_TEST_AGT_CTRL, temp);
1760                 temp = MIU_TA_CTL_START | MIU_TA_CTL_ENABLE;
1761                 NXWR32(adapter, mem_crb + MIU_TEST_AGT_CTRL, temp);
1762
1763                 for (j = 0; j < MAX_CTL_CHECK; j++) {
1764                         temp = NXRD32(adapter, mem_crb + MIU_TEST_AGT_CTRL);
1765                         if ((temp & MIU_TA_CTL_BUSY) == 0)
1766                                 break;
1767                 }
1768
1769                 if (j >= MAX_CTL_CHECK) {
1770                         if (printk_ratelimit())
1771                                 dev_err(&adapter->pdev->dev,
1772                                         "failed to read through agent\n");
1773                         break;
1774                 }
1775
1776                 start = off0[i] >> 2;
1777                 end   = (off0[i] + sz[i] - 1) >> 2;
1778                 for (k = start; k <= end; k++) {
1779                         temp = NXRD32(adapter,
1780                                 mem_crb + MIU_TEST_AGT_RDDATA(k));
1781                         word[i] |= ((uint64_t)temp << (32 * k));
1782                 }
1783         }
1784
1785         /*
1786          * netxen_nic_pci_change_crbwindow_128M(adapter, 1);
1787          * write_unlock_irqrestore(&adapter->adapter_lock, flags);
1788          */
1789
1790         if (j >= MAX_CTL_CHECK)
1791                 return -1;
1792
1793         if (sz[0] == 8) {
1794                 val = word[0];
1795         } else {
1796                 val = ((word[0] >> (off0[0] * 8)) & (~(~0ULL << (sz[0] * 8)))) |
1797                 ((word[1] & (~(~0ULL << (sz[1] * 8)))) << (sz[0] * 8));
1798         }
1799
1800         switch (size) {
1801         case 1:
1802                 *(uint8_t  *)data = val;
1803                 break;
1804         case 2:
1805                 *(uint16_t *)data = val;
1806                 break;
1807         case 4:
1808                 *(uint32_t *)data = val;
1809                 break;
1810         case 8:
1811                 *(uint64_t *)data = val;
1812                 break;
1813         }
1814         return 0;
1815 }
1816
1817 /*
1818  * Note : only 32-bit writes!
1819  */
1820 int netxen_nic_pci_write_immediate_2M(struct netxen_adapter *adapter,
1821                 u64 off, u32 data)
1822 {
1823         NXWR32(adapter, off, data);
1824
1825         return 0;
1826 }
1827
1828 u32 netxen_nic_pci_read_immediate_2M(struct netxen_adapter *adapter, u64 off)
1829 {
1830         return NXRD32(adapter, off);
1831 }
1832
1833 int netxen_nic_get_board_info(struct netxen_adapter *adapter)
1834 {
1835         int offset, board_type, magic, header_version;
1836         struct pci_dev *pdev = adapter->pdev;
1837
1838         offset = NETXEN_BRDCFG_START +
1839                 offsetof(struct netxen_board_info, magic);
1840         if (netxen_rom_fast_read(adapter, offset, &magic))
1841                 return -EIO;
1842
1843         offset = NETXEN_BRDCFG_START +
1844                 offsetof(struct netxen_board_info, header_version);
1845         if (netxen_rom_fast_read(adapter, offset, &header_version))
1846                 return -EIO;
1847
1848         if (magic != NETXEN_BDINFO_MAGIC ||
1849                         header_version != NETXEN_BDINFO_VERSION) {
1850                 dev_err(&pdev->dev,
1851                         "invalid board config, magic=%08x, version=%08x\n",
1852                         magic, header_version);
1853                 return -EIO;
1854         }
1855
1856         offset = NETXEN_BRDCFG_START +
1857                 offsetof(struct netxen_board_info, board_type);
1858         if (netxen_rom_fast_read(adapter, offset, &board_type))
1859                 return -EIO;
1860
1861         adapter->ahw.board_type = board_type;
1862
1863         if (board_type == NETXEN_BRDTYPE_P3_4_GB_MM) {
1864                 u32 gpio = NXRD32(adapter, NETXEN_ROMUSB_GLB_PAD_GPIO_I);
1865                 if ((gpio & 0x8000) == 0)
1866                         board_type = NETXEN_BRDTYPE_P3_10G_TP;
1867         }
1868
1869         switch (board_type) {
1870         case NETXEN_BRDTYPE_P2_SB35_4G:
1871                 adapter->ahw.port_type = NETXEN_NIC_GBE;
1872                 break;
1873         case NETXEN_BRDTYPE_P2_SB31_10G:
1874         case NETXEN_BRDTYPE_P2_SB31_10G_IMEZ:
1875         case NETXEN_BRDTYPE_P2_SB31_10G_HMEZ:
1876         case NETXEN_BRDTYPE_P2_SB31_10G_CX4:
1877         case NETXEN_BRDTYPE_P3_HMEZ:
1878         case NETXEN_BRDTYPE_P3_XG_LOM:
1879         case NETXEN_BRDTYPE_P3_10G_CX4:
1880         case NETXEN_BRDTYPE_P3_10G_CX4_LP:
1881         case NETXEN_BRDTYPE_P3_IMEZ:
1882         case NETXEN_BRDTYPE_P3_10G_SFP_PLUS:
1883         case NETXEN_BRDTYPE_P3_10G_SFP_CT:
1884         case NETXEN_BRDTYPE_P3_10G_SFP_QT:
1885         case NETXEN_BRDTYPE_P3_10G_XFP:
1886         case NETXEN_BRDTYPE_P3_10000_BASE_T:
1887                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
1888                 break;
1889         case NETXEN_BRDTYPE_P1_BD:
1890         case NETXEN_BRDTYPE_P1_SB:
1891         case NETXEN_BRDTYPE_P1_SMAX:
1892         case NETXEN_BRDTYPE_P1_SOCK:
1893         case NETXEN_BRDTYPE_P3_REF_QG:
1894         case NETXEN_BRDTYPE_P3_4_GB:
1895         case NETXEN_BRDTYPE_P3_4_GB_MM:
1896                 adapter->ahw.port_type = NETXEN_NIC_GBE;
1897                 break;
1898         case NETXEN_BRDTYPE_P3_10G_TP:
1899                 adapter->ahw.port_type = (adapter->portnum < 2) ?
1900                         NETXEN_NIC_XGBE : NETXEN_NIC_GBE;
1901                 break;
1902         default:
1903                 dev_err(&pdev->dev, "unknown board type %x\n", board_type);
1904                 adapter->ahw.port_type = NETXEN_NIC_XGBE;
1905                 break;
1906         }
1907
1908         return 0;
1909 }
1910
1911 /* NIU access sections */
1912
1913 int netxen_nic_set_mtu_gb(struct netxen_adapter *adapter, int new_mtu)
1914 {
1915         new_mtu += MTU_FUDGE_FACTOR;
1916         NXWR32(adapter, NETXEN_NIU_GB_MAX_FRAME_SIZE(adapter->physical_port),
1917                 new_mtu);
1918         return 0;
1919 }
1920
1921 int netxen_nic_set_mtu_xgb(struct netxen_adapter *adapter, int new_mtu)
1922 {
1923         new_mtu += MTU_FUDGE_FACTOR;
1924         if (adapter->physical_port == 0)
1925                 NXWR32(adapter, NETXEN_NIU_XGE_MAX_FRAME_SIZE, new_mtu);
1926         else
1927                 NXWR32(adapter, NETXEN_NIU_XG1_MAX_FRAME_SIZE, new_mtu);
1928         return 0;
1929 }
1930
1931 void netxen_nic_set_link_parameters(struct netxen_adapter *adapter)
1932 {
1933         __u32 status;
1934         __u32 autoneg;
1935         __u32 port_mode;
1936
1937         if (!netif_carrier_ok(adapter->netdev)) {
1938                 adapter->link_speed   = 0;
1939                 adapter->link_duplex  = -1;
1940                 adapter->link_autoneg = AUTONEG_ENABLE;
1941                 return;
1942         }
1943
1944         if (adapter->ahw.port_type == NETXEN_NIC_GBE) {
1945                 port_mode = NXRD32(adapter, NETXEN_PORT_MODE_ADDR);
1946                 if (port_mode == NETXEN_PORT_MODE_802_3_AP) {
1947                         adapter->link_speed   = SPEED_1000;
1948                         adapter->link_duplex  = DUPLEX_FULL;
1949                         adapter->link_autoneg = AUTONEG_DISABLE;
1950                         return;
1951                 }
1952
1953                 if (adapter->phy_read
1954                     && adapter->phy_read(adapter,
1955                              NETXEN_NIU_GB_MII_MGMT_ADDR_PHY_STATUS,
1956                              &status) == 0) {
1957                         if (netxen_get_phy_link(status)) {
1958                                 switch (netxen_get_phy_speed(status)) {
1959                                 case 0:
1960                                         adapter->link_speed = SPEED_10;
1961                                         break;
1962                                 case 1:
1963                                         adapter->link_speed = SPEED_100;
1964                                         break;
1965                                 case 2:
1966                                         adapter->link_speed = SPEED_1000;
1967                                         break;
1968                                 default:
1969                                         adapter->link_speed = 0;
1970                                         break;
1971                                 }
1972                                 switch (netxen_get_phy_duplex(status)) {
1973                                 case 0:
1974                                         adapter->link_duplex = DUPLEX_HALF;
1975                                         break;
1976                                 case 1:
1977                                         adapter->link_duplex = DUPLEX_FULL;
1978                                         break;
1979                                 default:
1980                                         adapter->link_duplex = -1;
1981                                         break;
1982                                 }
1983                                 if (adapter->phy_read
1984                                     && adapter->phy_read(adapter,
1985                                              NETXEN_NIU_GB_MII_MGMT_ADDR_AUTONEG,
1986                                              &autoneg) != 0)
1987                                         adapter->link_autoneg = autoneg;
1988                         } else
1989                                 goto link_down;
1990                 } else {
1991                       link_down:
1992                         adapter->link_speed = 0;
1993                         adapter->link_duplex = -1;
1994                 }
1995         }
1996 }
1997
1998 void netxen_nic_get_firmware_info(struct netxen_adapter *adapter)
1999 {
2000         u32 fw_major, fw_minor, fw_build;
2001         char brd_name[NETXEN_MAX_SHORT_NAME];
2002         char serial_num[32];
2003         int i, addr, val;
2004         int *ptr32;
2005         struct pci_dev *pdev = adapter->pdev;
2006
2007         adapter->driver_mismatch = 0;
2008
2009         ptr32 = (int *)&serial_num;
2010         addr = NETXEN_USER_START +
2011                offsetof(struct netxen_new_user_info, serial_num);
2012         for (i = 0; i < 8; i++) {
2013                 if (netxen_rom_fast_read(adapter, addr, &val) == -1) {
2014                         dev_err(&pdev->dev, "error reading board info\n");
2015                         adapter->driver_mismatch = 1;
2016                         return;
2017                 }
2018                 ptr32[i] = cpu_to_le32(val);
2019                 addr += sizeof(u32);
2020         }
2021
2022         fw_major = NXRD32(adapter, NETXEN_FW_VERSION_MAJOR);
2023         fw_minor = NXRD32(adapter, NETXEN_FW_VERSION_MINOR);
2024         fw_build = NXRD32(adapter, NETXEN_FW_VERSION_SUB);
2025
2026         adapter->fw_major = fw_major;
2027         adapter->fw_version = NETXEN_VERSION_CODE(fw_major, fw_minor, fw_build);
2028
2029         if (adapter->portnum == 0) {
2030                 get_brd_name_by_type(adapter->ahw.board_type, brd_name);
2031
2032                 printk(KERN_INFO "NetXen %s Board S/N %s  Chip rev 0x%x\n",
2033                                 brd_name, serial_num, adapter->ahw.revision_id);
2034         }
2035
2036         if (adapter->fw_version < NETXEN_VERSION_CODE(3, 4, 216)) {
2037                 adapter->driver_mismatch = 1;
2038                 dev_warn(&pdev->dev, "firmware version %d.%d.%d unsupported\n",
2039                                 fw_major, fw_minor, fw_build);
2040                 return;
2041         }
2042
2043         dev_info(&pdev->dev, "firmware version %d.%d.%d\n",
2044                         fw_major, fw_minor, fw_build);
2045
2046         if (NX_IS_REVISION_P3(adapter->ahw.revision_id)) {
2047                 i = NXRD32(adapter, NETXEN_MIU_MN_CONTROL);
2048                 adapter->ahw.cut_through = (i & 0x4) ? 1 : 0;
2049                 dev_info(&pdev->dev, "firmware running in %s mode\n",
2050                 adapter->ahw.cut_through ? "cut-through" : "legacy");
2051         }
2052 }
2053
2054 int
2055 netxen_nic_wol_supported(struct netxen_adapter *adapter)
2056 {
2057         u32 wol_cfg;
2058
2059         if (NX_IS_REVISION_P2(adapter->ahw.revision_id))
2060                 return 0;
2061
2062         wol_cfg = NXRD32(adapter, NETXEN_WOL_CONFIG_NV);
2063         if (wol_cfg & (1UL << adapter->portnum)) {
2064                 wol_cfg = NXRD32(adapter, NETXEN_WOL_CONFIG);
2065                 if (wol_cfg & (1 << adapter->portnum))
2066                         return 1;
2067         }
2068
2069         return 0;
2070 }