git.oblomov.eu Git - linux-2.6/blob - include/asm-x86/apic.h

   1 #ifndef ASM_X86__APIC_H
   2 #define ASM_X86__APIC_H
   3
   4 #include <linux/pm.h>
   5 #include <linux/delay.h>
   6
   7 #include <asm/alternative.h>
   8 #include <asm/fixmap.h>
   9 #include <asm/apicdef.h>
  10 #include <asm/processor.h>
  11 #include <asm/system.h>
  12 #include <asm/cpufeature.h>
  13 #include <asm/msr.h>
  14
  15 #define ARCH_APICTIMER_STOPS_ON_C3      1
  16
  17 /*
  18  * Debugging macros
  19  */
  20 #define APIC_QUIET   0
  21 #define APIC_VERBOSE 1
  22 #define APIC_DEBUG   2
  23
  24 /*
  25  * Define the default level of output to be very little
  26  * This can be turned up by using apic=verbose for more
  27  * information and apic=debug for _lots_ of information.
  28  * apic_verbosity is defined in apic.c
  29  */
  30 #define apic_printk(v, s, a...) do {       \
  31                 if ((v) <= apic_verbosity) \
  32                         printk(s, ##a);    \
  33         } while (0)
  34
  35
  36 extern void generic_apic_probe(void);
  37
  38 #ifdef CONFIG_X86_LOCAL_APIC
  39
  40 extern unsigned int apic_verbosity;
  41 extern int local_apic_timer_c2_ok;
  42
  43 extern int ioapic_force;
  44
  45 extern int disable_apic;
  46 /*
  47  * Basic functions accessing APICs.
  48  */
  49 #ifdef CONFIG_PARAVIRT
  50 #include <asm/paravirt.h>
  51 #else
  52 #define setup_boot_clock setup_boot_APIC_clock
  53 #define setup_secondary_clock setup_secondary_APIC_clock
  54 #endif
  55
  56 extern int is_vsmp_box(void);
  57
  58 static inline void native_apic_mem_write(u32 reg, u32 v)
  59 {
  60         volatile u32 *addr = (volatile u32 *)(APIC_BASE + reg);
  61
  62         alternative_io("movl %0, %1", "xchgl %0, %1", X86_FEATURE_11AP,
  63                        ASM_OUTPUT2("=r" (v), "=m" (*addr)),
  64                        ASM_OUTPUT2("0" (v), "m" (*addr)));
  65 }
  66
  67 static inline u32 native_apic_mem_read(u32 reg)
  68 {
  69         return *((volatile u32 *)(APIC_BASE + reg));
  70 }
  71
  72 static inline void native_apic_msr_write(u32 reg, u32 v)
  73 {
  74         if (reg == APIC_DFR || reg == APIC_ID || reg == APIC_LDR ||
  75             reg == APIC_LVR)
  76                 return;
  77
  78         wrmsr(APIC_BASE_MSR + (reg >> 4), v, 0);
  79 }
  80
  81 static inline u32 native_apic_msr_read(u32 reg)
  82 {
  83         u32 low, high;
  84
  85         if (reg == APIC_DFR)
  86                 return -1;
  87
  88         rdmsr(APIC_BASE_MSR + (reg >> 4), low, high);
  89         return low;
  90 }
  91
  92 #ifndef CONFIG_X86_32
  93 extern int x2apic, x2apic_preenabled;
  94 extern void check_x2apic(void);
  95 extern void enable_x2apic(void);
  96 extern void enable_IR_x2apic(void);
  97 extern void x2apic_icr_write(u32 low, u32 id);
  98 #endif
  99
 100 struct apic_ops {
 101         u32 (*read)(u32 reg);
 102         void (*write)(u32 reg, u32 v);
 103         u64 (*icr_read)(void);
 104         void (*icr_write)(u32 low, u32 high);
 105         void (*wait_icr_idle)(void);
 106         u32 (*safe_wait_icr_idle)(void);
 107 };
 108
 109 extern struct apic_ops *apic_ops;
 110
 111 #define apic_read (apic_ops->read)
 112 #define apic_write (apic_ops->write)
 113 #define apic_icr_read (apic_ops->icr_read)
 114 #define apic_icr_write (apic_ops->icr_write)
 115 #define apic_wait_icr_idle (apic_ops->wait_icr_idle)
 116 #define safe_apic_wait_icr_idle (apic_ops->safe_wait_icr_idle)
 117
 118 extern int get_physical_broadcast(void);
 119
 120 #ifdef CONFIG_X86_64
 121 static inline void ack_x2APIC_irq(void)
 122 {
 123         /* Docs say use 0 for future compatibility */
 124         native_apic_msr_write(APIC_EOI, 0);
 125 }
 126 #endif
 127
 128
 129 static inline void ack_APIC_irq(void)
 130 {
 131         /*
 132          * ack_APIC_irq() actually gets compiled as a single instruction:
 133          * - a single rmw on Pentium/82489DX
 134          * - a single write on P6+ cores (CONFIG_X86_GOOD_APIC)
 135          * ... yummie.
 136          */
 137
 138         /* Docs say use 0 for future compatibility */
 139         apic_write(APIC_EOI, 0);
 140 }
 141
 142 extern int lapic_get_maxlvt(void);
 143 extern void clear_local_APIC(void);
 144 extern void connect_bsp_APIC(void);
 145 extern void disconnect_bsp_APIC(int virt_wire_setup);
 146 extern void disable_local_APIC(void);
 147 extern void lapic_shutdown(void);
 148 extern int verify_local_APIC(void);
 149 extern void cache_APIC_registers(void);
 150 extern void sync_Arb_IDs(void);
 151 extern void init_bsp_APIC(void);
 152 extern void setup_local_APIC(void);
 153 extern void end_local_APIC_setup(void);
 154 extern void init_apic_mappings(void);
 155 extern void setup_boot_APIC_clock(void);
 156 extern void setup_secondary_APIC_clock(void);
 157 extern int APIC_init_uniprocessor(void);
 158 extern void enable_NMI_through_LVT0(void);
 159
 160 /*
 161  * On 32bit this is mach-xxx local
 162  */
 163 #ifdef CONFIG_X86_64
 164 extern void early_init_lapic_mapping(void);
 165 extern int apic_is_clustered_box(void);
 166 #else
 167 static inline int apic_is_clustered_box(void)
 168 {
 169         return 0;
 170 }
 171 #endif
 172
 173 extern u8 setup_APIC_eilvt_mce(u8 vector, u8 msg_type, u8 mask);
 174 extern u8 setup_APIC_eilvt_ibs(u8 vector, u8 msg_type, u8 mask);
 175
 176
 177 #else /* !CONFIG_X86_LOCAL_APIC */
 178 static inline void lapic_shutdown(void) { }
 179 #define local_apic_timer_c2_ok          1
 180 static inline void init_apic_mappings(void) { }
 181
 182 #endif /* !CONFIG_X86_LOCAL_APIC */
 183
 184 #endif /* ASM_X86__APIC_H */