PCI: add power-state name strings
[linux-2.6] / drivers / pci / pci.c
1 /*
2  *      PCI Bus Services, see include/linux/pci.h for further explanation.
3  *
4  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
5  *      David Mosberger-Tang
6  *
7  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
8  */
9
10 #include <linux/kernel.h>
11 #include <linux/delay.h>
12 #include <linux/init.h>
13 #include <linux/pci.h>
14 #include <linux/pm.h>
15 #include <linux/module.h>
16 #include <linux/spinlock.h>
17 #include <linux/string.h>
18 #include <linux/log2.h>
19 #include <linux/pci-aspm.h>
20 #include <linux/pm_wakeup.h>
21 #include <linux/interrupt.h>
22 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
23 #include <linux/device.h>
24 #include <asm/setup.h>
25 #include "pci.h"
26
27 const char *pci_power_names[] = {
28         "error", "D0", "D1", "D2", "D3hot", "D3cold", "unknown",
29 };
30 EXPORT_SYMBOL_GPL(pci_power_names);
31
32 unsigned int pci_pm_d3_delay = PCI_PM_D3_WAIT;
33
34 #ifdef CONFIG_PCI_DOMAINS
35 int pci_domains_supported = 1;
36 #endif
37
38 #define DEFAULT_CARDBUS_IO_SIZE         (256)
39 #define DEFAULT_CARDBUS_MEM_SIZE        (64*1024*1024)
40 /* pci=cbmemsize=nnM,cbiosize=nn can override this */
41 unsigned long pci_cardbus_io_size = DEFAULT_CARDBUS_IO_SIZE;
42 unsigned long pci_cardbus_mem_size = DEFAULT_CARDBUS_MEM_SIZE;
43
44 /**
45  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
46  * @bus: pointer to PCI bus structure to search
47  *
48  * Given a PCI bus, returns the highest PCI bus number present in the set
49  * including the given PCI bus and its list of child PCI buses.
50  */
51 unsigned char pci_bus_max_busnr(struct pci_bus* bus)
52 {
53         struct list_head *tmp;
54         unsigned char max, n;
55
56         max = bus->subordinate;
57         list_for_each(tmp, &bus->children) {
58                 n = pci_bus_max_busnr(pci_bus_b(tmp));
59                 if(n > max)
60                         max = n;
61         }
62         return max;
63 }
64 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
65
66 #ifdef CONFIG_HAS_IOMEM
67 void __iomem *pci_ioremap_bar(struct pci_dev *pdev, int bar)
68 {
69         /*
70          * Make sure the BAR is actually a memory resource, not an IO resource
71          */
72         if (!(pci_resource_flags(pdev, bar) & IORESOURCE_MEM)) {
73                 WARN_ON(1);
74                 return NULL;
75         }
76         return ioremap_nocache(pci_resource_start(pdev, bar),
77                                      pci_resource_len(pdev, bar));
78 }
79 EXPORT_SYMBOL_GPL(pci_ioremap_bar);
80 #endif
81
82 #if 0
83 /**
84  * pci_max_busnr - returns maximum PCI bus number
85  *
86  * Returns the highest PCI bus number present in the system global list of
87  * PCI buses.
88  */
89 unsigned char __devinit
90 pci_max_busnr(void)
91 {
92         struct pci_bus *bus = NULL;
93         unsigned char max, n;
94
95         max = 0;
96         while ((bus = pci_find_next_bus(bus)) != NULL) {
97                 n = pci_bus_max_busnr(bus);
98                 if(n > max)
99                         max = n;
100         }
101         return max;
102 }
103
104 #endif  /*  0  */
105
106 #define PCI_FIND_CAP_TTL        48
107
108 static int __pci_find_next_cap_ttl(struct pci_bus *bus, unsigned int devfn,
109                                    u8 pos, int cap, int *ttl)
110 {
111         u8 id;
112
113         while ((*ttl)--) {
114                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
115                 if (pos < 0x40)
116                         break;
117                 pos &= ~3;
118                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
119                                          &id);
120                 if (id == 0xff)
121                         break;
122                 if (id == cap)
123                         return pos;
124                 pos += PCI_CAP_LIST_NEXT;
125         }
126         return 0;
127 }
128
129 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn,
130                                u8 pos, int cap)
131 {
132         int ttl = PCI_FIND_CAP_TTL;
133
134         return __pci_find_next_cap_ttl(bus, devfn, pos, cap, &ttl);
135 }
136
137 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
138 {
139         return __pci_find_next_cap(dev->bus, dev->devfn,
140                                    pos + PCI_CAP_LIST_NEXT, cap);
141 }
142 EXPORT_SYMBOL_GPL(pci_find_next_capability);
143
144 static int __pci_bus_find_cap_start(struct pci_bus *bus,
145                                     unsigned int devfn, u8 hdr_type)
146 {
147         u16 status;
148
149         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
150         if (!(status & PCI_STATUS_CAP_LIST))
151                 return 0;
152
153         switch (hdr_type) {
154         case PCI_HEADER_TYPE_NORMAL:
155         case PCI_HEADER_TYPE_BRIDGE:
156                 return PCI_CAPABILITY_LIST;
157         case PCI_HEADER_TYPE_CARDBUS:
158                 return PCI_CB_CAPABILITY_LIST;
159         default:
160                 return 0;
161         }
162
163         return 0;
164 }
165
166 /**
167  * pci_find_capability - query for devices' capabilities 
168  * @dev: PCI device to query
169  * @cap: capability code
170  *
171  * Tell if a device supports a given PCI capability.
172  * Returns the address of the requested capability structure within the
173  * device's PCI configuration space or 0 in case the device does not
174  * support it.  Possible values for @cap:
175  *
176  *  %PCI_CAP_ID_PM           Power Management 
177  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
178  *  %PCI_CAP_ID_VPD          Vital Product Data 
179  *  %PCI_CAP_ID_SLOTID       Slot Identification 
180  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
181  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
182  *  %PCI_CAP_ID_PCIX         PCI-X
183  *  %PCI_CAP_ID_EXP          PCI Express
184  */
185 int pci_find_capability(struct pci_dev *dev, int cap)
186 {
187         int pos;
188
189         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
190         if (pos)
191                 pos = __pci_find_next_cap(dev->bus, dev->devfn, pos, cap);
192
193         return pos;
194 }
195
196 /**
197  * pci_bus_find_capability - query for devices' capabilities 
198  * @bus:   the PCI bus to query
199  * @devfn: PCI device to query
200  * @cap:   capability code
201  *
202  * Like pci_find_capability() but works for pci devices that do not have a
203  * pci_dev structure set up yet. 
204  *
205  * Returns the address of the requested capability structure within the
206  * device's PCI configuration space or 0 in case the device does not
207  * support it.
208  */
209 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
210 {
211         int pos;
212         u8 hdr_type;
213
214         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
215
216         pos = __pci_bus_find_cap_start(bus, devfn, hdr_type & 0x7f);
217         if (pos)
218                 pos = __pci_find_next_cap(bus, devfn, pos, cap);
219
220         return pos;
221 }
222
223 /**
224  * pci_find_ext_capability - Find an extended capability
225  * @dev: PCI device to query
226  * @cap: capability code
227  *
228  * Returns the address of the requested extended capability structure
229  * within the device's PCI configuration space or 0 if the device does
230  * not support it.  Possible values for @cap:
231  *
232  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
233  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
234  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
235  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
236  */
237 int pci_find_ext_capability(struct pci_dev *dev, int cap)
238 {
239         u32 header;
240         int ttl;
241         int pos = PCI_CFG_SPACE_SIZE;
242
243         /* minimum 8 bytes per capability */
244         ttl = (PCI_CFG_SPACE_EXP_SIZE - PCI_CFG_SPACE_SIZE) / 8;
245
246         if (dev->cfg_size <= PCI_CFG_SPACE_SIZE)
247                 return 0;
248
249         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
250                 return 0;
251
252         /*
253          * If we have no capabilities, this is indicated by cap ID,
254          * cap version and next pointer all being 0.
255          */
256         if (header == 0)
257                 return 0;
258
259         while (ttl-- > 0) {
260                 if (PCI_EXT_CAP_ID(header) == cap)
261                         return pos;
262
263                 pos = PCI_EXT_CAP_NEXT(header);
264                 if (pos < PCI_CFG_SPACE_SIZE)
265                         break;
266
267                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
268                         break;
269         }
270
271         return 0;
272 }
273 EXPORT_SYMBOL_GPL(pci_find_ext_capability);
274
275 static int __pci_find_next_ht_cap(struct pci_dev *dev, int pos, int ht_cap)
276 {
277         int rc, ttl = PCI_FIND_CAP_TTL;
278         u8 cap, mask;
279
280         if (ht_cap == HT_CAPTYPE_SLAVE || ht_cap == HT_CAPTYPE_HOST)
281                 mask = HT_3BIT_CAP_MASK;
282         else
283                 mask = HT_5BIT_CAP_MASK;
284
285         pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn, pos,
286                                       PCI_CAP_ID_HT, &ttl);
287         while (pos) {
288                 rc = pci_read_config_byte(dev, pos + 3, &cap);
289                 if (rc != PCIBIOS_SUCCESSFUL)
290                         return 0;
291
292                 if ((cap & mask) == ht_cap)
293                         return pos;
294
295                 pos = __pci_find_next_cap_ttl(dev->bus, dev->devfn,
296                                               pos + PCI_CAP_LIST_NEXT,
297                                               PCI_CAP_ID_HT, &ttl);
298         }
299
300         return 0;
301 }
302 /**
303  * pci_find_next_ht_capability - query a device's Hypertransport capabilities
304  * @dev: PCI device to query
305  * @pos: Position from which to continue searching
306  * @ht_cap: Hypertransport capability code
307  *
308  * To be used in conjunction with pci_find_ht_capability() to search for
309  * all capabilities matching @ht_cap. @pos should always be a value returned
310  * from pci_find_ht_capability().
311  *
312  * NB. To be 100% safe against broken PCI devices, the caller should take
313  * steps to avoid an infinite loop.
314  */
315 int pci_find_next_ht_capability(struct pci_dev *dev, int pos, int ht_cap)
316 {
317         return __pci_find_next_ht_cap(dev, pos + PCI_CAP_LIST_NEXT, ht_cap);
318 }
319 EXPORT_SYMBOL_GPL(pci_find_next_ht_capability);
320
321 /**
322  * pci_find_ht_capability - query a device's Hypertransport capabilities
323  * @dev: PCI device to query
324  * @ht_cap: Hypertransport capability code
325  *
326  * Tell if a device supports a given Hypertransport capability.
327  * Returns an address within the device's PCI configuration space
328  * or 0 in case the device does not support the request capability.
329  * The address points to the PCI capability, of type PCI_CAP_ID_HT,
330  * which has a Hypertransport capability matching @ht_cap.
331  */
332 int pci_find_ht_capability(struct pci_dev *dev, int ht_cap)
333 {
334         int pos;
335
336         pos = __pci_bus_find_cap_start(dev->bus, dev->devfn, dev->hdr_type);
337         if (pos)
338                 pos = __pci_find_next_ht_cap(dev, pos, ht_cap);
339
340         return pos;
341 }
342 EXPORT_SYMBOL_GPL(pci_find_ht_capability);
343
344 /**
345  * pci_find_parent_resource - return resource region of parent bus of given region
346  * @dev: PCI device structure contains resources to be searched
347  * @res: child resource record for which parent is sought
348  *
349  *  For given resource region of given device, return the resource
350  *  region of parent bus the given region is contained in or where
351  *  it should be allocated from.
352  */
353 struct resource *
354 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
355 {
356         const struct pci_bus *bus = dev->bus;
357         int i;
358         struct resource *best = NULL;
359
360         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
361                 struct resource *r = bus->resource[i];
362                 if (!r)
363                         continue;
364                 if (res->start && !(res->start >= r->start && res->end <= r->end))
365                         continue;       /* Not contained */
366                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
367                         continue;       /* Wrong type */
368                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
369                         return r;       /* Exact match */
370                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
371                         best = r;       /* Approximating prefetchable by non-prefetchable */
372         }
373         return best;
374 }
375
376 /**
377  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
378  * @dev: PCI device to have its BARs restored
379  *
380  * Restore the BAR values for a given device, so as to make it
381  * accessible by its driver.
382  */
383 static void
384 pci_restore_bars(struct pci_dev *dev)
385 {
386         int i;
387
388         for (i = 0; i < PCI_BRIDGE_RESOURCES; i++)
389                 pci_update_resource(dev, i);
390 }
391
392 static struct pci_platform_pm_ops *pci_platform_pm;
393
394 int pci_set_platform_pm(struct pci_platform_pm_ops *ops)
395 {
396         if (!ops->is_manageable || !ops->set_state || !ops->choose_state
397             || !ops->sleep_wake || !ops->can_wakeup)
398                 return -EINVAL;
399         pci_platform_pm = ops;
400         return 0;
401 }
402
403 static inline bool platform_pci_power_manageable(struct pci_dev *dev)
404 {
405         return pci_platform_pm ? pci_platform_pm->is_manageable(dev) : false;
406 }
407
408 static inline int platform_pci_set_power_state(struct pci_dev *dev,
409                                                 pci_power_t t)
410 {
411         return pci_platform_pm ? pci_platform_pm->set_state(dev, t) : -ENOSYS;
412 }
413
414 static inline pci_power_t platform_pci_choose_state(struct pci_dev *dev)
415 {
416         return pci_platform_pm ?
417                         pci_platform_pm->choose_state(dev) : PCI_POWER_ERROR;
418 }
419
420 static inline bool platform_pci_can_wakeup(struct pci_dev *dev)
421 {
422         return pci_platform_pm ? pci_platform_pm->can_wakeup(dev) : false;
423 }
424
425 static inline int platform_pci_sleep_wake(struct pci_dev *dev, bool enable)
426 {
427         return pci_platform_pm ?
428                         pci_platform_pm->sleep_wake(dev, enable) : -ENODEV;
429 }
430
431 /**
432  * pci_raw_set_power_state - Use PCI PM registers to set the power state of
433  *                           given PCI device
434  * @dev: PCI device to handle.
435  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
436  *
437  * RETURN VALUE:
438  * -EINVAL if the requested state is invalid.
439  * -EIO if device does not support PCI PM or its PM capabilities register has a
440  * wrong version, or device doesn't support the requested state.
441  * 0 if device already is in the requested state.
442  * 0 if device's power state has been successfully changed.
443  */
444 static int pci_raw_set_power_state(struct pci_dev *dev, pci_power_t state)
445 {
446         u16 pmcsr;
447         bool need_restore = false;
448
449         /* Check if we're already there */
450         if (dev->current_state == state)
451                 return 0;
452
453         if (!dev->pm_cap)
454                 return -EIO;
455
456         if (state < PCI_D0 || state > PCI_D3hot)
457                 return -EINVAL;
458
459         /* Validate current state:
460          * Can enter D0 from any state, but if we can only go deeper 
461          * to sleep if we're already in a low power state
462          */
463         if (state != PCI_D0 && dev->current_state <= PCI_D3cold
464             && dev->current_state > state) {
465                 dev_err(&dev->dev, "invalid power transition "
466                         "(from state %d to %d)\n", dev->current_state, state);
467                 return -EINVAL;
468         }
469
470         /* check if this device supports the desired state */
471         if ((state == PCI_D1 && !dev->d1_support)
472            || (state == PCI_D2 && !dev->d2_support))
473                 return -EIO;
474
475         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
476
477         /* If we're (effectively) in D3, force entire word to 0.
478          * This doesn't affect PME_Status, disables PME_En, and
479          * sets PowerState to 0.
480          */
481         switch (dev->current_state) {
482         case PCI_D0:
483         case PCI_D1:
484         case PCI_D2:
485                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
486                 pmcsr |= state;
487                 break;
488         case PCI_UNKNOWN: /* Boot-up */
489                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
490                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
491                         need_restore = true;
492                 /* Fall-through: force to D0 */
493         default:
494                 pmcsr = 0;
495                 break;
496         }
497
498         /* enter specified state */
499         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
500
501         /* Mandatory power management transition delays */
502         /* see PCI PM 1.1 5.6.1 table 18 */
503         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
504                 msleep(pci_pm_d3_delay);
505         else if (state == PCI_D2 || dev->current_state == PCI_D2)
506                 udelay(PCI_PM_D2_DELAY);
507
508         dev->current_state = state;
509
510         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
511          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
512          * from D3hot to D0 _may_ perform an internal reset, thereby
513          * going to "D0 Uninitialized" rather than "D0 Initialized".
514          * For example, at least some versions of the 3c905B and the
515          * 3c556B exhibit this behaviour.
516          *
517          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
518          * devices in a D3hot state at boot.  Consequently, we need to
519          * restore at least the BARs so that the device will be
520          * accessible to its driver.
521          */
522         if (need_restore)
523                 pci_restore_bars(dev);
524
525         if (dev->bus->self)
526                 pcie_aspm_pm_state_change(dev->bus->self);
527
528         return 0;
529 }
530
531 /**
532  * pci_update_current_state - Read PCI power state of given device from its
533  *                            PCI PM registers and cache it
534  * @dev: PCI device to handle.
535  * @state: State to cache in case the device doesn't have the PM capability
536  */
537 void pci_update_current_state(struct pci_dev *dev, pci_power_t state)
538 {
539         if (dev->pm_cap) {
540                 u16 pmcsr;
541
542                 pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
543                 dev->current_state = (pmcsr & PCI_PM_CTRL_STATE_MASK);
544         } else {
545                 dev->current_state = state;
546         }
547 }
548
549 /**
550  * pci_platform_power_transition - Use platform to change device power state
551  * @dev: PCI device to handle.
552  * @state: State to put the device into.
553  */
554 static int pci_platform_power_transition(struct pci_dev *dev, pci_power_t state)
555 {
556         int error;
557
558         if (platform_pci_power_manageable(dev)) {
559                 error = platform_pci_set_power_state(dev, state);
560                 if (!error)
561                         pci_update_current_state(dev, state);
562         } else {
563                 error = -ENODEV;
564                 /* Fall back to PCI_D0 if native PM is not supported */
565                 if (!dev->pm_cap)
566                         dev->current_state = PCI_D0;
567         }
568
569         return error;
570 }
571
572 /**
573  * __pci_start_power_transition - Start power transition of a PCI device
574  * @dev: PCI device to handle.
575  * @state: State to put the device into.
576  */
577 static void __pci_start_power_transition(struct pci_dev *dev, pci_power_t state)
578 {
579         if (state == PCI_D0)
580                 pci_platform_power_transition(dev, PCI_D0);
581 }
582
583 /**
584  * __pci_complete_power_transition - Complete power transition of a PCI device
585  * @dev: PCI device to handle.
586  * @state: State to put the device into.
587  *
588  * This function should not be called directly by device drivers.
589  */
590 int __pci_complete_power_transition(struct pci_dev *dev, pci_power_t state)
591 {
592         return state > PCI_D0 ?
593                         pci_platform_power_transition(dev, state) : -EINVAL;
594 }
595 EXPORT_SYMBOL_GPL(__pci_complete_power_transition);
596
597 /**
598  * pci_set_power_state - Set the power state of a PCI device
599  * @dev: PCI device to handle.
600  * @state: PCI power state (D0, D1, D2, D3hot) to put the device into.
601  *
602  * Transition a device to a new power state, using the platform firmware and/or
603  * the device's PCI PM registers.
604  *
605  * RETURN VALUE:
606  * -EINVAL if the requested state is invalid.
607  * -EIO if device does not support PCI PM or its PM capabilities register has a
608  * wrong version, or device doesn't support the requested state.
609  * 0 if device already is in the requested state.
610  * 0 if device's power state has been successfully changed.
611  */
612 int pci_set_power_state(struct pci_dev *dev, pci_power_t state)
613 {
614         int error;
615
616         /* bound the state we're entering */
617         if (state > PCI_D3hot)
618                 state = PCI_D3hot;
619         else if (state < PCI_D0)
620                 state = PCI_D0;
621         else if ((state == PCI_D1 || state == PCI_D2) && pci_no_d1d2(dev))
622                 /*
623                  * If the device or the parent bridge do not support PCI PM,
624                  * ignore the request if we're doing anything other than putting
625                  * it into D0 (which would only happen on boot).
626                  */
627                 return 0;
628
629         /* Check if we're already there */
630         if (dev->current_state == state)
631                 return 0;
632
633         __pci_start_power_transition(dev, state);
634
635         /* This device is quirked not to be put into D3, so
636            don't put it in D3 */
637         if (state == PCI_D3hot && (dev->dev_flags & PCI_DEV_FLAGS_NO_D3))
638                 return 0;
639
640         error = pci_raw_set_power_state(dev, state);
641
642         if (!__pci_complete_power_transition(dev, state))
643                 error = 0;
644
645         return error;
646 }
647
648 /**
649  * pci_choose_state - Choose the power state of a PCI device
650  * @dev: PCI device to be suspended
651  * @state: target sleep state for the whole system. This is the value
652  *      that is passed to suspend() function.
653  *
654  * Returns PCI power state suitable for given device and given system
655  * message.
656  */
657
658 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
659 {
660         pci_power_t ret;
661
662         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
663                 return PCI_D0;
664
665         ret = platform_pci_choose_state(dev);
666         if (ret != PCI_POWER_ERROR)
667                 return ret;
668
669         switch (state.event) {
670         case PM_EVENT_ON:
671                 return PCI_D0;
672         case PM_EVENT_FREEZE:
673         case PM_EVENT_PRETHAW:
674                 /* REVISIT both freeze and pre-thaw "should" use D0 */
675         case PM_EVENT_SUSPEND:
676         case PM_EVENT_HIBERNATE:
677                 return PCI_D3hot;
678         default:
679                 dev_info(&dev->dev, "unrecognized suspend event %d\n",
680                          state.event);
681                 BUG();
682         }
683         return PCI_D0;
684 }
685
686 EXPORT_SYMBOL(pci_choose_state);
687
688 #define PCI_EXP_SAVE_REGS       7
689
690 #define pcie_cap_has_devctl(type, flags)        1
691 #define pcie_cap_has_lnkctl(type, flags)                \
692                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
693                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
694                   type == PCI_EXP_TYPE_ENDPOINT ||      \
695                   type == PCI_EXP_TYPE_LEG_END))
696 #define pcie_cap_has_sltctl(type, flags)                \
697                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
698                  ((type == PCI_EXP_TYPE_ROOT_PORT) ||   \
699                   (type == PCI_EXP_TYPE_DOWNSTREAM &&   \
700                    (flags & PCI_EXP_FLAGS_SLOT))))
701 #define pcie_cap_has_rtctl(type, flags)                 \
702                 ((flags & PCI_EXP_FLAGS_VERS) > 1 ||    \
703                  (type == PCI_EXP_TYPE_ROOT_PORT ||     \
704                   type == PCI_EXP_TYPE_RC_EC))
705 #define pcie_cap_has_devctl2(type, flags)               \
706                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
707 #define pcie_cap_has_lnkctl2(type, flags)               \
708                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
709 #define pcie_cap_has_sltctl2(type, flags)               \
710                 ((flags & PCI_EXP_FLAGS_VERS) > 1)
711
712 static int pci_save_pcie_state(struct pci_dev *dev)
713 {
714         int pos, i = 0;
715         struct pci_cap_saved_state *save_state;
716         u16 *cap;
717         u16 flags;
718
719         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
720         if (pos <= 0)
721                 return 0;
722
723         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
724         if (!save_state) {
725                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
726                 return -ENOMEM;
727         }
728         cap = (u16 *)&save_state->data[0];
729
730         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
731
732         if (pcie_cap_has_devctl(dev->pcie_type, flags))
733                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL, &cap[i++]);
734         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
735                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL, &cap[i++]);
736         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
737                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL, &cap[i++]);
738         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
739                 pci_read_config_word(dev, pos + PCI_EXP_RTCTL, &cap[i++]);
740         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
741                 pci_read_config_word(dev, pos + PCI_EXP_DEVCTL2, &cap[i++]);
742         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
743                 pci_read_config_word(dev, pos + PCI_EXP_LNKCTL2, &cap[i++]);
744         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
745                 pci_read_config_word(dev, pos + PCI_EXP_SLTCTL2, &cap[i++]);
746
747         return 0;
748 }
749
750 static void pci_restore_pcie_state(struct pci_dev *dev)
751 {
752         int i = 0, pos;
753         struct pci_cap_saved_state *save_state;
754         u16 *cap;
755         u16 flags;
756
757         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_EXP);
758         pos = pci_find_capability(dev, PCI_CAP_ID_EXP);
759         if (!save_state || pos <= 0)
760                 return;
761         cap = (u16 *)&save_state->data[0];
762
763         pci_read_config_word(dev, pos + PCI_EXP_FLAGS, &flags);
764
765         if (pcie_cap_has_devctl(dev->pcie_type, flags))
766                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL, cap[i++]);
767         if (pcie_cap_has_lnkctl(dev->pcie_type, flags))
768                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL, cap[i++]);
769         if (pcie_cap_has_sltctl(dev->pcie_type, flags))
770                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL, cap[i++]);
771         if (pcie_cap_has_rtctl(dev->pcie_type, flags))
772                 pci_write_config_word(dev, pos + PCI_EXP_RTCTL, cap[i++]);
773         if (pcie_cap_has_devctl2(dev->pcie_type, flags))
774                 pci_write_config_word(dev, pos + PCI_EXP_DEVCTL2, cap[i++]);
775         if (pcie_cap_has_lnkctl2(dev->pcie_type, flags))
776                 pci_write_config_word(dev, pos + PCI_EXP_LNKCTL2, cap[i++]);
777         if (pcie_cap_has_sltctl2(dev->pcie_type, flags))
778                 pci_write_config_word(dev, pos + PCI_EXP_SLTCTL2, cap[i++]);
779 }
780
781
782 static int pci_save_pcix_state(struct pci_dev *dev)
783 {
784         int pos;
785         struct pci_cap_saved_state *save_state;
786
787         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
788         if (pos <= 0)
789                 return 0;
790
791         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
792         if (!save_state) {
793                 dev_err(&dev->dev, "buffer not found in %s\n", __func__);
794                 return -ENOMEM;
795         }
796
797         pci_read_config_word(dev, pos + PCI_X_CMD, (u16 *)save_state->data);
798
799         return 0;
800 }
801
802 static void pci_restore_pcix_state(struct pci_dev *dev)
803 {
804         int i = 0, pos;
805         struct pci_cap_saved_state *save_state;
806         u16 *cap;
807
808         save_state = pci_find_saved_cap(dev, PCI_CAP_ID_PCIX);
809         pos = pci_find_capability(dev, PCI_CAP_ID_PCIX);
810         if (!save_state || pos <= 0)
811                 return;
812         cap = (u16 *)&save_state->data[0];
813
814         pci_write_config_word(dev, pos + PCI_X_CMD, cap[i++]);
815 }
816
817
818 /**
819  * pci_save_state - save the PCI configuration space of a device before suspending
820  * @dev: - PCI device that we're dealing with
821  */
822 int
823 pci_save_state(struct pci_dev *dev)
824 {
825         int i;
826         /* XXX: 100% dword access ok here? */
827         for (i = 0; i < 16; i++)
828                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
829         dev->state_saved = true;
830         if ((i = pci_save_pcie_state(dev)) != 0)
831                 return i;
832         if ((i = pci_save_pcix_state(dev)) != 0)
833                 return i;
834         return 0;
835 }
836
837 /** 
838  * pci_restore_state - Restore the saved state of a PCI device
839  * @dev: - PCI device that we're dealing with
840  */
841 int 
842 pci_restore_state(struct pci_dev *dev)
843 {
844         int i;
845         u32 val;
846
847         /* PCI Express register must be restored first */
848         pci_restore_pcie_state(dev);
849
850         /*
851          * The Base Address register should be programmed before the command
852          * register(s)
853          */
854         for (i = 15; i >= 0; i--) {
855                 pci_read_config_dword(dev, i * 4, &val);
856                 if (val != dev->saved_config_space[i]) {
857                         dev_printk(KERN_DEBUG, &dev->dev, "restoring config "
858                                 "space at offset %#x (was %#x, writing %#x)\n",
859                                 i, val, (int)dev->saved_config_space[i]);
860                         pci_write_config_dword(dev,i * 4,
861                                 dev->saved_config_space[i]);
862                 }
863         }
864         pci_restore_pcix_state(dev);
865         pci_restore_msi_state(dev);
866         pci_restore_iov_state(dev);
867
868         return 0;
869 }
870
871 static int do_pci_enable_device(struct pci_dev *dev, int bars)
872 {
873         int err;
874
875         err = pci_set_power_state(dev, PCI_D0);
876         if (err < 0 && err != -EIO)
877                 return err;
878         err = pcibios_enable_device(dev, bars);
879         if (err < 0)
880                 return err;
881         pci_fixup_device(pci_fixup_enable, dev);
882
883         return 0;
884 }
885
886 /**
887  * pci_reenable_device - Resume abandoned device
888  * @dev: PCI device to be resumed
889  *
890  *  Note this function is a backend of pci_default_resume and is not supposed
891  *  to be called by normal code, write proper resume handler and use it instead.
892  */
893 int pci_reenable_device(struct pci_dev *dev)
894 {
895         if (pci_is_enabled(dev))
896                 return do_pci_enable_device(dev, (1 << PCI_NUM_RESOURCES) - 1);
897         return 0;
898 }
899
900 static int __pci_enable_device_flags(struct pci_dev *dev,
901                                      resource_size_t flags)
902 {
903         int err;
904         int i, bars = 0;
905
906         if (atomic_add_return(1, &dev->enable_cnt) > 1)
907                 return 0;               /* already enabled */
908
909         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
910                 if (dev->resource[i].flags & flags)
911                         bars |= (1 << i);
912
913         err = do_pci_enable_device(dev, bars);
914         if (err < 0)
915                 atomic_dec(&dev->enable_cnt);
916         return err;
917 }
918
919 /**
920  * pci_enable_device_io - Initialize a device for use with IO space
921  * @dev: PCI device to be initialized
922  *
923  *  Initialize device before it's used by a driver. Ask low-level code
924  *  to enable I/O resources. Wake up the device if it was suspended.
925  *  Beware, this function can fail.
926  */
927 int pci_enable_device_io(struct pci_dev *dev)
928 {
929         return __pci_enable_device_flags(dev, IORESOURCE_IO);
930 }
931
932 /**
933  * pci_enable_device_mem - Initialize a device for use with Memory space
934  * @dev: PCI device to be initialized
935  *
936  *  Initialize device before it's used by a driver. Ask low-level code
937  *  to enable Memory resources. Wake up the device if it was suspended.
938  *  Beware, this function can fail.
939  */
940 int pci_enable_device_mem(struct pci_dev *dev)
941 {
942         return __pci_enable_device_flags(dev, IORESOURCE_MEM);
943 }
944
945 /**
946  * pci_enable_device - Initialize device before it's used by a driver.
947  * @dev: PCI device to be initialized
948  *
949  *  Initialize device before it's used by a driver. Ask low-level code
950  *  to enable I/O and memory. Wake up the device if it was suspended.
951  *  Beware, this function can fail.
952  *
953  *  Note we don't actually enable the device many times if we call
954  *  this function repeatedly (we just increment the count).
955  */
956 int pci_enable_device(struct pci_dev *dev)
957 {
958         return __pci_enable_device_flags(dev, IORESOURCE_MEM | IORESOURCE_IO);
959 }
960
961 /*
962  * Managed PCI resources.  This manages device on/off, intx/msi/msix
963  * on/off and BAR regions.  pci_dev itself records msi/msix status, so
964  * there's no need to track it separately.  pci_devres is initialized
965  * when a device is enabled using managed PCI device enable interface.
966  */
967 struct pci_devres {
968         unsigned int enabled:1;
969         unsigned int pinned:1;
970         unsigned int orig_intx:1;
971         unsigned int restore_intx:1;
972         u32 region_mask;
973 };
974
975 static void pcim_release(struct device *gendev, void *res)
976 {
977         struct pci_dev *dev = container_of(gendev, struct pci_dev, dev);
978         struct pci_devres *this = res;
979         int i;
980
981         if (dev->msi_enabled)
982                 pci_disable_msi(dev);
983         if (dev->msix_enabled)
984                 pci_disable_msix(dev);
985
986         for (i = 0; i < DEVICE_COUNT_RESOURCE; i++)
987                 if (this->region_mask & (1 << i))
988                         pci_release_region(dev, i);
989
990         if (this->restore_intx)
991                 pci_intx(dev, this->orig_intx);
992
993         if (this->enabled && !this->pinned)
994                 pci_disable_device(dev);
995 }
996
997 static struct pci_devres * get_pci_dr(struct pci_dev *pdev)
998 {
999         struct pci_devres *dr, *new_dr;
1000
1001         dr = devres_find(&pdev->dev, pcim_release, NULL, NULL);
1002         if (dr)
1003                 return dr;
1004
1005         new_dr = devres_alloc(pcim_release, sizeof(*new_dr), GFP_KERNEL);
1006         if (!new_dr)
1007                 return NULL;
1008         return devres_get(&pdev->dev, new_dr, NULL, NULL);
1009 }
1010
1011 static struct pci_devres * find_pci_dr(struct pci_dev *pdev)
1012 {
1013         if (pci_is_managed(pdev))
1014                 return devres_find(&pdev->dev, pcim_release, NULL, NULL);
1015         return NULL;
1016 }
1017
1018 /**
1019  * pcim_enable_device - Managed pci_enable_device()
1020  * @pdev: PCI device to be initialized
1021  *
1022  * Managed pci_enable_device().
1023  */
1024 int pcim_enable_device(struct pci_dev *pdev)
1025 {
1026         struct pci_devres *dr;
1027         int rc;
1028
1029         dr = get_pci_dr(pdev);
1030         if (unlikely(!dr))
1031                 return -ENOMEM;
1032         if (dr->enabled)
1033                 return 0;
1034
1035         rc = pci_enable_device(pdev);
1036         if (!rc) {
1037                 pdev->is_managed = 1;
1038                 dr->enabled = 1;
1039         }
1040         return rc;
1041 }
1042
1043 /**
1044  * pcim_pin_device - Pin managed PCI device
1045  * @pdev: PCI device to pin
1046  *
1047  * Pin managed PCI device @pdev.  Pinned device won't be disabled on
1048  * driver detach.  @pdev must have been enabled with
1049  * pcim_enable_device().
1050  */
1051 void pcim_pin_device(struct pci_dev *pdev)
1052 {
1053         struct pci_devres *dr;
1054
1055         dr = find_pci_dr(pdev);
1056         WARN_ON(!dr || !dr->enabled);
1057         if (dr)
1058                 dr->pinned = 1;
1059 }
1060
1061 /**
1062  * pcibios_disable_device - disable arch specific PCI resources for device dev
1063  * @dev: the PCI device to disable
1064  *
1065  * Disables architecture specific PCI resources for the device. This
1066  * is the default implementation. Architecture implementations can
1067  * override this.
1068  */
1069 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
1070
1071 static void do_pci_disable_device(struct pci_dev *dev)
1072 {
1073         u16 pci_command;
1074
1075         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
1076         if (pci_command & PCI_COMMAND_MASTER) {
1077                 pci_command &= ~PCI_COMMAND_MASTER;
1078                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
1079         }
1080
1081         pcibios_disable_device(dev);
1082 }
1083
1084 /**
1085  * pci_disable_enabled_device - Disable device without updating enable_cnt
1086  * @dev: PCI device to disable
1087  *
1088  * NOTE: This function is a backend of PCI power management routines and is
1089  * not supposed to be called drivers.
1090  */
1091 void pci_disable_enabled_device(struct pci_dev *dev)
1092 {
1093         if (pci_is_enabled(dev))
1094                 do_pci_disable_device(dev);
1095 }
1096
1097 /**
1098  * pci_disable_device - Disable PCI device after use
1099  * @dev: PCI device to be disabled
1100  *
1101  * Signal to the system that the PCI device is not in use by the system
1102  * anymore.  This only involves disabling PCI bus-mastering, if active.
1103  *
1104  * Note we don't actually disable the device until all callers of
1105  * pci_device_enable() have called pci_device_disable().
1106  */
1107 void
1108 pci_disable_device(struct pci_dev *dev)
1109 {
1110         struct pci_devres *dr;
1111
1112         dr = find_pci_dr(dev);
1113         if (dr)
1114                 dr->enabled = 0;
1115
1116         if (atomic_sub_return(1, &dev->enable_cnt) != 0)
1117                 return;
1118
1119         do_pci_disable_device(dev);
1120
1121         dev->is_busmaster = 0;
1122 }
1123
1124 /**
1125  * pcibios_set_pcie_reset_state - set reset state for device dev
1126  * @dev: the PCI-E device reset
1127  * @state: Reset state to enter into
1128  *
1129  *
1130  * Sets the PCI-E reset state for the device. This is the default
1131  * implementation. Architecture implementations can override this.
1132  */
1133 int __attribute__ ((weak)) pcibios_set_pcie_reset_state(struct pci_dev *dev,
1134                                                         enum pcie_reset_state state)
1135 {
1136         return -EINVAL;
1137 }
1138
1139 /**
1140  * pci_set_pcie_reset_state - set reset state for device dev
1141  * @dev: the PCI-E device reset
1142  * @state: Reset state to enter into
1143  *
1144  *
1145  * Sets the PCI reset state for the device.
1146  */
1147 int pci_set_pcie_reset_state(struct pci_dev *dev, enum pcie_reset_state state)
1148 {
1149         return pcibios_set_pcie_reset_state(dev, state);
1150 }
1151
1152 /**
1153  * pci_pme_capable - check the capability of PCI device to generate PME#
1154  * @dev: PCI device to handle.
1155  * @state: PCI state from which device will issue PME#.
1156  */
1157 bool pci_pme_capable(struct pci_dev *dev, pci_power_t state)
1158 {
1159         if (!dev->pm_cap)
1160                 return false;
1161
1162         return !!(dev->pme_support & (1 << state));
1163 }
1164
1165 /**
1166  * pci_pme_active - enable or disable PCI device's PME# function
1167  * @dev: PCI device to handle.
1168  * @enable: 'true' to enable PME# generation; 'false' to disable it.
1169  *
1170  * The caller must verify that the device is capable of generating PME# before
1171  * calling this function with @enable equal to 'true'.
1172  */
1173 void pci_pme_active(struct pci_dev *dev, bool enable)
1174 {
1175         u16 pmcsr;
1176
1177         if (!dev->pm_cap)
1178                 return;
1179
1180         pci_read_config_word(dev, dev->pm_cap + PCI_PM_CTRL, &pmcsr);
1181         /* Clear PME_Status by writing 1 to it and enable PME# */
1182         pmcsr |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
1183         if (!enable)
1184                 pmcsr &= ~PCI_PM_CTRL_PME_ENABLE;
1185
1186         pci_write_config_word(dev, dev->pm_cap + PCI_PM_CTRL, pmcsr);
1187
1188         dev_printk(KERN_INFO, &dev->dev, "PME# %s\n",
1189                         enable ? "enabled" : "disabled");
1190 }
1191
1192 /**
1193  * pci_enable_wake - enable PCI device as wakeup event source
1194  * @dev: PCI device affected
1195  * @state: PCI state from which device will issue wakeup events
1196  * @enable: True to enable event generation; false to disable
1197  *
1198  * This enables the device as a wakeup event source, or disables it.
1199  * When such events involves platform-specific hooks, those hooks are
1200  * called automatically by this routine.
1201  *
1202  * Devices with legacy power management (no standard PCI PM capabilities)
1203  * always require such platform hooks.
1204  *
1205  * RETURN VALUE:
1206  * 0 is returned on success
1207  * -EINVAL is returned if device is not supposed to wake up the system
1208  * Error code depending on the platform is returned if both the platform and
1209  * the native mechanism fail to enable the generation of wake-up events
1210  */
1211 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
1212 {
1213         int error = 0;
1214         bool pme_done = false;
1215
1216         if (enable && !device_may_wakeup(&dev->dev))
1217                 return -EINVAL;
1218
1219         /*
1220          * According to "PCI System Architecture" 4th ed. by Tom Shanley & Don
1221          * Anderson we should be doing PME# wake enable followed by ACPI wake
1222          * enable.  To disable wake-up we call the platform first, for symmetry.
1223          */
1224
1225         if (!enable && platform_pci_can_wakeup(dev))
1226                 error = platform_pci_sleep_wake(dev, false);
1227
1228         if (!enable || pci_pme_capable(dev, state)) {
1229                 pci_pme_active(dev, enable);
1230                 pme_done = true;
1231         }
1232
1233         if (enable && platform_pci_can_wakeup(dev))
1234                 error = platform_pci_sleep_wake(dev, true);
1235
1236         return pme_done ? 0 : error;
1237 }
1238
1239 /**
1240  * pci_wake_from_d3 - enable/disable device to wake up from D3_hot or D3_cold
1241  * @dev: PCI device to prepare
1242  * @enable: True to enable wake-up event generation; false to disable
1243  *
1244  * Many drivers want the device to wake up the system from D3_hot or D3_cold
1245  * and this function allows them to set that up cleanly - pci_enable_wake()
1246  * should not be called twice in a row to enable wake-up due to PCI PM vs ACPI
1247  * ordering constraints.
1248  *
1249  * This function only returns error code if the device is not capable of
1250  * generating PME# from both D3_hot and D3_cold, and the platform is unable to
1251  * enable wake-up power for it.
1252  */
1253 int pci_wake_from_d3(struct pci_dev *dev, bool enable)
1254 {
1255         return pci_pme_capable(dev, PCI_D3cold) ?
1256                         pci_enable_wake(dev, PCI_D3cold, enable) :
1257                         pci_enable_wake(dev, PCI_D3hot, enable);
1258 }
1259
1260 /**
1261  * pci_target_state - find an appropriate low power state for a given PCI dev
1262  * @dev: PCI device
1263  *
1264  * Use underlying platform code to find a supported low power state for @dev.
1265  * If the platform can't manage @dev, return the deepest state from which it
1266  * can generate wake events, based on any available PME info.
1267  */
1268 pci_power_t pci_target_state(struct pci_dev *dev)
1269 {
1270         pci_power_t target_state = PCI_D3hot;
1271
1272         if (platform_pci_power_manageable(dev)) {
1273                 /*
1274                  * Call the platform to choose the target state of the device
1275                  * and enable wake-up from this state if supported.
1276                  */
1277                 pci_power_t state = platform_pci_choose_state(dev);
1278
1279                 switch (state) {
1280                 case PCI_POWER_ERROR:
1281                 case PCI_UNKNOWN:
1282                         break;
1283                 case PCI_D1:
1284                 case PCI_D2:
1285                         if (pci_no_d1d2(dev))
1286                                 break;
1287                 default:
1288                         target_state = state;
1289                 }
1290         } else if (device_may_wakeup(&dev->dev)) {
1291                 /*
1292                  * Find the deepest state from which the device can generate
1293                  * wake-up events, make it the target state and enable device
1294                  * to generate PME#.
1295                  */
1296                 if (!dev->pm_cap)
1297                         return PCI_POWER_ERROR;
1298
1299                 if (dev->pme_support) {
1300                         while (target_state
1301                               && !(dev->pme_support & (1 << target_state)))
1302                                 target_state--;
1303                 }
1304         }
1305
1306         return target_state;
1307 }
1308
1309 /**
1310  * pci_prepare_to_sleep - prepare PCI device for system-wide transition into a sleep state
1311  * @dev: Device to handle.
1312  *
1313  * Choose the power state appropriate for the device depending on whether
1314  * it can wake up the system and/or is power manageable by the platform
1315  * (PCI_D3hot is the default) and put the device into that state.
1316  */
1317 int pci_prepare_to_sleep(struct pci_dev *dev)
1318 {
1319         pci_power_t target_state = pci_target_state(dev);
1320         int error;
1321
1322         if (target_state == PCI_POWER_ERROR)
1323                 return -EIO;
1324
1325         pci_enable_wake(dev, target_state, device_may_wakeup(&dev->dev));
1326
1327         error = pci_set_power_state(dev, target_state);
1328
1329         if (error)
1330                 pci_enable_wake(dev, target_state, false);
1331
1332         return error;
1333 }
1334
1335 /**
1336  * pci_back_from_sleep - turn PCI device on during system-wide transition into working state
1337  * @dev: Device to handle.
1338  *
1339  * Disable device's sytem wake-up capability and put it into D0.
1340  */
1341 int pci_back_from_sleep(struct pci_dev *dev)
1342 {
1343         pci_enable_wake(dev, PCI_D0, false);
1344         return pci_set_power_state(dev, PCI_D0);
1345 }
1346
1347 /**
1348  * pci_pm_init - Initialize PM functions of given PCI device
1349  * @dev: PCI device to handle.
1350  */
1351 void pci_pm_init(struct pci_dev *dev)
1352 {
1353         int pm;
1354         u16 pmc;
1355
1356         dev->pm_cap = 0;
1357
1358         /* find PCI PM capability in list */
1359         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
1360         if (!pm)
1361                 return;
1362         /* Check device's ability to generate PME# */
1363         pci_read_config_word(dev, pm + PCI_PM_PMC, &pmc);
1364
1365         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
1366                 dev_err(&dev->dev, "unsupported PM cap regs version (%u)\n",
1367                         pmc & PCI_PM_CAP_VER_MASK);
1368                 return;
1369         }
1370
1371         dev->pm_cap = pm;
1372
1373         dev->d1_support = false;
1374         dev->d2_support = false;
1375         if (!pci_no_d1d2(dev)) {
1376                 if (pmc & PCI_PM_CAP_D1)
1377                         dev->d1_support = true;
1378                 if (pmc & PCI_PM_CAP_D2)
1379                         dev->d2_support = true;
1380
1381                 if (dev->d1_support || dev->d2_support)
1382                         dev_printk(KERN_DEBUG, &dev->dev, "supports%s%s\n",
1383                                    dev->d1_support ? " D1" : "",
1384                                    dev->d2_support ? " D2" : "");
1385         }
1386
1387         pmc &= PCI_PM_CAP_PME_MASK;
1388         if (pmc) {
1389                 dev_info(&dev->dev, "PME# supported from%s%s%s%s%s\n",
1390                          (pmc & PCI_PM_CAP_PME_D0) ? " D0" : "",
1391                          (pmc & PCI_PM_CAP_PME_D1) ? " D1" : "",
1392                          (pmc & PCI_PM_CAP_PME_D2) ? " D2" : "",
1393                          (pmc & PCI_PM_CAP_PME_D3) ? " D3hot" : "",
1394                          (pmc & PCI_PM_CAP_PME_D3cold) ? " D3cold" : "");
1395                 dev->pme_support = pmc >> PCI_PM_CAP_PME_SHIFT;
1396                 /*
1397                  * Make device's PM flags reflect the wake-up capability, but
1398                  * let the user space enable it to wake up the system as needed.
1399                  */
1400                 device_set_wakeup_capable(&dev->dev, true);
1401                 device_set_wakeup_enable(&dev->dev, false);
1402                 /* Disable the PME# generation functionality */
1403                 pci_pme_active(dev, false);
1404         } else {
1405                 dev->pme_support = 0;
1406         }
1407 }
1408
1409 /**
1410  * platform_pci_wakeup_init - init platform wakeup if present
1411  * @dev: PCI device
1412  *
1413  * Some devices don't have PCI PM caps but can still generate wakeup
1414  * events through platform methods (like ACPI events).  If @dev supports
1415  * platform wakeup events, set the device flag to indicate as much.  This
1416  * may be redundant if the device also supports PCI PM caps, but double
1417  * initialization should be safe in that case.
1418  */
1419 void platform_pci_wakeup_init(struct pci_dev *dev)
1420 {
1421         if (!platform_pci_can_wakeup(dev))
1422                 return;
1423
1424         device_set_wakeup_capable(&dev->dev, true);
1425         device_set_wakeup_enable(&dev->dev, false);
1426         platform_pci_sleep_wake(dev, false);
1427 }
1428
1429 /**
1430  * pci_add_save_buffer - allocate buffer for saving given capability registers
1431  * @dev: the PCI device
1432  * @cap: the capability to allocate the buffer for
1433  * @size: requested size of the buffer
1434  */
1435 static int pci_add_cap_save_buffer(
1436         struct pci_dev *dev, char cap, unsigned int size)
1437 {
1438         int pos;
1439         struct pci_cap_saved_state *save_state;
1440
1441         pos = pci_find_capability(dev, cap);
1442         if (pos <= 0)
1443                 return 0;
1444
1445         save_state = kzalloc(sizeof(*save_state) + size, GFP_KERNEL);
1446         if (!save_state)
1447                 return -ENOMEM;
1448
1449         save_state->cap_nr = cap;
1450         pci_add_saved_cap(dev, save_state);
1451
1452         return 0;
1453 }
1454
1455 /**
1456  * pci_allocate_cap_save_buffers - allocate buffers for saving capabilities
1457  * @dev: the PCI device
1458  */
1459 void pci_allocate_cap_save_buffers(struct pci_dev *dev)
1460 {
1461         int error;
1462
1463         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_EXP,
1464                                         PCI_EXP_SAVE_REGS * sizeof(u16));
1465         if (error)
1466                 dev_err(&dev->dev,
1467                         "unable to preallocate PCI Express save buffer\n");
1468
1469         error = pci_add_cap_save_buffer(dev, PCI_CAP_ID_PCIX, sizeof(u16));
1470         if (error)
1471                 dev_err(&dev->dev,
1472                         "unable to preallocate PCI-X save buffer\n");
1473 }
1474
1475 /**
1476  * pci_enable_ari - enable ARI forwarding if hardware support it
1477  * @dev: the PCI device
1478  */
1479 void pci_enable_ari(struct pci_dev *dev)
1480 {
1481         int pos;
1482         u32 cap;
1483         u16 ctrl;
1484         struct pci_dev *bridge;
1485
1486         if (!dev->is_pcie || dev->devfn)
1487                 return;
1488
1489         pos = pci_find_ext_capability(dev, PCI_EXT_CAP_ID_ARI);
1490         if (!pos)
1491                 return;
1492
1493         bridge = dev->bus->self;
1494         if (!bridge || !bridge->is_pcie)
1495                 return;
1496
1497         pos = pci_find_capability(bridge, PCI_CAP_ID_EXP);
1498         if (!pos)
1499                 return;
1500
1501         pci_read_config_dword(bridge, pos + PCI_EXP_DEVCAP2, &cap);
1502         if (!(cap & PCI_EXP_DEVCAP2_ARI))
1503                 return;
1504
1505         pci_read_config_word(bridge, pos + PCI_EXP_DEVCTL2, &ctrl);
1506         ctrl |= PCI_EXP_DEVCTL2_ARI;
1507         pci_write_config_word(bridge, pos + PCI_EXP_DEVCTL2, ctrl);
1508
1509         bridge->ari_enabled = 1;
1510 }
1511
1512 /**
1513  * pci_swizzle_interrupt_pin - swizzle INTx for device behind bridge
1514  * @dev: the PCI device
1515  * @pin: the INTx pin (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1516  *
1517  * Perform INTx swizzling for a device behind one level of bridge.  This is
1518  * required by section 9.1 of the PCI-to-PCI bridge specification for devices
1519  * behind bridges on add-in cards.
1520  */
1521 u8 pci_swizzle_interrupt_pin(struct pci_dev *dev, u8 pin)
1522 {
1523         return (((pin - 1) + PCI_SLOT(dev->devfn)) % 4) + 1;
1524 }
1525
1526 int
1527 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
1528 {
1529         u8 pin;
1530
1531         pin = dev->pin;
1532         if (!pin)
1533                 return -1;
1534
1535         while (dev->bus->parent) {
1536                 pin = pci_swizzle_interrupt_pin(dev, pin);
1537                 dev = dev->bus->self;
1538         }
1539         *bridge = dev;
1540         return pin;
1541 }
1542
1543 /**
1544  * pci_common_swizzle - swizzle INTx all the way to root bridge
1545  * @dev: the PCI device
1546  * @pinp: pointer to the INTx pin value (1=INTA, 2=INTB, 3=INTD, 4=INTD)
1547  *
1548  * Perform INTx swizzling for a device.  This traverses through all PCI-to-PCI
1549  * bridges all the way up to a PCI root bus.
1550  */
1551 u8 pci_common_swizzle(struct pci_dev *dev, u8 *pinp)
1552 {
1553         u8 pin = *pinp;
1554
1555         while (dev->bus->parent) {
1556                 pin = pci_swizzle_interrupt_pin(dev, pin);
1557                 dev = dev->bus->self;
1558         }
1559         *pinp = pin;
1560         return PCI_SLOT(dev->devfn);
1561 }
1562
1563 /**
1564  *      pci_release_region - Release a PCI bar
1565  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
1566  *      @bar: BAR to release
1567  *
1568  *      Releases the PCI I/O and memory resources previously reserved by a
1569  *      successful call to pci_request_region.  Call this function only
1570  *      after all use of the PCI regions has ceased.
1571  */
1572 void pci_release_region(struct pci_dev *pdev, int bar)
1573 {
1574         struct pci_devres *dr;
1575
1576         if (pci_resource_len(pdev, bar) == 0)
1577                 return;
1578         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
1579                 release_region(pci_resource_start(pdev, bar),
1580                                 pci_resource_len(pdev, bar));
1581         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
1582                 release_mem_region(pci_resource_start(pdev, bar),
1583                                 pci_resource_len(pdev, bar));
1584
1585         dr = find_pci_dr(pdev);
1586         if (dr)
1587                 dr->region_mask &= ~(1 << bar);
1588 }
1589
1590 /**
1591  *      __pci_request_region - Reserved PCI I/O and memory resource
1592  *      @pdev: PCI device whose resources are to be reserved
1593  *      @bar: BAR to be reserved
1594  *      @res_name: Name to be associated with resource.
1595  *      @exclusive: whether the region access is exclusive or not
1596  *
1597  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1598  *      being reserved by owner @res_name.  Do not access any
1599  *      address inside the PCI regions unless this call returns
1600  *      successfully.
1601  *
1602  *      If @exclusive is set, then the region is marked so that userspace
1603  *      is explicitly not allowed to map the resource via /dev/mem or
1604  *      sysfs MMIO access.
1605  *
1606  *      Returns 0 on success, or %EBUSY on error.  A warning
1607  *      message is also printed on failure.
1608  */
1609 static int __pci_request_region(struct pci_dev *pdev, int bar, const char *res_name,
1610                                                                         int exclusive)
1611 {
1612         struct pci_devres *dr;
1613
1614         if (pci_resource_len(pdev, bar) == 0)
1615                 return 0;
1616                 
1617         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
1618                 if (!request_region(pci_resource_start(pdev, bar),
1619                             pci_resource_len(pdev, bar), res_name))
1620                         goto err_out;
1621         }
1622         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
1623                 if (!__request_mem_region(pci_resource_start(pdev, bar),
1624                                         pci_resource_len(pdev, bar), res_name,
1625                                         exclusive))
1626                         goto err_out;
1627         }
1628
1629         dr = find_pci_dr(pdev);
1630         if (dr)
1631                 dr->region_mask |= 1 << bar;
1632
1633         return 0;
1634
1635 err_out:
1636         dev_warn(&pdev->dev, "BAR %d: can't reserve %s region %pR\n",
1637                  bar,
1638                  pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
1639                  &pdev->resource[bar]);
1640         return -EBUSY;
1641 }
1642
1643 /**
1644  *      pci_request_region - Reserve PCI I/O and memory resource
1645  *      @pdev: PCI device whose resources are to be reserved
1646  *      @bar: BAR to be reserved
1647  *      @res_name: Name to be associated with resource
1648  *
1649  *      Mark the PCI region associated with PCI device @pdev BAR @bar as
1650  *      being reserved by owner @res_name.  Do not access any
1651  *      address inside the PCI regions unless this call returns
1652  *      successfully.
1653  *
1654  *      Returns 0 on success, or %EBUSY on error.  A warning
1655  *      message is also printed on failure.
1656  */
1657 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
1658 {
1659         return __pci_request_region(pdev, bar, res_name, 0);
1660 }
1661
1662 /**
1663  *      pci_request_region_exclusive - Reserved PCI I/O and memory resource
1664  *      @pdev: PCI device whose resources are to be reserved
1665  *      @bar: BAR to be reserved
1666  *      @res_name: Name to be associated with resource.
1667  *
1668  *      Mark the PCI region associated with PCI device @pdev BR @bar as
1669  *      being reserved by owner @res_name.  Do not access any
1670  *      address inside the PCI regions unless this call returns
1671  *      successfully.
1672  *
1673  *      Returns 0 on success, or %EBUSY on error.  A warning
1674  *      message is also printed on failure.
1675  *
1676  *      The key difference that _exclusive makes it that userspace is
1677  *      explicitly not allowed to map the resource via /dev/mem or
1678  *      sysfs.
1679  */
1680 int pci_request_region_exclusive(struct pci_dev *pdev, int bar, const char *res_name)
1681 {
1682         return __pci_request_region(pdev, bar, res_name, IORESOURCE_EXCLUSIVE);
1683 }
1684 /**
1685  * pci_release_selected_regions - Release selected PCI I/O and memory resources
1686  * @pdev: PCI device whose resources were previously reserved
1687  * @bars: Bitmask of BARs to be released
1688  *
1689  * Release selected PCI I/O and memory resources previously reserved.
1690  * Call this function only after all use of the PCI regions has ceased.
1691  */
1692 void pci_release_selected_regions(struct pci_dev *pdev, int bars)
1693 {
1694         int i;
1695
1696         for (i = 0; i < 6; i++)
1697                 if (bars & (1 << i))
1698                         pci_release_region(pdev, i);
1699 }
1700
1701 int __pci_request_selected_regions(struct pci_dev *pdev, int bars,
1702                                  const char *res_name, int excl)
1703 {
1704         int i;
1705
1706         for (i = 0; i < 6; i++)
1707                 if (bars & (1 << i))
1708                         if (__pci_request_region(pdev, i, res_name, excl))
1709                                 goto err_out;
1710         return 0;
1711
1712 err_out:
1713         while(--i >= 0)
1714                 if (bars & (1 << i))
1715                         pci_release_region(pdev, i);
1716
1717         return -EBUSY;
1718 }
1719
1720
1721 /**
1722  * pci_request_selected_regions - Reserve selected PCI I/O and memory resources
1723  * @pdev: PCI device whose resources are to be reserved
1724  * @bars: Bitmask of BARs to be requested
1725  * @res_name: Name to be associated with resource
1726  */
1727 int pci_request_selected_regions(struct pci_dev *pdev, int bars,
1728                                  const char *res_name)
1729 {
1730         return __pci_request_selected_regions(pdev, bars, res_name, 0);
1731 }
1732
1733 int pci_request_selected_regions_exclusive(struct pci_dev *pdev,
1734                                  int bars, const char *res_name)
1735 {
1736         return __pci_request_selected_regions(pdev, bars, res_name,
1737                         IORESOURCE_EXCLUSIVE);
1738 }
1739
1740 /**
1741  *      pci_release_regions - Release reserved PCI I/O and memory resources
1742  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
1743  *
1744  *      Releases all PCI I/O and memory resources previously reserved by a
1745  *      successful call to pci_request_regions.  Call this function only
1746  *      after all use of the PCI regions has ceased.
1747  */
1748
1749 void pci_release_regions(struct pci_dev *pdev)
1750 {
1751         pci_release_selected_regions(pdev, (1 << 6) - 1);
1752 }
1753
1754 /**
1755  *      pci_request_regions - Reserved PCI I/O and memory resources
1756  *      @pdev: PCI device whose resources are to be reserved
1757  *      @res_name: Name to be associated with resource.
1758  *
1759  *      Mark all PCI regions associated with PCI device @pdev as
1760  *      being reserved by owner @res_name.  Do not access any
1761  *      address inside the PCI regions unless this call returns
1762  *      successfully.
1763  *
1764  *      Returns 0 on success, or %EBUSY on error.  A warning
1765  *      message is also printed on failure.
1766  */
1767 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
1768 {
1769         return pci_request_selected_regions(pdev, ((1 << 6) - 1), res_name);
1770 }
1771
1772 /**
1773  *      pci_request_regions_exclusive - Reserved PCI I/O and memory resources
1774  *      @pdev: PCI device whose resources are to be reserved
1775  *      @res_name: Name to be associated with resource.
1776  *
1777  *      Mark all PCI regions associated with PCI device @pdev as
1778  *      being reserved by owner @res_name.  Do not access any
1779  *      address inside the PCI regions unless this call returns
1780  *      successfully.
1781  *
1782  *      pci_request_regions_exclusive() will mark the region so that
1783  *      /dev/mem and the sysfs MMIO access will not be allowed.
1784  *
1785  *      Returns 0 on success, or %EBUSY on error.  A warning
1786  *      message is also printed on failure.
1787  */
1788 int pci_request_regions_exclusive(struct pci_dev *pdev, const char *res_name)
1789 {
1790         return pci_request_selected_regions_exclusive(pdev,
1791                                         ((1 << 6) - 1), res_name);
1792 }
1793
1794 static void __pci_set_master(struct pci_dev *dev, bool enable)
1795 {
1796         u16 old_cmd, cmd;
1797
1798         pci_read_config_word(dev, PCI_COMMAND, &old_cmd);
1799         if (enable)
1800                 cmd = old_cmd | PCI_COMMAND_MASTER;
1801         else
1802                 cmd = old_cmd & ~PCI_COMMAND_MASTER;
1803         if (cmd != old_cmd) {
1804                 dev_dbg(&dev->dev, "%s bus mastering\n",
1805                         enable ? "enabling" : "disabling");
1806                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1807         }
1808         dev->is_busmaster = enable;
1809 }
1810
1811 /**
1812  * pci_set_master - enables bus-mastering for device dev
1813  * @dev: the PCI device to enable
1814  *
1815  * Enables bus-mastering on the device and calls pcibios_set_master()
1816  * to do the needed arch specific settings.
1817  */
1818 void pci_set_master(struct pci_dev *dev)
1819 {
1820         __pci_set_master(dev, true);
1821         pcibios_set_master(dev);
1822 }
1823
1824 /**
1825  * pci_clear_master - disables bus-mastering for device dev
1826  * @dev: the PCI device to disable
1827  */
1828 void pci_clear_master(struct pci_dev *dev)
1829 {
1830         __pci_set_master(dev, false);
1831 }
1832
1833 #ifdef PCI_DISABLE_MWI
1834 int pci_set_mwi(struct pci_dev *dev)
1835 {
1836         return 0;
1837 }
1838
1839 int pci_try_set_mwi(struct pci_dev *dev)
1840 {
1841         return 0;
1842 }
1843
1844 void pci_clear_mwi(struct pci_dev *dev)
1845 {
1846 }
1847
1848 #else
1849
1850 #ifndef PCI_CACHE_LINE_BYTES
1851 #define PCI_CACHE_LINE_BYTES L1_CACHE_BYTES
1852 #endif
1853
1854 /* This can be overridden by arch code. */
1855 /* Don't forget this is measured in 32-bit words, not bytes */
1856 u8 pci_cache_line_size = PCI_CACHE_LINE_BYTES / 4;
1857
1858 /**
1859  * pci_set_cacheline_size - ensure the CACHE_LINE_SIZE register is programmed
1860  * @dev: the PCI device for which MWI is to be enabled
1861  *
1862  * Helper function for pci_set_mwi.
1863  * Originally copied from drivers/net/acenic.c.
1864  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
1865  *
1866  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1867  */
1868 static int
1869 pci_set_cacheline_size(struct pci_dev *dev)
1870 {
1871         u8 cacheline_size;
1872
1873         if (!pci_cache_line_size)
1874                 return -EINVAL;         /* The system doesn't support MWI. */
1875
1876         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
1877            equal to or multiple of the right value. */
1878         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1879         if (cacheline_size >= pci_cache_line_size &&
1880             (cacheline_size % pci_cache_line_size) == 0)
1881                 return 0;
1882
1883         /* Write the correct value. */
1884         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
1885         /* Read it back. */
1886         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
1887         if (cacheline_size == pci_cache_line_size)
1888                 return 0;
1889
1890         dev_printk(KERN_DEBUG, &dev->dev, "cache line size of %d is not "
1891                    "supported\n", pci_cache_line_size << 2);
1892
1893         return -EINVAL;
1894 }
1895
1896 /**
1897  * pci_set_mwi - enables memory-write-invalidate PCI transaction
1898  * @dev: the PCI device for which MWI is enabled
1899  *
1900  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1901  *
1902  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1903  */
1904 int
1905 pci_set_mwi(struct pci_dev *dev)
1906 {
1907         int rc;
1908         u16 cmd;
1909
1910         rc = pci_set_cacheline_size(dev);
1911         if (rc)
1912                 return rc;
1913
1914         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1915         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
1916                 dev_dbg(&dev->dev, "enabling Mem-Wr-Inval\n");
1917                 cmd |= PCI_COMMAND_INVALIDATE;
1918                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1919         }
1920         
1921         return 0;
1922 }
1923
1924 /**
1925  * pci_try_set_mwi - enables memory-write-invalidate PCI transaction
1926  * @dev: the PCI device for which MWI is enabled
1927  *
1928  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND.
1929  * Callers are not required to check the return value.
1930  *
1931  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
1932  */
1933 int pci_try_set_mwi(struct pci_dev *dev)
1934 {
1935         int rc = pci_set_mwi(dev);
1936         return rc;
1937 }
1938
1939 /**
1940  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
1941  * @dev: the PCI device to disable
1942  *
1943  * Disables PCI Memory-Write-Invalidate transaction on the device
1944  */
1945 void
1946 pci_clear_mwi(struct pci_dev *dev)
1947 {
1948         u16 cmd;
1949
1950         pci_read_config_word(dev, PCI_COMMAND, &cmd);
1951         if (cmd & PCI_COMMAND_INVALIDATE) {
1952                 cmd &= ~PCI_COMMAND_INVALIDATE;
1953                 pci_write_config_word(dev, PCI_COMMAND, cmd);
1954         }
1955 }
1956 #endif /* ! PCI_DISABLE_MWI */
1957
1958 /**
1959  * pci_intx - enables/disables PCI INTx for device dev
1960  * @pdev: the PCI device to operate on
1961  * @enable: boolean: whether to enable or disable PCI INTx
1962  *
1963  * Enables/disables PCI INTx for device dev
1964  */
1965 void
1966 pci_intx(struct pci_dev *pdev, int enable)
1967 {
1968         u16 pci_command, new;
1969
1970         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
1971
1972         if (enable) {
1973                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
1974         } else {
1975                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
1976         }
1977
1978         if (new != pci_command) {
1979                 struct pci_devres *dr;
1980
1981                 pci_write_config_word(pdev, PCI_COMMAND, new);
1982
1983                 dr = find_pci_dr(pdev);
1984                 if (dr && !dr->restore_intx) {
1985                         dr->restore_intx = 1;
1986                         dr->orig_intx = !enable;
1987                 }
1988         }
1989 }
1990
1991 /**
1992  * pci_msi_off - disables any msi or msix capabilities
1993  * @dev: the PCI device to operate on
1994  *
1995  * If you want to use msi see pci_enable_msi and friends.
1996  * This is a lower level primitive that allows us to disable
1997  * msi operation at the device level.
1998  */
1999 void pci_msi_off(struct pci_dev *dev)
2000 {
2001         int pos;
2002         u16 control;
2003
2004         pos = pci_find_capability(dev, PCI_CAP_ID_MSI);
2005         if (pos) {
2006                 pci_read_config_word(dev, pos + PCI_MSI_FLAGS, &control);
2007                 control &= ~PCI_MSI_FLAGS_ENABLE;
2008                 pci_write_config_word(dev, pos + PCI_MSI_FLAGS, control);
2009         }
2010         pos = pci_find_capability(dev, PCI_CAP_ID_MSIX);
2011         if (pos) {
2012                 pci_read_config_word(dev, pos + PCI_MSIX_FLAGS, &control);
2013                 control &= ~PCI_MSIX_FLAGS_ENABLE;
2014                 pci_write_config_word(dev, pos + PCI_MSIX_FLAGS, control);
2015         }
2016 }
2017
2018 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
2019 /*
2020  * These can be overridden by arch-specific implementations
2021  */
2022 int
2023 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
2024 {
2025         if (!pci_dma_supported(dev, mask))
2026                 return -EIO;
2027
2028         dev->dma_mask = mask;
2029
2030         return 0;
2031 }
2032     
2033 int
2034 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
2035 {
2036         if (!pci_dma_supported(dev, mask))
2037                 return -EIO;
2038
2039         dev->dev.coherent_dma_mask = mask;
2040
2041         return 0;
2042 }
2043 #endif
2044
2045 #ifndef HAVE_ARCH_PCI_SET_DMA_MAX_SEGMENT_SIZE
2046 int pci_set_dma_max_seg_size(struct pci_dev *dev, unsigned int size)
2047 {
2048         return dma_set_max_seg_size(&dev->dev, size);
2049 }
2050 EXPORT_SYMBOL(pci_set_dma_max_seg_size);
2051 #endif
2052
2053 #ifndef HAVE_ARCH_PCI_SET_DMA_SEGMENT_BOUNDARY
2054 int pci_set_dma_seg_boundary(struct pci_dev *dev, unsigned long mask)
2055 {
2056         return dma_set_seg_boundary(&dev->dev, mask);
2057 }
2058 EXPORT_SYMBOL(pci_set_dma_seg_boundary);
2059 #endif
2060
2061 static int __pcie_flr(struct pci_dev *dev, int probe)
2062 {
2063         u16 status;
2064         u32 cap;
2065         int exppos = pci_find_capability(dev, PCI_CAP_ID_EXP);
2066
2067         if (!exppos)
2068                 return -ENOTTY;
2069         pci_read_config_dword(dev, exppos + PCI_EXP_DEVCAP, &cap);
2070         if (!(cap & PCI_EXP_DEVCAP_FLR))
2071                 return -ENOTTY;
2072
2073         if (probe)
2074                 return 0;
2075
2076         pci_block_user_cfg_access(dev);
2077
2078         /* Wait for Transaction Pending bit clean */
2079         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
2080         if (!(status & PCI_EXP_DEVSTA_TRPND))
2081                 goto transaction_done;
2082
2083         msleep(100);
2084         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
2085         if (!(status & PCI_EXP_DEVSTA_TRPND))
2086                 goto transaction_done;
2087
2088         dev_info(&dev->dev, "Busy after 100ms while trying to reset; "
2089                         "sleeping for 1 second\n");
2090         ssleep(1);
2091         pci_read_config_word(dev, exppos + PCI_EXP_DEVSTA, &status);
2092         if (status & PCI_EXP_DEVSTA_TRPND)
2093                 dev_info(&dev->dev, "Still busy after 1s; "
2094                                 "proceeding with reset anyway\n");
2095
2096 transaction_done:
2097         pci_write_config_word(dev, exppos + PCI_EXP_DEVCTL,
2098                                 PCI_EXP_DEVCTL_BCR_FLR);
2099         mdelay(100);
2100
2101         pci_unblock_user_cfg_access(dev);
2102         return 0;
2103 }
2104
2105 static int __pci_af_flr(struct pci_dev *dev, int probe)
2106 {
2107         int cappos = pci_find_capability(dev, PCI_CAP_ID_AF);
2108         u8 status;
2109         u8 cap;
2110
2111         if (!cappos)
2112                 return -ENOTTY;
2113         pci_read_config_byte(dev, cappos + PCI_AF_CAP, &cap);
2114         if (!(cap & PCI_AF_CAP_TP) || !(cap & PCI_AF_CAP_FLR))
2115                 return -ENOTTY;
2116
2117         if (probe)
2118                 return 0;
2119
2120         pci_block_user_cfg_access(dev);
2121
2122         /* Wait for Transaction Pending bit clean */
2123         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2124         if (!(status & PCI_AF_STATUS_TP))
2125                 goto transaction_done;
2126
2127         msleep(100);
2128         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2129         if (!(status & PCI_AF_STATUS_TP))
2130                 goto transaction_done;
2131
2132         dev_info(&dev->dev, "Busy after 100ms while trying to"
2133                         " reset; sleeping for 1 second\n");
2134         ssleep(1);
2135         pci_read_config_byte(dev, cappos + PCI_AF_STATUS, &status);
2136         if (status & PCI_AF_STATUS_TP)
2137                 dev_info(&dev->dev, "Still busy after 1s; "
2138                                 "proceeding with reset anyway\n");
2139
2140 transaction_done:
2141         pci_write_config_byte(dev, cappos + PCI_AF_CTRL, PCI_AF_CTRL_FLR);
2142         mdelay(100);
2143
2144         pci_unblock_user_cfg_access(dev);
2145         return 0;
2146 }
2147
2148 static int __pci_reset_function(struct pci_dev *pdev, int probe)
2149 {
2150         int res;
2151
2152         res = __pcie_flr(pdev, probe);
2153         if (res != -ENOTTY)
2154                 return res;
2155
2156         res = __pci_af_flr(pdev, probe);
2157         if (res != -ENOTTY)
2158                 return res;
2159
2160         return res;
2161 }
2162
2163 /**
2164  * pci_execute_reset_function() - Reset a PCI device function
2165  * @dev: Device function to reset
2166  *
2167  * Some devices allow an individual function to be reset without affecting
2168  * other functions in the same device.  The PCI device must be responsive
2169  * to PCI config space in order to use this function.
2170  *
2171  * The device function is presumed to be unused when this function is called.
2172  * Resetting the device will make the contents of PCI configuration space
2173  * random, so any caller of this must be prepared to reinitialise the
2174  * device including MSI, bus mastering, BARs, decoding IO and memory spaces,
2175  * etc.
2176  *
2177  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2178  * device doesn't support resetting a single function.
2179  */
2180 int pci_execute_reset_function(struct pci_dev *dev)
2181 {
2182         return __pci_reset_function(dev, 0);
2183 }
2184 EXPORT_SYMBOL_GPL(pci_execute_reset_function);
2185
2186 /**
2187  * pci_reset_function() - quiesce and reset a PCI device function
2188  * @dev: Device function to reset
2189  *
2190  * Some devices allow an individual function to be reset without affecting
2191  * other functions in the same device.  The PCI device must be responsive
2192  * to PCI config space in order to use this function.
2193  *
2194  * This function does not just reset the PCI portion of a device, but
2195  * clears all the state associated with the device.  This function differs
2196  * from pci_execute_reset_function in that it saves and restores device state
2197  * over the reset.
2198  *
2199  * Returns 0 if the device function was successfully reset or -ENOTTY if the
2200  * device doesn't support resetting a single function.
2201  */
2202 int pci_reset_function(struct pci_dev *dev)
2203 {
2204         int r = __pci_reset_function(dev, 1);
2205
2206         if (r < 0)
2207                 return r;
2208
2209         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2210                 disable_irq(dev->irq);
2211         pci_save_state(dev);
2212
2213         pci_write_config_word(dev, PCI_COMMAND, PCI_COMMAND_INTX_DISABLE);
2214
2215         r = pci_execute_reset_function(dev);
2216
2217         pci_restore_state(dev);
2218         if (!dev->msi_enabled && !dev->msix_enabled && dev->irq != 0)
2219                 enable_irq(dev->irq);
2220
2221         return r;
2222 }
2223 EXPORT_SYMBOL_GPL(pci_reset_function);
2224
2225 /**
2226  * pcix_get_max_mmrbc - get PCI-X maximum designed memory read byte count
2227  * @dev: PCI device to query
2228  *
2229  * Returns mmrbc: maximum designed memory read count in bytes
2230  *    or appropriate error value.
2231  */
2232 int pcix_get_max_mmrbc(struct pci_dev *dev)
2233 {
2234         int err, cap;
2235         u32 stat;
2236
2237         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2238         if (!cap)
2239                 return -EINVAL;
2240
2241         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2242         if (err)
2243                 return -EINVAL;
2244
2245         return (stat & PCI_X_STATUS_MAX_READ) >> 12;
2246 }
2247 EXPORT_SYMBOL(pcix_get_max_mmrbc);
2248
2249 /**
2250  * pcix_get_mmrbc - get PCI-X maximum memory read byte count
2251  * @dev: PCI device to query
2252  *
2253  * Returns mmrbc: maximum memory read count in bytes
2254  *    or appropriate error value.
2255  */
2256 int pcix_get_mmrbc(struct pci_dev *dev)
2257 {
2258         int ret, cap;
2259         u32 cmd;
2260
2261         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2262         if (!cap)
2263                 return -EINVAL;
2264
2265         ret = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2266         if (!ret)
2267                 ret = 512 << ((cmd & PCI_X_CMD_MAX_READ) >> 2);
2268
2269         return ret;
2270 }
2271 EXPORT_SYMBOL(pcix_get_mmrbc);
2272
2273 /**
2274  * pcix_set_mmrbc - set PCI-X maximum memory read byte count
2275  * @dev: PCI device to query
2276  * @mmrbc: maximum memory read count in bytes
2277  *    valid values are 512, 1024, 2048, 4096
2278  *
2279  * If possible sets maximum memory read byte count, some bridges have erratas
2280  * that prevent this.
2281  */
2282 int pcix_set_mmrbc(struct pci_dev *dev, int mmrbc)
2283 {
2284         int cap, err = -EINVAL;
2285         u32 stat, cmd, v, o;
2286
2287         if (mmrbc < 512 || mmrbc > 4096 || !is_power_of_2(mmrbc))
2288                 goto out;
2289
2290         v = ffs(mmrbc) - 10;
2291
2292         cap = pci_find_capability(dev, PCI_CAP_ID_PCIX);
2293         if (!cap)
2294                 goto out;
2295
2296         err = pci_read_config_dword(dev, cap + PCI_X_STATUS, &stat);
2297         if (err)
2298                 goto out;
2299
2300         if (v > (stat & PCI_X_STATUS_MAX_READ) >> 21)
2301                 return -E2BIG;
2302
2303         err = pci_read_config_dword(dev, cap + PCI_X_CMD, &cmd);
2304         if (err)
2305                 goto out;
2306
2307         o = (cmd & PCI_X_CMD_MAX_READ) >> 2;
2308         if (o != v) {
2309                 if (v > o && dev->bus &&
2310                    (dev->bus->bus_flags & PCI_BUS_FLAGS_NO_MMRBC))
2311                         return -EIO;
2312
2313                 cmd &= ~PCI_X_CMD_MAX_READ;
2314                 cmd |= v << 2;
2315                 err = pci_write_config_dword(dev, cap + PCI_X_CMD, cmd);
2316         }
2317 out:
2318         return err;
2319 }
2320 EXPORT_SYMBOL(pcix_set_mmrbc);
2321
2322 /**
2323  * pcie_get_readrq - get PCI Express read request size
2324  * @dev: PCI device to query
2325  *
2326  * Returns maximum memory read request in bytes
2327  *    or appropriate error value.
2328  */
2329 int pcie_get_readrq(struct pci_dev *dev)
2330 {
2331         int ret, cap;
2332         u16 ctl;
2333
2334         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2335         if (!cap)
2336                 return -EINVAL;
2337
2338         ret = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2339         if (!ret)
2340         ret = 128 << ((ctl & PCI_EXP_DEVCTL_READRQ) >> 12);
2341
2342         return ret;
2343 }
2344 EXPORT_SYMBOL(pcie_get_readrq);
2345
2346 /**
2347  * pcie_set_readrq - set PCI Express maximum memory read request
2348  * @dev: PCI device to query
2349  * @rq: maximum memory read count in bytes
2350  *    valid values are 128, 256, 512, 1024, 2048, 4096
2351  *
2352  * If possible sets maximum read byte count
2353  */
2354 int pcie_set_readrq(struct pci_dev *dev, int rq)
2355 {
2356         int cap, err = -EINVAL;
2357         u16 ctl, v;
2358
2359         if (rq < 128 || rq > 4096 || !is_power_of_2(rq))
2360                 goto out;
2361
2362         v = (ffs(rq) - 8) << 12;
2363
2364         cap = pci_find_capability(dev, PCI_CAP_ID_EXP);
2365         if (!cap)
2366                 goto out;
2367
2368         err = pci_read_config_word(dev, cap + PCI_EXP_DEVCTL, &ctl);
2369         if (err)
2370                 goto out;
2371
2372         if ((ctl & PCI_EXP_DEVCTL_READRQ) != v) {
2373                 ctl &= ~PCI_EXP_DEVCTL_READRQ;
2374                 ctl |= v;
2375                 err = pci_write_config_dword(dev, cap + PCI_EXP_DEVCTL, ctl);
2376         }
2377
2378 out:
2379         return err;
2380 }
2381 EXPORT_SYMBOL(pcie_set_readrq);
2382
2383 /**
2384  * pci_select_bars - Make BAR mask from the type of resource
2385  * @dev: the PCI device for which BAR mask is made
2386  * @flags: resource type mask to be selected
2387  *
2388  * This helper routine makes bar mask from the type of resource.
2389  */
2390 int pci_select_bars(struct pci_dev *dev, unsigned long flags)
2391 {
2392         int i, bars = 0;
2393         for (i = 0; i < PCI_NUM_RESOURCES; i++)
2394                 if (pci_resource_flags(dev, i) & flags)
2395                         bars |= (1 << i);
2396         return bars;
2397 }
2398
2399 /**
2400  * pci_resource_bar - get position of the BAR associated with a resource
2401  * @dev: the PCI device
2402  * @resno: the resource number
2403  * @type: the BAR type to be filled in
2404  *
2405  * Returns BAR position in config space, or 0 if the BAR is invalid.
2406  */
2407 int pci_resource_bar(struct pci_dev *dev, int resno, enum pci_bar_type *type)
2408 {
2409         int reg;
2410
2411         if (resno < PCI_ROM_RESOURCE) {
2412                 *type = pci_bar_unknown;
2413                 return PCI_BASE_ADDRESS_0 + 4 * resno;
2414         } else if (resno == PCI_ROM_RESOURCE) {
2415                 *type = pci_bar_mem32;
2416                 return dev->rom_base_reg;
2417         } else if (resno < PCI_BRIDGE_RESOURCES) {
2418                 /* device specific resource */
2419                 reg = pci_iov_resource_bar(dev, resno, type);
2420                 if (reg)
2421                         return reg;
2422         }
2423
2424         dev_err(&dev->dev, "BAR: invalid resource #%d\n", resno);
2425         return 0;
2426 }
2427
2428 #define RESOURCE_ALIGNMENT_PARAM_SIZE COMMAND_LINE_SIZE
2429 static char resource_alignment_param[RESOURCE_ALIGNMENT_PARAM_SIZE] = {0};
2430 spinlock_t resource_alignment_lock = SPIN_LOCK_UNLOCKED;
2431
2432 /**
2433  * pci_specified_resource_alignment - get resource alignment specified by user.
2434  * @dev: the PCI device to get
2435  *
2436  * RETURNS: Resource alignment if it is specified.
2437  *          Zero if it is not specified.
2438  */
2439 resource_size_t pci_specified_resource_alignment(struct pci_dev *dev)
2440 {
2441         int seg, bus, slot, func, align_order, count;
2442         resource_size_t align = 0;
2443         char *p;
2444
2445         spin_lock(&resource_alignment_lock);
2446         p = resource_alignment_param;
2447         while (*p) {
2448                 count = 0;
2449                 if (sscanf(p, "%d%n", &align_order, &count) == 1 &&
2450                                                         p[count] == '@') {
2451                         p += count + 1;
2452                 } else {
2453                         align_order = -1;
2454                 }
2455                 if (sscanf(p, "%x:%x:%x.%x%n",
2456                         &seg, &bus, &slot, &func, &count) != 4) {
2457                         seg = 0;
2458                         if (sscanf(p, "%x:%x.%x%n",
2459                                         &bus, &slot, &func, &count) != 3) {
2460                                 /* Invalid format */
2461                                 printk(KERN_ERR "PCI: Can't parse resource_alignment parameter: %s\n",
2462                                         p);
2463                                 break;
2464                         }
2465                 }
2466                 p += count;
2467                 if (seg == pci_domain_nr(dev->bus) &&
2468                         bus == dev->bus->number &&
2469                         slot == PCI_SLOT(dev->devfn) &&
2470                         func == PCI_FUNC(dev->devfn)) {
2471                         if (align_order == -1) {
2472                                 align = PAGE_SIZE;
2473                         } else {
2474                                 align = 1 << align_order;
2475                         }
2476                         /* Found */
2477                         break;
2478                 }
2479                 if (*p != ';' && *p != ',') {
2480                         /* End of param or invalid format */
2481                         break;
2482                 }
2483                 p++;
2484         }
2485         spin_unlock(&resource_alignment_lock);
2486         return align;
2487 }
2488
2489 /**
2490  * pci_is_reassigndev - check if specified PCI is target device to reassign
2491  * @dev: the PCI device to check
2492  *
2493  * RETURNS: non-zero for PCI device is a target device to reassign,
2494  *          or zero is not.
2495  */
2496 int pci_is_reassigndev(struct pci_dev *dev)
2497 {
2498         return (pci_specified_resource_alignment(dev) != 0);
2499 }
2500
2501 ssize_t pci_set_resource_alignment_param(const char *buf, size_t count)
2502 {
2503         if (count > RESOURCE_ALIGNMENT_PARAM_SIZE - 1)
2504                 count = RESOURCE_ALIGNMENT_PARAM_SIZE - 1;
2505         spin_lock(&resource_alignment_lock);
2506         strncpy(resource_alignment_param, buf, count);
2507         resource_alignment_param[count] = '\0';
2508         spin_unlock(&resource_alignment_lock);
2509         return count;
2510 }
2511
2512 ssize_t pci_get_resource_alignment_param(char *buf, size_t size)
2513 {
2514         size_t count;
2515         spin_lock(&resource_alignment_lock);
2516         count = snprintf(buf, size, "%s", resource_alignment_param);
2517         spin_unlock(&resource_alignment_lock);
2518         return count;
2519 }
2520
2521 static ssize_t pci_resource_alignment_show(struct bus_type *bus, char *buf)
2522 {
2523         return pci_get_resource_alignment_param(buf, PAGE_SIZE);
2524 }
2525
2526 static ssize_t pci_resource_alignment_store(struct bus_type *bus,
2527                                         const char *buf, size_t count)
2528 {
2529         return pci_set_resource_alignment_param(buf, count);
2530 }
2531
2532 BUS_ATTR(resource_alignment, 0644, pci_resource_alignment_show,
2533                                         pci_resource_alignment_store);
2534
2535 static int __init pci_resource_alignment_sysfs_init(void)
2536 {
2537         return bus_create_file(&pci_bus_type,
2538                                         &bus_attr_resource_alignment);
2539 }
2540
2541 late_initcall(pci_resource_alignment_sysfs_init);
2542
2543 static void __devinit pci_no_domains(void)
2544 {
2545 #ifdef CONFIG_PCI_DOMAINS
2546         pci_domains_supported = 0;
2547 #endif
2548 }
2549
2550 /**
2551  * pci_ext_cfg_enabled - can we access extended PCI config space?
2552  * @dev: The PCI device of the root bridge.
2553  *
2554  * Returns 1 if we can access PCI extended config space (offsets
2555  * greater than 0xff). This is the default implementation. Architecture
2556  * implementations can override this.
2557  */
2558 int __attribute__ ((weak)) pci_ext_cfg_avail(struct pci_dev *dev)
2559 {
2560         return 1;
2561 }
2562
2563 static int __devinit pci_init(void)
2564 {
2565         struct pci_dev *dev = NULL;
2566
2567         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2568                 pci_fixup_device(pci_fixup_final, dev);
2569         }
2570
2571         return 0;
2572 }
2573
2574 static int __init pci_setup(char *str)
2575 {
2576         while (str) {
2577                 char *k = strchr(str, ',');
2578                 if (k)
2579                         *k++ = 0;
2580                 if (*str && (str = pcibios_setup(str)) && *str) {
2581                         if (!strcmp(str, "nomsi")) {
2582                                 pci_no_msi();
2583                         } else if (!strcmp(str, "noaer")) {
2584                                 pci_no_aer();
2585                         } else if (!strcmp(str, "nodomains")) {
2586                                 pci_no_domains();
2587                         } else if (!strncmp(str, "cbiosize=", 9)) {
2588                                 pci_cardbus_io_size = memparse(str + 9, &str);
2589                         } else if (!strncmp(str, "cbmemsize=", 10)) {
2590                                 pci_cardbus_mem_size = memparse(str + 10, &str);
2591                         } else if (!strncmp(str, "resource_alignment=", 19)) {
2592                                 pci_set_resource_alignment_param(str + 19,
2593                                                         strlen(str + 19));
2594                         } else {
2595                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
2596                                                 str);
2597                         }
2598                 }
2599                 str = k;
2600         }
2601         return 0;
2602 }
2603 early_param("pci", pci_setup);
2604
2605 device_initcall(pci_init);
2606
2607 EXPORT_SYMBOL(pci_reenable_device);
2608 EXPORT_SYMBOL(pci_enable_device_io);
2609 EXPORT_SYMBOL(pci_enable_device_mem);
2610 EXPORT_SYMBOL(pci_enable_device);
2611 EXPORT_SYMBOL(pcim_enable_device);
2612 EXPORT_SYMBOL(pcim_pin_device);
2613 EXPORT_SYMBOL(pci_disable_device);
2614 EXPORT_SYMBOL(pci_find_capability);
2615 EXPORT_SYMBOL(pci_bus_find_capability);
2616 EXPORT_SYMBOL(pci_release_regions);
2617 EXPORT_SYMBOL(pci_request_regions);
2618 EXPORT_SYMBOL(pci_request_regions_exclusive);
2619 EXPORT_SYMBOL(pci_release_region);
2620 EXPORT_SYMBOL(pci_request_region);
2621 EXPORT_SYMBOL(pci_request_region_exclusive);
2622 EXPORT_SYMBOL(pci_release_selected_regions);
2623 EXPORT_SYMBOL(pci_request_selected_regions);
2624 EXPORT_SYMBOL(pci_request_selected_regions_exclusive);
2625 EXPORT_SYMBOL(pci_set_master);
2626 EXPORT_SYMBOL(pci_clear_master);
2627 EXPORT_SYMBOL(pci_set_mwi);
2628 EXPORT_SYMBOL(pci_try_set_mwi);
2629 EXPORT_SYMBOL(pci_clear_mwi);
2630 EXPORT_SYMBOL_GPL(pci_intx);
2631 EXPORT_SYMBOL(pci_set_dma_mask);
2632 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
2633 EXPORT_SYMBOL(pci_assign_resource);
2634 EXPORT_SYMBOL(pci_find_parent_resource);
2635 EXPORT_SYMBOL(pci_select_bars);
2636
2637 EXPORT_SYMBOL(pci_set_power_state);
2638 EXPORT_SYMBOL(pci_save_state);
2639 EXPORT_SYMBOL(pci_restore_state);
2640 EXPORT_SYMBOL(pci_pme_capable);
2641 EXPORT_SYMBOL(pci_pme_active);
2642 EXPORT_SYMBOL(pci_enable_wake);
2643 EXPORT_SYMBOL(pci_wake_from_d3);
2644 EXPORT_SYMBOL(pci_target_state);
2645 EXPORT_SYMBOL(pci_prepare_to_sleep);
2646 EXPORT_SYMBOL(pci_back_from_sleep);
2647 EXPORT_SYMBOL_GPL(pci_set_pcie_reset_state);
2648