git.oblomov.eu Git - linux-2.6/blob - drivers/net/sh_eth.c

   1 /*
   2  *  SuperH Ethernet device driver
   3  *
   4  *  Copyright (C) 2006-2008 Nobuhiro Iwamatsu
   5  *  Copyright (C) 2008 Renesas Solutions Corp.
   6  *
   7  *  This program is free software; you can redistribute it and/or modify it
   8  *  under the terms and conditions of the GNU General Public License,
   9  *  version 2, as published by the Free Software Foundation.
  10  *
  11  *  This program is distributed in the hope it will be useful, but WITHOUT
  12  *  ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  13  *  FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  14  *  more details.
  15  *  You should have received a copy of the GNU General Public License along with
  16  *  this program; if not, write to the Free Software Foundation, Inc.,
  17  *  51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18  *
  19  *  The full GNU General Public License is included in this distribution in
  20  *  the file called "COPYING".
  21  */
  22
  23 #include <linux/init.h>
  24 #include <linux/dma-mapping.h>
  25 #include <linux/etherdevice.h>
  26 #include <linux/delay.h>
  27 #include <linux/platform_device.h>
  28 #include <linux/mdio-bitbang.h>
  29 #include <linux/netdevice.h>
  30 #include <linux/phy.h>
  31 #include <linux/cache.h>
  32 #include <linux/io.h>
  33
  34 #include "sh_eth.h"
  35
  36 /* CPU <-> EDMAC endian convert */
  37 static inline __u32 cpu_to_edmac(struct sh_eth_private *mdp, u32 x)
  38 {
  39         switch (mdp->edmac_endian) {
  40         case EDMAC_LITTLE_ENDIAN:
  41                 return cpu_to_le32(x);
  42         case EDMAC_BIG_ENDIAN:
  43                 return cpu_to_be32(x);
  44         }
  45         return x;
  46 }
  47
  48 static inline __u32 edmac_to_cpu(struct sh_eth_private *mdp, u32 x)
  49 {
  50         switch (mdp->edmac_endian) {
  51         case EDMAC_LITTLE_ENDIAN:
  52                 return le32_to_cpu(x);
  53         case EDMAC_BIG_ENDIAN:
  54                 return be32_to_cpu(x);
  55         }
  56         return x;
  57 }
  58
  59 /*
  60  * Program the hardware MAC address from dev->dev_addr.
  61  */
  62 static void update_mac_address(struct net_device *ndev)
  63 {
  64         u32 ioaddr = ndev->base_addr;
  65
  66         ctrl_outl((ndev->dev_addr[0] << 24) | (ndev->dev_addr[1] << 16) |
  67                   (ndev->dev_addr[2] << 8) | (ndev->dev_addr[3]),
  68                   ioaddr + MAHR);
  69         ctrl_outl((ndev->dev_addr[4] << 8) | (ndev->dev_addr[5]),
  70                   ioaddr + MALR);
  71 }
  72
  73 /*
  74  * Get MAC address from SuperH MAC address register
  75  *
  76  * SuperH's Ethernet device doesn't have 'ROM' to MAC address.
  77  * This driver get MAC address that use by bootloader(U-boot or sh-ipl+g).
  78  * When you want use this device, you must set MAC address in bootloader.
  79  *
  80  */
  81 static void read_mac_address(struct net_device *ndev)
  82 {
  83         u32 ioaddr = ndev->base_addr;
  84
  85         ndev->dev_addr[0] = (ctrl_inl(ioaddr + MAHR) >> 24);
  86         ndev->dev_addr[1] = (ctrl_inl(ioaddr + MAHR) >> 16) & 0xFF;
  87         ndev->dev_addr[2] = (ctrl_inl(ioaddr + MAHR) >> 8) & 0xFF;
  88         ndev->dev_addr[3] = (ctrl_inl(ioaddr + MAHR) & 0xFF);
  89         ndev->dev_addr[4] = (ctrl_inl(ioaddr + MALR) >> 8) & 0xFF;
  90         ndev->dev_addr[5] = (ctrl_inl(ioaddr + MALR) & 0xFF);
  91 }
  92
  93 struct bb_info {
  94         struct mdiobb_ctrl ctrl;
  95         u32 addr;
  96         u32 mmd_msk;/* MMD */
  97         u32 mdo_msk;
  98         u32 mdi_msk;
  99         u32 mdc_msk;
 100 };
 101
 102 /* PHY bit set */
 103 static void bb_set(u32 addr, u32 msk)
 104 {
 105         ctrl_outl(ctrl_inl(addr) | msk, addr);
 106 }
 107
 108 /* PHY bit clear */
 109 static void bb_clr(u32 addr, u32 msk)
 110 {
 111         ctrl_outl((ctrl_inl(addr) & ~msk), addr);
 112 }
 113
 114 /* PHY bit read */
 115 static int bb_read(u32 addr, u32 msk)
 116 {
 117         return (ctrl_inl(addr) & msk) != 0;
 118 }
 119
 120 /* Data I/O pin control */
 121 static void sh_mmd_ctrl(struct mdiobb_ctrl *ctrl, int bit)
 122 {
 123         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 124         if (bit)
 125                 bb_set(bitbang->addr, bitbang->mmd_msk);
 126         else
 127                 bb_clr(bitbang->addr, bitbang->mmd_msk);
 128 }
 129
 130 /* Set bit data*/
 131 static void sh_set_mdio(struct mdiobb_ctrl *ctrl, int bit)
 132 {
 133         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 134
 135         if (bit)
 136                 bb_set(bitbang->addr, bitbang->mdo_msk);
 137         else
 138                 bb_clr(bitbang->addr, bitbang->mdo_msk);
 139 }
 140
 141 /* Get bit data*/
 142 static int sh_get_mdio(struct mdiobb_ctrl *ctrl)
 143 {
 144         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 145         return bb_read(bitbang->addr, bitbang->mdi_msk);
 146 }
 147
 148 /* MDC pin control */
 149 static void sh_mdc_ctrl(struct mdiobb_ctrl *ctrl, int bit)
 150 {
 151         struct bb_info *bitbang = container_of(ctrl, struct bb_info, ctrl);
 152
 153         if (bit)
 154                 bb_set(bitbang->addr, bitbang->mdc_msk);
 155         else
 156                 bb_clr(bitbang->addr, bitbang->mdc_msk);
 157 }
 158
 159 /* mdio bus control struct */
 160 static struct mdiobb_ops bb_ops = {
 161         .owner = THIS_MODULE,
 162         .set_mdc = sh_mdc_ctrl,
 163         .set_mdio_dir = sh_mmd_ctrl,
 164         .set_mdio_data = sh_set_mdio,
 165         .get_mdio_data = sh_get_mdio,
 166 };
 167
 168 /* Chip Reset */
 169 static void sh_eth_reset(struct net_device *ndev)
 170 {
 171         u32 ioaddr = ndev->base_addr;
 172
 173 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 174         int cnt = 100;
 175
 176         ctrl_outl(EDSR_ENALL, ioaddr + EDSR);
 177         ctrl_outl(ctrl_inl(ioaddr + EDMR) | EDMR_SRST, ioaddr + EDMR);
 178         while (cnt > 0) {
 179                 if (!(ctrl_inl(ioaddr + EDMR) & 0x3))
 180                         break;
 181                 mdelay(1);
 182                 cnt--;
 183         }
 184         if (cnt < 0)
 185                 printk(KERN_ERR "Device reset fail\n");
 186
 187         /* Table Init */
 188         ctrl_outl(0x0, ioaddr + TDLAR);
 189         ctrl_outl(0x0, ioaddr + TDFAR);
 190         ctrl_outl(0x0, ioaddr + TDFXR);
 191         ctrl_outl(0x0, ioaddr + TDFFR);
 192         ctrl_outl(0x0, ioaddr + RDLAR);
 193         ctrl_outl(0x0, ioaddr + RDFAR);
 194         ctrl_outl(0x0, ioaddr + RDFXR);
 195         ctrl_outl(0x0, ioaddr + RDFFR);
 196 #else
 197         ctrl_outl(ctrl_inl(ioaddr + EDMR) | EDMR_SRST, ioaddr + EDMR);
 198         mdelay(3);
 199         ctrl_outl(ctrl_inl(ioaddr + EDMR) & ~EDMR_SRST, ioaddr + EDMR);
 200 #endif
 201 }
 202
 203 /* free skb and descriptor buffer */
 204 static void sh_eth_ring_free(struct net_device *ndev)
 205 {
 206         struct sh_eth_private *mdp = netdev_priv(ndev);
 207         int i;
 208
 209         /* Free Rx skb ringbuffer */
 210         if (mdp->rx_skbuff) {
 211                 for (i = 0; i < RX_RING_SIZE; i++) {
 212                         if (mdp->rx_skbuff[i])
 213                                 dev_kfree_skb(mdp->rx_skbuff[i]);
 214                 }
 215         }
 216         kfree(mdp->rx_skbuff);
 217
 218         /* Free Tx skb ringbuffer */
 219         if (mdp->tx_skbuff) {
 220                 for (i = 0; i < TX_RING_SIZE; i++) {
 221                         if (mdp->tx_skbuff[i])
 222                                 dev_kfree_skb(mdp->tx_skbuff[i]);
 223                 }
 224         }
 225         kfree(mdp->tx_skbuff);
 226 }
 227
 228 /* format skb and descriptor buffer */
 229 static void sh_eth_ring_format(struct net_device *ndev)
 230 {
 231         u32 ioaddr = ndev->base_addr, reserve = 0;
 232         struct sh_eth_private *mdp = netdev_priv(ndev);
 233         int i;
 234         struct sk_buff *skb;
 235         struct sh_eth_rxdesc *rxdesc = NULL;
 236         struct sh_eth_txdesc *txdesc = NULL;
 237         int rx_ringsize = sizeof(*rxdesc) * RX_RING_SIZE;
 238         int tx_ringsize = sizeof(*txdesc) * TX_RING_SIZE;
 239
 240         mdp->cur_rx = mdp->cur_tx = 0;
 241         mdp->dirty_rx = mdp->dirty_tx = 0;
 242
 243         memset(mdp->rx_ring, 0, rx_ringsize);
 244
 245         /* build Rx ring buffer */
 246         for (i = 0; i < RX_RING_SIZE; i++) {
 247                 /* skb */
 248                 mdp->rx_skbuff[i] = NULL;
 249                 skb = dev_alloc_skb(mdp->rx_buf_sz);
 250                 mdp->rx_skbuff[i] = skb;
 251                 if (skb == NULL)
 252                         break;
 253                 dma_map_single(&ndev->dev, skb->tail, mdp->rx_buf_sz,
 254                                 DMA_FROM_DEVICE);
 255                 skb->dev = ndev; /* Mark as being used by this device. */
 256 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 257                 reserve = SH7763_SKB_ALIGN
 258                         - ((uint32_t)skb->data & (SH7763_SKB_ALIGN-1));
 259                 if (reserve)
 260                         skb_reserve(skb, reserve);
 261 #else
 262                 skb_reserve(skb, RX_OFFSET);
 263 #endif
 264                 /* RX descriptor */
 265                 rxdesc = &mdp->rx_ring[i];
 266                 rxdesc->addr = virt_to_phys(PTR_ALIGN(skb->data, 4));
 267                 rxdesc->status = cpu_to_edmac(mdp, RD_RACT | RD_RFP);
 268
 269                 /* The size of the buffer is 16 byte boundary. */
 270                 rxdesc->buffer_length = ALIGN(mdp->rx_buf_sz, 16);
 271                 /* Rx descriptor address set */
 272                 if (i == 0) {
 273                         ctrl_outl(mdp->rx_desc_dma, ioaddr + RDLAR);
 274 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 275                         ctrl_outl(mdp->rx_desc_dma, ioaddr + RDFAR);
 276 #endif
 277                 }
 278         }
 279
 280         mdp->dirty_rx = (u32) (i - RX_RING_SIZE);
 281
 282         /* Mark the last entry as wrapping the ring. */
 283         rxdesc->status |= cpu_to_edmac(mdp, RD_RDEL);
 284
 285         memset(mdp->tx_ring, 0, tx_ringsize);
 286
 287         /* build Tx ring buffer */
 288         for (i = 0; i < TX_RING_SIZE; i++) {
 289                 mdp->tx_skbuff[i] = NULL;
 290                 txdesc = &mdp->tx_ring[i];
 291                 txdesc->status = cpu_to_edmac(mdp, TD_TFP);
 292                 txdesc->buffer_length = 0;
 293                 if (i == 0) {
 294                         /* Tx descriptor address set */
 295                         ctrl_outl(mdp->tx_desc_dma, ioaddr + TDLAR);
 296 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 297                         ctrl_outl(mdp->tx_desc_dma, ioaddr + TDFAR);
 298 #endif
 299                 }
 300         }
 301
 302         txdesc->status |= cpu_to_edmac(mdp, TD_TDLE);
 303 }
 304
 305 /* Get skb and descriptor buffer */
 306 static int sh_eth_ring_init(struct net_device *ndev)
 307 {
 308         struct sh_eth_private *mdp = netdev_priv(ndev);
 309         int rx_ringsize, tx_ringsize, ret = 0;
 310
 311         /*
 312          * +26 gets the maximum ethernet encapsulation, +7 & ~7 because the
 313          * card needs room to do 8 byte alignment, +2 so we can reserve
 314          * the first 2 bytes, and +16 gets room for the status word from the
 315          * card.
 316          */
 317         mdp->rx_buf_sz = (ndev->mtu <= 1492 ? PKT_BUF_SZ :
 318                           (((ndev->mtu + 26 + 7) & ~7) + 2 + 16));
 319
 320         /* Allocate RX and TX skb rings */
 321         mdp->rx_skbuff = kmalloc(sizeof(*mdp->rx_skbuff) * RX_RING_SIZE,
 322                                 GFP_KERNEL);
 323         if (!mdp->rx_skbuff) {
 324                 printk(KERN_ERR "%s: Cannot allocate Rx skb\n", ndev->name);
 325                 ret = -ENOMEM;
 326                 return ret;
 327         }
 328
 329         mdp->tx_skbuff = kmalloc(sizeof(*mdp->tx_skbuff) * TX_RING_SIZE,
 330                                 GFP_KERNEL);
 331         if (!mdp->tx_skbuff) {
 332                 printk(KERN_ERR "%s: Cannot allocate Tx skb\n", ndev->name);
 333                 ret = -ENOMEM;
 334                 goto skb_ring_free;
 335         }
 336
 337         /* Allocate all Rx descriptors. */
 338         rx_ringsize = sizeof(struct sh_eth_rxdesc) * RX_RING_SIZE;
 339         mdp->rx_ring = dma_alloc_coherent(NULL, rx_ringsize, &mdp->rx_desc_dma,
 340                         GFP_KERNEL);
 341
 342         if (!mdp->rx_ring) {
 343                 printk(KERN_ERR "%s: Cannot allocate Rx Ring (size %d bytes)\n",
 344                         ndev->name, rx_ringsize);
 345                 ret = -ENOMEM;
 346                 goto desc_ring_free;
 347         }
 348
 349         mdp->dirty_rx = 0;
 350
 351         /* Allocate all Tx descriptors. */
 352         tx_ringsize = sizeof(struct sh_eth_txdesc) * TX_RING_SIZE;
 353         mdp->tx_ring = dma_alloc_coherent(NULL, tx_ringsize, &mdp->tx_desc_dma,
 354                         GFP_KERNEL);
 355         if (!mdp->tx_ring) {
 356                 printk(KERN_ERR "%s: Cannot allocate Tx Ring (size %d bytes)\n",
 357                         ndev->name, tx_ringsize);
 358                 ret = -ENOMEM;
 359                 goto desc_ring_free;
 360         }
 361         return ret;
 362
 363 desc_ring_free:
 364         /* free DMA buffer */
 365         dma_free_coherent(NULL, rx_ringsize, mdp->rx_ring, mdp->rx_desc_dma);
 366
 367 skb_ring_free:
 368         /* Free Rx and Tx skb ring buffer */
 369         sh_eth_ring_free(ndev);
 370
 371         return ret;
 372 }
 373
 374 static int sh_eth_dev_init(struct net_device *ndev)
 375 {
 376         int ret = 0;
 377         struct sh_eth_private *mdp = netdev_priv(ndev);
 378         u32 ioaddr = ndev->base_addr;
 379         u_int32_t rx_int_var, tx_int_var;
 380         u32 val;
 381
 382         /* Soft Reset */
 383         sh_eth_reset(ndev);
 384
 385         /* Descriptor format */
 386         sh_eth_ring_format(ndev);
 387         ctrl_outl(RPADIR_INIT, ioaddr + RPADIR);
 388
 389         /* all sh_eth int mask */
 390         ctrl_outl(0, ioaddr + EESIPR);
 391
 392 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 393         ctrl_outl(EDMR_EL, ioaddr + EDMR);
 394 #else
 395         ctrl_outl(0, ioaddr + EDMR);    /* Endian change */
 396 #endif
 397
 398         /* FIFO size set */
 399         ctrl_outl((FIFO_SIZE_T | FIFO_SIZE_R), ioaddr + FDR);
 400         ctrl_outl(0, ioaddr + TFTR);
 401
 402         /* Frame recv control */
 403         ctrl_outl(0, ioaddr + RMCR);
 404
 405         rx_int_var = mdp->rx_int_var = DESC_I_RINT8 | DESC_I_RINT5;
 406         tx_int_var = mdp->tx_int_var = DESC_I_TINT2;
 407         ctrl_outl(rx_int_var | tx_int_var, ioaddr + TRSCER);
 408
 409 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 410         /* Burst sycle set */
 411         ctrl_outl(0x800, ioaddr + BCULR);
 412 #endif
 413
 414         ctrl_outl((FIFO_F_D_RFF | FIFO_F_D_RFD), ioaddr + FCFTR);
 415
 416 #if !defined(CONFIG_CPU_SUBTYPE_SH7763)
 417         ctrl_outl(0, ioaddr + TRIMD);
 418 #endif
 419
 420         /* Recv frame limit set register */
 421         ctrl_outl(RFLR_VALUE, ioaddr + RFLR);
 422
 423         ctrl_outl(ctrl_inl(ioaddr + EESR), ioaddr + EESR);
 424         ctrl_outl((DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff), ioaddr + EESIPR);
 425
 426         /* PAUSE Prohibition */
 427         val = (ctrl_inl(ioaddr + ECMR) & ECMR_DM) |
 428                 ECMR_ZPF | (mdp->duplex ? ECMR_DM : 0) | ECMR_TE | ECMR_RE;
 429
 430         ctrl_outl(val, ioaddr + ECMR);
 431
 432         /* E-MAC Status Register clear */
 433         ctrl_outl(ECSR_INIT, ioaddr + ECSR);
 434
 435         /* E-MAC Interrupt Enable register */
 436         ctrl_outl(ECSIPR_INIT, ioaddr + ECSIPR);
 437
 438         /* Set MAC address */
 439         update_mac_address(ndev);
 440
 441         /* mask reset */
 442 #if defined(CONFIG_CPU_SUBTYPE_SH7710) || defined(CONFIG_CPU_SUBTYPE_SH7763)
 443         ctrl_outl(APR_AP, ioaddr + APR);
 444         ctrl_outl(MPR_MP, ioaddr + MPR);
 445         ctrl_outl(TPAUSER_UNLIMITED, ioaddr + TPAUSER);
 446 #endif
 447 #if defined(CONFIG_CPU_SUBTYPE_SH7710)
 448         ctrl_outl(BCFR_UNLIMITED, ioaddr + BCFR);
 449 #endif
 450
 451         /* Setting the Rx mode will start the Rx process. */
 452         ctrl_outl(EDRRR_R, ioaddr + EDRRR);
 453
 454         netif_start_queue(ndev);
 455
 456         return ret;
 457 }
 458
 459 /* free Tx skb function */
 460 static int sh_eth_txfree(struct net_device *ndev)
 461 {
 462         struct sh_eth_private *mdp = netdev_priv(ndev);
 463         struct sh_eth_txdesc *txdesc;
 464         int freeNum = 0;
 465         int entry = 0;
 466
 467         for (; mdp->cur_tx - mdp->dirty_tx > 0; mdp->dirty_tx++) {
 468                 entry = mdp->dirty_tx % TX_RING_SIZE;
 469                 txdesc = &mdp->tx_ring[entry];
 470                 if (txdesc->status & cpu_to_edmac(mdp, TD_TACT))
 471                         break;
 472                 /* Free the original skb. */
 473                 if (mdp->tx_skbuff[entry]) {
 474                         dev_kfree_skb_irq(mdp->tx_skbuff[entry]);
 475                         mdp->tx_skbuff[entry] = NULL;
 476                         freeNum++;
 477                 }
 478                 txdesc->status = cpu_to_edmac(mdp, TD_TFP);
 479                 if (entry >= TX_RING_SIZE - 1)
 480                         txdesc->status |= cpu_to_edmac(mdp, TD_TDLE);
 481
 482                 mdp->stats.tx_packets++;
 483                 mdp->stats.tx_bytes += txdesc->buffer_length;
 484         }
 485         return freeNum;
 486 }
 487
 488 /* Packet receive function */
 489 static int sh_eth_rx(struct net_device *ndev)
 490 {
 491         struct sh_eth_private *mdp = netdev_priv(ndev);
 492         struct sh_eth_rxdesc *rxdesc;
 493
 494         int entry = mdp->cur_rx % RX_RING_SIZE;
 495         int boguscnt = (mdp->dirty_rx + RX_RING_SIZE) - mdp->cur_rx;
 496         struct sk_buff *skb;
 497         u16 pkt_len = 0;
 498         u32 desc_status, reserve = 0;
 499
 500         rxdesc = &mdp->rx_ring[entry];
 501         while (!(rxdesc->status & cpu_to_edmac(mdp, RD_RACT))) {
 502                 desc_status = edmac_to_cpu(mdp, rxdesc->status);
 503                 pkt_len = rxdesc->frame_length;
 504
 505                 if (--boguscnt < 0)
 506                         break;
 507
 508                 if (!(desc_status & RDFEND))
 509                         mdp->stats.rx_length_errors++;
 510
 511                 if (desc_status & (RD_RFS1 | RD_RFS2 | RD_RFS3 | RD_RFS4 |
 512                                    RD_RFS5 | RD_RFS6 | RD_RFS10)) {
 513                         mdp->stats.rx_errors++;
 514                         if (desc_status & RD_RFS1)
 515                                 mdp->stats.rx_crc_errors++;
 516                         if (desc_status & RD_RFS2)
 517                                 mdp->stats.rx_frame_errors++;
 518                         if (desc_status & RD_RFS3)
 519                                 mdp->stats.rx_length_errors++;
 520                         if (desc_status & RD_RFS4)
 521                                 mdp->stats.rx_length_errors++;
 522                         if (desc_status & RD_RFS6)
 523                                 mdp->stats.rx_missed_errors++;
 524                         if (desc_status & RD_RFS10)
 525                                 mdp->stats.rx_over_errors++;
 526                 } else {
 527                         swaps(phys_to_virt(ALIGN(rxdesc->addr, 4)),
 528                                 pkt_len + 2);
 529                         skb = mdp->rx_skbuff[entry];
 530                         mdp->rx_skbuff[entry] = NULL;
 531                         skb_put(skb, pkt_len);
 532                         skb->protocol = eth_type_trans(skb, ndev);
 533                         netif_rx(skb);
 534                         mdp->stats.rx_packets++;
 535                         mdp->stats.rx_bytes += pkt_len;
 536                 }
 537                 rxdesc->status |= cpu_to_edmac(mdp, RD_RACT);
 538                 entry = (++mdp->cur_rx) % RX_RING_SIZE;
 539         }
 540
 541         /* Refill the Rx ring buffers. */
 542         for (; mdp->cur_rx - mdp->dirty_rx > 0; mdp->dirty_rx++) {
 543                 entry = mdp->dirty_rx % RX_RING_SIZE;
 544                 rxdesc = &mdp->rx_ring[entry];
 545                 /* The size of the buffer is 16 byte boundary. */
 546                 rxdesc->buffer_length = ALIGN(mdp->rx_buf_sz, 16);
 547
 548                 if (mdp->rx_skbuff[entry] == NULL) {
 549                         skb = dev_alloc_skb(mdp->rx_buf_sz);
 550                         mdp->rx_skbuff[entry] = skb;
 551                         if (skb == NULL)
 552                                 break;  /* Better luck next round. */
 553                         dma_map_single(&ndev->dev, skb->tail, mdp->rx_buf_sz,
 554                                         DMA_FROM_DEVICE);
 555                         skb->dev = ndev;
 556 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 557                         reserve = SH7763_SKB_ALIGN
 558                                 - ((uint32_t)skb->data & (SH7763_SKB_ALIGN-1));
 559                         if (reserve)
 560                                 skb_reserve(skb, reserve);
 561 #else
 562                         skb_reserve(skb, RX_OFFSET);
 563 #endif
 564                         skb->ip_summed = CHECKSUM_NONE;
 565                         rxdesc->addr = virt_to_phys(PTR_ALIGN(skb->data, 4));
 566                 }
 567                 if (entry >= RX_RING_SIZE - 1)
 568                         rxdesc->status |=
 569                                 cpu_to_edmac(mdp, RD_RACT | RD_RFP | RD_RDEL);
 570                 else
 571                         rxdesc->status |=
 572                                 cpu_to_edmac(mdp, RD_RACT | RD_RFP);
 573         }
 574
 575         /* Restart Rx engine if stopped. */
 576         /* If we don't need to check status, don't. -KDU */
 577         if (!(ctrl_inl(ndev->base_addr + EDRRR) & EDRRR_R))
 578                 ctrl_outl(EDRRR_R, ndev->base_addr + EDRRR);
 579
 580         return 0;
 581 }
 582
 583 /* error control function */
 584 static void sh_eth_error(struct net_device *ndev, int intr_status)
 585 {
 586         struct sh_eth_private *mdp = netdev_priv(ndev);
 587         u32 ioaddr = ndev->base_addr;
 588         u32 felic_stat;
 589
 590         if (intr_status & EESR_ECI) {
 591                 felic_stat = ctrl_inl(ioaddr + ECSR);
 592                 ctrl_outl(felic_stat, ioaddr + ECSR);   /* clear int */
 593                 if (felic_stat & ECSR_ICD)
 594                         mdp->stats.tx_carrier_errors++;
 595                 if (felic_stat & ECSR_LCHNG) {
 596                         /* Link Changed */
 597                         u32 link_stat = (ctrl_inl(ioaddr + PSR));
 598                         if (!(link_stat & PHY_ST_LINK)) {
 599                                 /* Link Down : disable tx and rx */
 600                                 ctrl_outl(ctrl_inl(ioaddr + ECMR) &
 601                                           ~(ECMR_RE | ECMR_TE), ioaddr + ECMR);
 602                         } else {
 603                                 /* Link Up */
 604                                 ctrl_outl(ctrl_inl(ioaddr + EESIPR) &
 605                                           ~DMAC_M_ECI, ioaddr + EESIPR);
 606                                 /*clear int */
 607                                 ctrl_outl(ctrl_inl(ioaddr + ECSR),
 608                                           ioaddr + ECSR);
 609                                 ctrl_outl(ctrl_inl(ioaddr + EESIPR) |
 610                                           DMAC_M_ECI, ioaddr + EESIPR);
 611                                 /* enable tx and rx */
 612                                 ctrl_outl(ctrl_inl(ioaddr + ECMR) |
 613                                           (ECMR_RE | ECMR_TE), ioaddr + ECMR);
 614                         }
 615                 }
 616         }
 617
 618         if (intr_status & EESR_TWB) {
 619                 /* Write buck end. unused write back interrupt */
 620                 if (intr_status & EESR_TABT)    /* Transmit Abort int */
 621                         mdp->stats.tx_aborted_errors++;
 622         }
 623
 624         if (intr_status & EESR_RABT) {
 625                 /* Receive Abort int */
 626                 if (intr_status & EESR_RFRMER) {
 627                         /* Receive Frame Overflow int */
 628                         mdp->stats.rx_frame_errors++;
 629                         printk(KERN_ERR "Receive Frame Overflow\n");
 630                 }
 631         }
 632 #if !defined(CONFIG_CPU_SUBTYPE_SH7763)
 633         if (intr_status & EESR_ADE) {
 634                 if (intr_status & EESR_TDE) {
 635                         if (intr_status & EESR_TFE)
 636                                 mdp->stats.tx_fifo_errors++;
 637                 }
 638         }
 639 #endif
 640
 641         if (intr_status & EESR_RDE) {
 642                 /* Receive Descriptor Empty int */
 643                 mdp->stats.rx_over_errors++;
 644
 645                 if (ctrl_inl(ioaddr + EDRRR) ^ EDRRR_R)
 646                         ctrl_outl(EDRRR_R, ioaddr + EDRRR);
 647                 printk(KERN_ERR "Receive Descriptor Empty\n");
 648         }
 649         if (intr_status & EESR_RFE) {
 650                 /* Receive FIFO Overflow int */
 651                 mdp->stats.rx_fifo_errors++;
 652                 printk(KERN_ERR "Receive FIFO Overflow\n");
 653         }
 654         if (intr_status & (EESR_TWB | EESR_TABT |
 655 #if !defined(CONFIG_CPU_SUBTYPE_SH7763)
 656                         EESR_ADE |
 657 #endif
 658                         EESR_TDE | EESR_TFE)) {
 659                 /* Tx error */
 660                 u32 edtrr = ctrl_inl(ndev->base_addr + EDTRR);
 661                 /* dmesg */
 662                 printk(KERN_ERR "%s:TX error. status=%8.8x cur_tx=%8.8x ",
 663                                 ndev->name, intr_status, mdp->cur_tx);
 664                 printk(KERN_ERR "dirty_tx=%8.8x state=%8.8x EDTRR=%8.8x.\n",
 665                                 mdp->dirty_tx, (u32) ndev->state, edtrr);
 666                 /* dirty buffer free */
 667                 sh_eth_txfree(ndev);
 668
 669                 /* SH7712 BUG */
 670                 if (edtrr ^ EDTRR_TRNS) {
 671                         /* tx dma start */
 672                         ctrl_outl(EDTRR_TRNS, ndev->base_addr + EDTRR);
 673                 }
 674                 /* wakeup */
 675                 netif_wake_queue(ndev);
 676         }
 677 }
 678
 679 static irqreturn_t sh_eth_interrupt(int irq, void *netdev)
 680 {
 681         struct net_device *ndev = netdev;
 682         struct sh_eth_private *mdp = netdev_priv(ndev);
 683         irqreturn_t ret = IRQ_NONE;
 684         u32 ioaddr, boguscnt = RX_RING_SIZE;
 685         u32 intr_status = 0;
 686
 687         ioaddr = ndev->base_addr;
 688         spin_lock(&mdp->lock);
 689
 690         /* Get interrpt stat */
 691         intr_status = ctrl_inl(ioaddr + EESR);
 692         /* Clear interrupt */
 693         if (intr_status & (EESR_FRC | EESR_RMAF | EESR_RRF |
 694                         EESR_RTLF | EESR_RTSF | EESR_PRE | EESR_CERF |
 695                         TX_CHECK | EESR_ERR_CHECK)) {
 696                 ctrl_outl(intr_status, ioaddr + EESR);
 697                 ret = IRQ_HANDLED;
 698         } else
 699                 goto other_irq;
 700
 701         if (intr_status & (EESR_FRC | /* Frame recv*/
 702                         EESR_RMAF | /* Multi cast address recv*/
 703                         EESR_RRF  | /* Bit frame recv */
 704                         EESR_RTLF | /* Long frame recv*/
 705                         EESR_RTSF | /* short frame recv */
 706                         EESR_PRE  | /* PHY-LSI recv error */
 707                         EESR_CERF)){ /* recv frame CRC error */
 708                 sh_eth_rx(ndev);
 709         }
 710
 711         /* Tx Check */
 712         if (intr_status & TX_CHECK) {
 713                 sh_eth_txfree(ndev);
 714                 netif_wake_queue(ndev);
 715         }
 716
 717         if (intr_status & EESR_ERR_CHECK)
 718                 sh_eth_error(ndev, intr_status);
 719
 720         if (--boguscnt < 0) {
 721                 printk(KERN_WARNING
 722                        "%s: Too much work at interrupt, status=0x%4.4x.\n",
 723                        ndev->name, intr_status);
 724         }
 725
 726 other_irq:
 727         spin_unlock(&mdp->lock);
 728
 729         return ret;
 730 }
 731
 732 static void sh_eth_timer(unsigned long data)
 733 {
 734         struct net_device *ndev = (struct net_device *)data;
 735         struct sh_eth_private *mdp = netdev_priv(ndev);
 736
 737         mod_timer(&mdp->timer, jiffies + (10 * HZ));
 738 }
 739
 740 /* PHY state control function */
 741 static void sh_eth_adjust_link(struct net_device *ndev)
 742 {
 743         struct sh_eth_private *mdp = netdev_priv(ndev);
 744         struct phy_device *phydev = mdp->phydev;
 745         u32 ioaddr = ndev->base_addr;
 746         int new_state = 0;
 747
 748         if (phydev->link != PHY_DOWN) {
 749                 if (phydev->duplex != mdp->duplex) {
 750                         new_state = 1;
 751                         mdp->duplex = phydev->duplex;
 752 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 753                         if (mdp->duplex) { /*  FULL */
 754                                 ctrl_outl(ctrl_inl(ioaddr + ECMR) | ECMR_DM,
 755                                                 ioaddr + ECMR);
 756                         } else {        /* Half */
 757                                 ctrl_outl(ctrl_inl(ioaddr + ECMR) & ~ECMR_DM,
 758                                                 ioaddr + ECMR);
 759                         }
 760 #endif
 761                 }
 762
 763                 if (phydev->speed != mdp->speed) {
 764                         new_state = 1;
 765                         mdp->speed = phydev->speed;
 766 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
 767                         switch (mdp->speed) {
 768                         case 10: /* 10BASE */
 769                                 ctrl_outl(GECMR_10, ioaddr + GECMR); break;
 770                         case 100:/* 100BASE */
 771                                 ctrl_outl(GECMR_100, ioaddr + GECMR); break;
 772                         case 1000: /* 1000BASE */
 773                                 ctrl_outl(GECMR_1000, ioaddr + GECMR); break;
 774                         default:
 775                                 break;
 776                         }
 777 #endif
 778                 }
 779                 if (mdp->link == PHY_DOWN) {
 780                         ctrl_outl((ctrl_inl(ioaddr + ECMR) & ~ECMR_TXF)
 781                                         | ECMR_DM, ioaddr + ECMR);
 782                         new_state = 1;
 783                         mdp->link = phydev->link;
 784                 }
 785         } else if (mdp->link) {
 786                 new_state = 1;
 787                 mdp->link = PHY_DOWN;
 788                 mdp->speed = 0;
 789                 mdp->duplex = -1;
 790         }
 791
 792         if (new_state)
 793                 phy_print_status(phydev);
 794 }
 795
 796 /* PHY init function */
 797 static int sh_eth_phy_init(struct net_device *ndev)
 798 {
 799         struct sh_eth_private *mdp = netdev_priv(ndev);
 800         char phy_id[BUS_ID_SIZE];
 801         struct phy_device *phydev = NULL;
 802
 803         snprintf(phy_id, sizeof(phy_id), PHY_ID_FMT,
 804                 mdp->mii_bus->id , mdp->phy_id);
 805
 806         mdp->link = PHY_DOWN;
 807         mdp->speed = 0;
 808         mdp->duplex = -1;
 809
 810         /* Try connect to PHY */
 811         phydev = phy_connect(ndev, phy_id, &sh_eth_adjust_link,
 812                                 0, PHY_INTERFACE_MODE_MII);
 813         if (IS_ERR(phydev)) {
 814                 dev_err(&ndev->dev, "phy_connect failed\n");
 815                 return PTR_ERR(phydev);
 816         }
 817         dev_info(&ndev->dev, "attached phy %i to driver %s\n",
 818         phydev->addr, phydev->drv->name);
 819
 820         mdp->phydev = phydev;
 821
 822         return 0;
 823 }
 824
 825 /* PHY control start function */
 826 static int sh_eth_phy_start(struct net_device *ndev)
 827 {
 828         struct sh_eth_private *mdp = netdev_priv(ndev);
 829         int ret;
 830
 831         ret = sh_eth_phy_init(ndev);
 832         if (ret)
 833                 return ret;
 834
 835         /* reset phy - this also wakes it from PDOWN */
 836         phy_write(mdp->phydev, MII_BMCR, BMCR_RESET);
 837         phy_start(mdp->phydev);
 838
 839         return 0;
 840 }
 841
 842 /* network device open function */
 843 static int sh_eth_open(struct net_device *ndev)
 844 {
 845         int ret = 0;
 846         struct sh_eth_private *mdp = netdev_priv(ndev);
 847
 848         ret = request_irq(ndev->irq, &sh_eth_interrupt,
 849 #if defined(CONFIG_CPU_SUBTYPE_SH7763) || defined(CONFIG_CPU_SUBTYPE_SH7764)
 850                                 IRQF_SHARED,
 851 #else
 852                                 0,
 853 #endif
 854                                 ndev->name, ndev);
 855         if (ret) {
 856                 printk(KERN_ERR "Can not assign IRQ number to %s\n", CARDNAME);
 857                 return ret;
 858         }
 859
 860         /* Descriptor set */
 861         ret = sh_eth_ring_init(ndev);
 862         if (ret)
 863                 goto out_free_irq;
 864
 865         /* device init */
 866         ret = sh_eth_dev_init(ndev);
 867         if (ret)
 868                 goto out_free_irq;
 869
 870         /* PHY control start*/
 871         ret = sh_eth_phy_start(ndev);
 872         if (ret)
 873                 goto out_free_irq;
 874
 875         /* Set the timer to check for link beat. */
 876         init_timer(&mdp->timer);
 877         mdp->timer.expires = (jiffies + (24 * HZ)) / 10;/* 2.4 sec. */
 878         setup_timer(&mdp->timer, sh_eth_timer, (unsigned long)ndev);
 879
 880         return ret;
 881
 882 out_free_irq:
 883         free_irq(ndev->irq, ndev);
 884         return ret;
 885 }
 886
 887 /* Timeout function */
 888 static void sh_eth_tx_timeout(struct net_device *ndev)
 889 {
 890         struct sh_eth_private *mdp = netdev_priv(ndev);
 891         u32 ioaddr = ndev->base_addr;
 892         struct sh_eth_rxdesc *rxdesc;
 893         int i;
 894
 895         netif_stop_queue(ndev);
 896
 897         /* worning message out. */
 898         printk(KERN_WARNING "%s: transmit timed out, status %8.8x,"
 899                " resetting...\n", ndev->name, (int)ctrl_inl(ioaddr + EESR));
 900
 901         /* tx_errors count up */
 902         mdp->stats.tx_errors++;
 903
 904         /* timer off */
 905         del_timer_sync(&mdp->timer);
 906
 907         /* Free all the skbuffs in the Rx queue. */
 908         for (i = 0; i < RX_RING_SIZE; i++) {
 909                 rxdesc = &mdp->rx_ring[i];
 910                 rxdesc->status = 0;
 911                 rxdesc->addr = 0xBADF00D0;
 912                 if (mdp->rx_skbuff[i])
 913                         dev_kfree_skb(mdp->rx_skbuff[i]);
 914                 mdp->rx_skbuff[i] = NULL;
 915         }
 916         for (i = 0; i < TX_RING_SIZE; i++) {
 917                 if (mdp->tx_skbuff[i])
 918                         dev_kfree_skb(mdp->tx_skbuff[i]);
 919                 mdp->tx_skbuff[i] = NULL;
 920         }
 921
 922         /* device init */
 923         sh_eth_dev_init(ndev);
 924
 925         /* timer on */
 926         mdp->timer.expires = (jiffies + (24 * HZ)) / 10;/* 2.4 sec. */
 927         add_timer(&mdp->timer);
 928 }
 929
 930 /* Packet transmit function */
 931 static int sh_eth_start_xmit(struct sk_buff *skb, struct net_device *ndev)
 932 {
 933         struct sh_eth_private *mdp = netdev_priv(ndev);
 934         struct sh_eth_txdesc *txdesc;
 935         u32 entry;
 936         unsigned long flags;
 937
 938         spin_lock_irqsave(&mdp->lock, flags);
 939         if ((mdp->cur_tx - mdp->dirty_tx) >= (TX_RING_SIZE - 4)) {
 940                 if (!sh_eth_txfree(ndev)) {
 941                         netif_stop_queue(ndev);
 942                         spin_unlock_irqrestore(&mdp->lock, flags);
 943                         return 1;
 944                 }
 945         }
 946         spin_unlock_irqrestore(&mdp->lock, flags);
 947
 948         entry = mdp->cur_tx % TX_RING_SIZE;
 949         mdp->tx_skbuff[entry] = skb;
 950         txdesc = &mdp->tx_ring[entry];
 951         txdesc->addr = virt_to_phys(skb->data);
 952         /* soft swap. */
 953         swaps(phys_to_virt(ALIGN(txdesc->addr, 4)), skb->len + 2);
 954         /* write back */
 955         __flush_purge_region(skb->data, skb->len);
 956         if (skb->len < ETHERSMALL)
 957                 txdesc->buffer_length = ETHERSMALL;
 958         else
 959                 txdesc->buffer_length = skb->len;
 960
 961         if (entry >= TX_RING_SIZE - 1)
 962                 txdesc->status |= cpu_to_edmac(mdp, TD_TACT | TD_TDLE);
 963         else
 964                 txdesc->status |= cpu_to_edmac(mdp, TD_TACT);
 965
 966         mdp->cur_tx++;
 967
 968         if (!(ctrl_inl(ndev->base_addr + EDTRR) & EDTRR_TRNS))
 969                 ctrl_outl(EDTRR_TRNS, ndev->base_addr + EDTRR);
 970
 971         ndev->trans_start = jiffies;
 972
 973         return 0;
 974 }
 975
 976 /* device close function */
 977 static int sh_eth_close(struct net_device *ndev)
 978 {
 979         struct sh_eth_private *mdp = netdev_priv(ndev);
 980         u32 ioaddr = ndev->base_addr;
 981         int ringsize;
 982
 983         netif_stop_queue(ndev);
 984
 985         /* Disable interrupts by clearing the interrupt mask. */
 986         ctrl_outl(0x0000, ioaddr + EESIPR);
 987
 988         /* Stop the chip's Tx and Rx processes. */
 989         ctrl_outl(0, ioaddr + EDTRR);
 990         ctrl_outl(0, ioaddr + EDRRR);
 991
 992         /* PHY Disconnect */
 993         if (mdp->phydev) {
 994                 phy_stop(mdp->phydev);
 995                 phy_disconnect(mdp->phydev);
 996         }
 997
 998         free_irq(ndev->irq, ndev);
 999
1000         del_timer_sync(&mdp->timer);
1001
1002         /* Free all the skbuffs in the Rx queue. */
1003         sh_eth_ring_free(ndev);
1004
1005         /* free DMA buffer */
1006         ringsize = sizeof(struct sh_eth_rxdesc) * RX_RING_SIZE;
1007         dma_free_coherent(NULL, ringsize, mdp->rx_ring, mdp->rx_desc_dma);
1008
1009         /* free DMA buffer */
1010         ringsize = sizeof(struct sh_eth_txdesc) * TX_RING_SIZE;
1011         dma_free_coherent(NULL, ringsize, mdp->tx_ring, mdp->tx_desc_dma);
1012
1013         return 0;
1014 }
1015
1016 static struct net_device_stats *sh_eth_get_stats(struct net_device *ndev)
1017 {
1018         struct sh_eth_private *mdp = netdev_priv(ndev);
1019         u32 ioaddr = ndev->base_addr;
1020
1021         mdp->stats.tx_dropped += ctrl_inl(ioaddr + TROCR);
1022         ctrl_outl(0, ioaddr + TROCR);   /* (write clear) */
1023         mdp->stats.collisions += ctrl_inl(ioaddr + CDCR);
1024         ctrl_outl(0, ioaddr + CDCR);    /* (write clear) */
1025         mdp->stats.tx_carrier_errors += ctrl_inl(ioaddr + LCCR);
1026         ctrl_outl(0, ioaddr + LCCR);    /* (write clear) */
1027 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
1028         mdp->stats.tx_carrier_errors += ctrl_inl(ioaddr + CERCR);/* CERCR */
1029         ctrl_outl(0, ioaddr + CERCR);   /* (write clear) */
1030         mdp->stats.tx_carrier_errors += ctrl_inl(ioaddr + CEECR);/* CEECR */
1031         ctrl_outl(0, ioaddr + CEECR);   /* (write clear) */
1032 #else
1033         mdp->stats.tx_carrier_errors += ctrl_inl(ioaddr + CNDCR);
1034         ctrl_outl(0, ioaddr + CNDCR);   /* (write clear) */
1035 #endif
1036         return &mdp->stats;
1037 }
1038
1039 /* ioctl to device funciotn*/
1040 static int sh_eth_do_ioctl(struct net_device *ndev, struct ifreq *rq,
1041                                 int cmd)
1042 {
1043         struct sh_eth_private *mdp = netdev_priv(ndev);
1044         struct phy_device *phydev = mdp->phydev;
1045
1046         if (!netif_running(ndev))
1047                 return -EINVAL;
1048
1049         if (!phydev)
1050                 return -ENODEV;
1051
1052         return phy_mii_ioctl(phydev, if_mii(rq), cmd);
1053 }
1054
1055
1056 /* Multicast reception directions set */
1057 static void sh_eth_set_multicast_list(struct net_device *ndev)
1058 {
1059         u32 ioaddr = ndev->base_addr;
1060
1061         if (ndev->flags & IFF_PROMISC) {
1062                 /* Set promiscuous. */
1063                 ctrl_outl((ctrl_inl(ioaddr + ECMR) & ~ECMR_MCT) | ECMR_PRM,
1064                           ioaddr + ECMR);
1065         } else {
1066                 /* Normal, unicast/broadcast-only mode. */
1067                 ctrl_outl((ctrl_inl(ioaddr + ECMR) & ~ECMR_PRM) | ECMR_MCT,
1068                           ioaddr + ECMR);
1069         }
1070 }
1071
1072 /* SuperH's TSU register init function */
1073 static void sh_eth_tsu_init(u32 ioaddr)
1074 {
1075         ctrl_outl(0, ioaddr + TSU_FWEN0);       /* Disable forward(0->1) */
1076         ctrl_outl(0, ioaddr + TSU_FWEN1);       /* Disable forward(1->0) */
1077         ctrl_outl(0, ioaddr + TSU_FCM); /* forward fifo 3k-3k */
1078         ctrl_outl(0xc, ioaddr + TSU_BSYSL0);
1079         ctrl_outl(0xc, ioaddr + TSU_BSYSL1);
1080         ctrl_outl(0, ioaddr + TSU_PRISL0);
1081         ctrl_outl(0, ioaddr + TSU_PRISL1);
1082         ctrl_outl(0, ioaddr + TSU_FWSL0);
1083         ctrl_outl(0, ioaddr + TSU_FWSL1);
1084         ctrl_outl(TSU_FWSLC_POSTENU | TSU_FWSLC_POSTENL, ioaddr + TSU_FWSLC);
1085 #if defined(CONFIG_CPU_SUBTYPE_SH7763)
1086         ctrl_outl(0, ioaddr + TSU_QTAG0);       /* Disable QTAG(0->1) */
1087         ctrl_outl(0, ioaddr + TSU_QTAG1);       /* Disable QTAG(1->0) */
1088 #else
1089         ctrl_outl(0, ioaddr + TSU_QTAGM0);      /* Disable QTAG(0->1) */
1090         ctrl_outl(0, ioaddr + TSU_QTAGM1);      /* Disable QTAG(1->0) */
1091 #endif
1092         ctrl_outl(0, ioaddr + TSU_FWSR);        /* all interrupt status clear */
1093         ctrl_outl(0, ioaddr + TSU_FWINMK);      /* Disable all interrupt */
1094         ctrl_outl(0, ioaddr + TSU_TEN); /* Disable all CAM entry */
1095         ctrl_outl(0, ioaddr + TSU_POST1);       /* Disable CAM entry [ 0- 7] */
1096         ctrl_outl(0, ioaddr + TSU_POST2);       /* Disable CAM entry [ 8-15] */
1097         ctrl_outl(0, ioaddr + TSU_POST3);       /* Disable CAM entry [16-23] */
1098         ctrl_outl(0, ioaddr + TSU_POST4);       /* Disable CAM entry [24-31] */
1099 }
1100
1101 /* MDIO bus release function */
1102 static int sh_mdio_release(struct net_device *ndev)
1103 {
1104         struct mii_bus *bus = dev_get_drvdata(&ndev->dev);
1105
1106         /* unregister mdio bus */
1107         mdiobus_unregister(bus);
1108
1109         /* remove mdio bus info from net_device */
1110         dev_set_drvdata(&ndev->dev, NULL);
1111
1112         /* free bitbang info */
1113         free_mdio_bitbang(bus);
1114
1115         return 0;
1116 }
1117
1118 /* MDIO bus init function */
1119 static int sh_mdio_init(struct net_device *ndev, int id)
1120 {
1121         int ret, i;
1122         struct bb_info *bitbang;
1123         struct sh_eth_private *mdp = netdev_priv(ndev);
1124
1125         /* create bit control struct for PHY */
1126         bitbang = kzalloc(sizeof(struct bb_info), GFP_KERNEL);
1127         if (!bitbang) {
1128                 ret = -ENOMEM;
1129                 goto out;
1130         }
1131
1132         /* bitbang init */
1133         bitbang->addr = ndev->base_addr + PIR;
1134         bitbang->mdi_msk = 0x08;
1135         bitbang->mdo_msk = 0x04;
1136         bitbang->mmd_msk = 0x02;/* MMD */
1137         bitbang->mdc_msk = 0x01;
1138         bitbang->ctrl.ops = &bb_ops;
1139
1140         /* MII contorller setting */
1141         mdp->mii_bus = alloc_mdio_bitbang(&bitbang->ctrl);
1142         if (!mdp->mii_bus) {
1143                 ret = -ENOMEM;
1144                 goto out_free_bitbang;
1145         }
1146
1147         /* Hook up MII support for ethtool */
1148         mdp->mii_bus->name = "sh_mii";
1149         mdp->mii_bus->parent = &ndev->dev;
1150         snprintf(mdp->mii_bus->id, MII_BUS_ID_SIZE, "%x", id);
1151
1152         /* PHY IRQ */
1153         mdp->mii_bus->irq = kmalloc(sizeof(int)*PHY_MAX_ADDR, GFP_KERNEL);
1154         if (!mdp->mii_bus->irq) {
1155                 ret = -ENOMEM;
1156                 goto out_free_bus;
1157         }
1158
1159         for (i = 0; i < PHY_MAX_ADDR; i++)
1160                 mdp->mii_bus->irq[i] = PHY_POLL;
1161
1162         /* regist mdio bus */
1163         ret = mdiobus_register(mdp->mii_bus);
1164         if (ret)
1165                 goto out_free_irq;
1166
1167         dev_set_drvdata(&ndev->dev, mdp->mii_bus);
1168
1169         return 0;
1170
1171 out_free_irq:
1172         kfree(mdp->mii_bus->irq);
1173
1174 out_free_bus:
1175         free_mdio_bitbang(mdp->mii_bus);
1176
1177 out_free_bitbang:
1178         kfree(bitbang);
1179
1180 out:
1181         return ret;
1182 }
1183
1184 static const struct net_device_ops sh_eth_netdev_ops = {
1185         .ndo_open               = sh_eth_open,
1186         .ndo_stop               = sh_eth_close,
1187         .ndo_start_xmit         = sh_eth_start_xmit,
1188         .ndo_get_stats          = sh_eth_get_stats,
1189         .ndo_set_multicast_list = sh_eth_set_multicast_list,
1190         .ndo_tx_timeout         = sh_eth_tx_timeout,
1191         .ndo_do_ioctl           = sh_eth_do_ioctl,
1192         .ndo_validate_addr      = eth_validate_addr,
1193         .ndo_set_mac_address    = eth_mac_addr,
1194         .ndo_change_mtu         = eth_change_mtu,
1195 };
1196
1197 static int sh_eth_drv_probe(struct platform_device *pdev)
1198 {
1199         int ret, i, devno = 0;
1200         struct resource *res;
1201         struct net_device *ndev = NULL;
1202         struct sh_eth_private *mdp;
1203         struct sh_eth_plat_data *pd;
1204
1205         /* get base addr */
1206         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1207         if (unlikely(res == NULL)) {
1208                 dev_err(&pdev->dev, "invalid resource\n");
1209                 ret = -EINVAL;
1210                 goto out;
1211         }
1212
1213         ndev = alloc_etherdev(sizeof(struct sh_eth_private));
1214         if (!ndev) {
1215                 printk(KERN_ERR "%s: could not allocate device.\n", CARDNAME);
1216                 ret = -ENOMEM;
1217                 goto out;
1218         }
1219
1220         /* The sh Ether-specific entries in the device structure. */
1221         ndev->base_addr = res->start;
1222         devno = pdev->id;
1223         if (devno < 0)
1224                 devno = 0;
1225
1226         ndev->dma = -1;
1227         ret = platform_get_irq(pdev, 0);
1228         if (ret < 0) {
1229                 ret = -ENODEV;
1230                 goto out_release;
1231         }
1232         ndev->irq = ret;
1233
1234         SET_NETDEV_DEV(ndev, &pdev->dev);
1235
1236         /* Fill in the fields of the device structure with ethernet values. */
1237         ether_setup(ndev);
1238
1239         mdp = netdev_priv(ndev);
1240         spin_lock_init(&mdp->lock);
1241
1242         pd = (struct sh_eth_plat_data *)(pdev->dev.platform_data);
1243         /* get PHY ID */
1244         mdp->phy_id = pd->phy;
1245         /* EDMAC endian */
1246         mdp->edmac_endian = pd->edmac_endian;
1247
1248         /* set function */
1249         ndev->netdev_ops = &sh_eth_netdev_ops;
1250         ndev->watchdog_timeo = TX_TIMEOUT;
1251
1252         mdp->post_rx = POST_RX >> (devno << 1);
1253         mdp->post_fw = POST_FW >> (devno << 1);
1254
1255         /* read and set MAC address */
1256         read_mac_address(ndev);
1257
1258         /* First device only init */
1259         if (!devno) {
1260 #if defined(ARSTR)
1261                 /* reset device */
1262                 ctrl_outl(ARSTR_ARSTR, ARSTR);
1263                 mdelay(1);
1264 #endif
1265
1266 #if defined(SH_TSU_ADDR)
1267                 /* TSU init (Init only)*/
1268                 sh_eth_tsu_init(SH_TSU_ADDR);
1269 #endif
1270         }
1271
1272         /* network device register */
1273         ret = register_netdev(ndev);
1274         if (ret)
1275                 goto out_release;
1276
1277         /* mdio bus init */
1278         ret = sh_mdio_init(ndev, pdev->id);
1279         if (ret)
1280                 goto out_unregister;
1281
1282         /* pritnt device infomation */
1283         printk(KERN_INFO "%s: %s at 0x%x, ",
1284                ndev->name, CARDNAME, (u32) ndev->base_addr);
1285
1286         for (i = 0; i < 5; i++)
1287                 printk("%02X:", ndev->dev_addr[i]);
1288         printk("%02X, IRQ %d.\n", ndev->dev_addr[i], ndev->irq);
1289
1290         platform_set_drvdata(pdev, ndev);
1291
1292         return ret;
1293
1294 out_unregister:
1295         unregister_netdev(ndev);
1296
1297 out_release:
1298         /* net_dev free */
1299         if (ndev)
1300                 free_netdev(ndev);
1301
1302 out:
1303         return ret;
1304 }
1305
1306 static int sh_eth_drv_remove(struct platform_device *pdev)
1307 {
1308         struct net_device *ndev = platform_get_drvdata(pdev);
1309
1310         sh_mdio_release(ndev);
1311         unregister_netdev(ndev);
1312         flush_scheduled_work();
1313
1314         free_netdev(ndev);
1315         platform_set_drvdata(pdev, NULL);
1316
1317         return 0;
1318 }
1319
1320 static struct platform_driver sh_eth_driver = {
1321         .probe = sh_eth_drv_probe,
1322         .remove = sh_eth_drv_remove,
1323         .driver = {
1324                    .name = CARDNAME,
1325         },
1326 };
1327
1328 static int __init sh_eth_init(void)
1329 {
1330         return platform_driver_register(&sh_eth_driver);
1331 }
1332
1333 static void __exit sh_eth_cleanup(void)
1334 {
1335         platform_driver_unregister(&sh_eth_driver);
1336 }
1337
1338 module_init(sh_eth_init);
1339 module_exit(sh_eth_cleanup);
1340
1341 MODULE_AUTHOR("Nobuhiro Iwamatsu, Yoshihiro Shimoda");
1342 MODULE_DESCRIPTION("Renesas SuperH Ethernet driver");
1343 MODULE_LICENSE("GPL v2");