Merge branch 'x86-stage-3-for-linus' of git://git.kernel.org/pub/scm/linux/kernel...
[linux-2.6] / drivers / media / video / cx18 / cx18-av-firmware.c
1 /*
2  *  cx18 ADEC firmware functions
3  *
4  *  Copyright (C) 2007  Hans Verkuil <hverkuil@xs4all.nl>
5  *  Copyright (C) 2008  Andy Walls <awalls@radix.net>
6  *
7  *  This program is free software; you can redistribute it and/or
8  *  modify it under the terms of the GNU General Public License
9  *  as published by the Free Software Foundation; either version 2
10  *  of the License, or (at your option) any later version.
11  *
12  *  This program is distributed in the hope that it will be useful,
13  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
14  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  *  GNU General Public License for more details.
16  *
17  *  You should have received a copy of the GNU General Public License
18  *  along with this program; if not, write to the Free Software
19  *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
20  *  02110-1301, USA.
21  */
22
23 #include "cx18-driver.h"
24 #include "cx18-io.h"
25 #include <linux/firmware.h>
26
27 #define CX18_AUDIO_ENABLE 0xc72014
28 #define FWFILE "v4l-cx23418-dig.fw"
29
30 int cx18_av_loadfw(struct cx18 *cx)
31 {
32         struct v4l2_subdev *sd = &cx->av_state.sd;
33         const struct firmware *fw = NULL;
34         u32 size;
35         u32 v;
36         const u8 *ptr;
37         int i;
38         int retries1 = 0;
39
40         if (request_firmware(&fw, FWFILE, &cx->pci_dev->dev) != 0) {
41                 CX18_ERR_DEV(sd, "unable to open firmware %s\n", FWFILE);
42                 return -EINVAL;
43         }
44
45         /* The firmware load often has byte errors, so allow for several
46            retries, both at byte level and at the firmware load level. */
47         while (retries1 < 5) {
48                 cx18_av_write4_expect(cx, CXADEC_CHIP_CTRL, 0x00010000,
49                                           0x00008430, 0xffffffff); /* cx25843 */
50                 cx18_av_write_expect(cx, CXADEC_STD_DET_CTL, 0xf6, 0xf6, 0xff);
51
52                 /* Reset the Mako core, Register is alias of CXADEC_CHIP_CTRL */
53                 cx18_av_write4_expect(cx, 0x8100, 0x00010000,
54                                           0x00008430, 0xffffffff); /* cx25843 */
55
56                 /* Put the 8051 in reset and enable firmware upload */
57                 cx18_av_write4_noretry(cx, CXADEC_DL_CTL, 0x0F000000);
58
59                 ptr = fw->data;
60                 size = fw->size;
61
62                 for (i = 0; i < size; i++) {
63                         u32 dl_control = 0x0F000000 | i | ((u32)ptr[i] << 16);
64                         u32 value = 0;
65                         int retries2;
66                         int unrec_err = 0;
67
68                         for (retries2 = 0; retries2 < CX18_MAX_MMIO_WR_RETRIES;
69                              retries2++) {
70                                 cx18_av_write4_noretry(cx, CXADEC_DL_CTL,
71                                                        dl_control);
72                                 udelay(10);
73                                 value = cx18_av_read4(cx, CXADEC_DL_CTL);
74                                 if (value == dl_control)
75                                         break;
76                                 /* Check if we can correct the byte by changing
77                                    the address.  We can only write the lower
78                                    address byte of the address. */
79                                 if ((value & 0x3F00) != (dl_control & 0x3F00)) {
80                                         unrec_err = 1;
81                                         break;
82                                 }
83                         }
84                         if (unrec_err || retries2 >= CX18_MAX_MMIO_WR_RETRIES)
85                                 break;
86                 }
87                 if (i == size)
88                         break;
89                 retries1++;
90         }
91         if (retries1 >= 5) {
92                 CX18_ERR_DEV(sd, "unable to load firmware %s\n", FWFILE);
93                 release_firmware(fw);
94                 return -EIO;
95         }
96
97         cx18_av_write4_expect(cx, CXADEC_DL_CTL,
98                                 0x13000000 | fw->size, 0x13000000, 0x13000000);
99
100         /* Output to the 416 */
101         cx18_av_and_or4(cx, CXADEC_PIN_CTRL1, ~0, 0x78000);
102
103         /* Audio input control 1 set to Sony mode */
104         /* Audio output input 2 is 0 for slave operation input */
105         /* 0xC4000914[5]: 0 = left sample on WS=0, 1 = left sample on WS=1 */
106         /* 0xC4000914[7]: 0 = Philips mode, 1 = Sony mode (1st SCK rising edge
107            after WS transition for first bit of audio word. */
108         cx18_av_write4(cx, CXADEC_I2S_IN_CTL, 0x000000A0);
109
110         /* Audio output control 1 is set to Sony mode */
111         /* Audio output control 2 is set to 1 for master mode */
112         /* 0xC4000918[5]: 0 = left sample on WS=0, 1 = left sample on WS=1 */
113         /* 0xC4000918[7]: 0 = Philips mode, 1 = Sony mode (1st SCK rising edge
114            after WS transition for first bit of audio word. */
115         /* 0xC4000918[8]: 0 = slave operation, 1 = master (SCK_OUT and WS_OUT
116            are generated) */
117         cx18_av_write4(cx, CXADEC_I2S_OUT_CTL, 0x000001A0);
118
119         /* set alt I2s master clock to /0x16 and enable alt divider i2s
120            passthrough */
121         cx18_av_write4(cx, CXADEC_PIN_CFG3, 0x5600B687);
122
123         cx18_av_write4_expect(cx, CXADEC_STD_DET_CTL, 0x000000F6, 0x000000F6,
124                                                                   0x3F00FFFF);
125         /* CxDevWrReg(CXADEC_STD_DET_CTL, 0x000000FF); */
126
127         /* Set bit 0 in register 0x9CC to signify that this is MiniMe. */
128         /* Register 0x09CC is defined by the Merlin firmware, and doesn't
129            have a name in the spec. */
130         cx18_av_write4(cx, 0x09CC, 1);
131
132         v = cx18_read_reg(cx, CX18_AUDIO_ENABLE);
133         /* If bit 11 is 1, clear bit 10 */
134         if (v & 0x800)
135                 cx18_write_reg_expect(cx, v & 0xFFFFFBFF, CX18_AUDIO_ENABLE,
136                                       0, 0x400);
137
138         /* Enable WW auto audio standard detection */
139         v = cx18_av_read4(cx, CXADEC_STD_DET_CTL);
140         v |= 0xFF;   /* Auto by default */
141         v |= 0x400;  /* Stereo by default */
142         v |= 0x14000000;
143         cx18_av_write4_expect(cx, CXADEC_STD_DET_CTL, v, v, 0x3F00FFFF);
144
145         release_firmware(fw);
146
147         CX18_INFO_DEV(sd, "loaded %s firmware (%d bytes)\n", FWFILE, size);
148         return 0;
149 }