git.oblomov.eu Git - linux-2.6/blob - drivers/parisc/dino.c

   1 /*
   2 **      DINO manager
   3 **
   4 **      (c) Copyright 1999 Red Hat Software
   5 **      (c) Copyright 1999 SuSE GmbH
   6 **      (c) Copyright 1999,2000 Hewlett-Packard Company
   7 **      (c) Copyright 2000 Grant Grundler
   8 **
   9 **      This program is free software; you can redistribute it and/or modify
  10 **      it under the terms of the GNU General Public License as published by
  11 **      the Free Software Foundation; either version 2 of the License, or
  12 **      (at your option) any later version.
  13 **
  14 **      This module provides access to Dino PCI bus (config/IOport spaces)
  15 **      and helps manage Dino IRQ lines.
  16 **
  17 **      Dino interrupt handling is a bit complicated.
  18 **      Dino always writes to the broadcast EIR via irr0 for now.
  19 **      (BIG WARNING: using broadcast EIR is a really bad thing for SMP!)
  20 **      Only one processor interrupt is used for the 11 IRQ line
  21 **      inputs to dino.
  22 **
  23 **      The different between Built-in Dino and Card-Mode
  24 **      dino is in chip initialization and pci device initialization.
  25 **
  26 **      Linux drivers can only use Card-Mode Dino if pci devices I/O port
  27 **      BARs are configured and used by the driver. Programming MMIO address
  28 **      requires substantial knowledge of available Host I/O address ranges
  29 **      is currently not supported.  Port/Config accessor functions are the
  30 **      same. "BIOS" differences are handled within the existing routines.
  31 */
  32
  33 /*      Changes :
  34 **      2001-06-14 : Clement Moyroud (moyroudc@esiee.fr)
  35 **              - added support for the integrated RS232.
  36 */
  37
  38 /*
  39 ** TODO: create a virtual address for each Dino HPA.
  40 **       GSC code might be able to do this since IODC data tells us
  41 **       how many pages are used. PCI subsystem could (must?) do this
  42 **       for PCI drivers devices which implement/use MMIO registers.
  43 */
  44
  45 #include <linux/config.h>
  46 #include <linux/delay.h>
  47 #include <linux/types.h>
  48 #include <linux/kernel.h>
  49 #include <linux/pci.h>
  50 #include <linux/init.h>
  51 #include <linux/ioport.h>
  52 #include <linux/slab.h>
  53 #include <linux/interrupt.h>    /* for struct irqaction */
  54 #include <linux/spinlock.h>     /* for spinlock_t and prototypes */
  55
  56 #include <asm/pdc.h>
  57 #include <asm/page.h>
  58 #include <asm/system.h>
  59 #include <asm/io.h>
  60 #include <asm/hardware.h>
  61
  62 #include "gsc.h"
  63
  64 #undef DINO_DEBUG
  65
  66 #ifdef DINO_DEBUG
  67 #define DBG(x...) printk(x)
  68 #else
  69 #define DBG(x...)
  70 #endif
  71
  72 /*
  73 ** Config accessor functions only pass in the 8-bit bus number
  74 ** and not the 8-bit "PCI Segment" number. Each Dino will be
  75 ** assigned a PCI bus number based on "when" it's discovered.
  76 **
  77 ** The "secondary" bus number is set to this before calling
  78 ** pci_scan_bus(). If any PPB's are present, the scan will
  79 ** discover them and update the "secondary" and "subordinate"
  80 ** fields in Dino's pci_bus structure.
  81 **
  82 ** Changes in the configuration *will* result in a different
  83 ** bus number for each dino.
  84 */
  85
  86 #define is_card_dino(id) ((id)->hw_type == HPHW_A_DMA)
  87
  88 #define DINO_IAR0               0x004
  89 #define DINO_IODC_ADDR          0x008
  90 #define DINO_IODC_DATA_0        0x008
  91 #define DINO_IODC_DATA_1        0x008
  92 #define DINO_IRR0               0x00C
  93 #define DINO_IAR1               0x010
  94 #define DINO_IRR1               0x014
  95 #define DINO_IMR                0x018
  96 #define DINO_IPR                0x01C
  97 #define DINO_TOC_ADDR           0x020
  98 #define DINO_ICR                0x024
  99 #define DINO_ILR                0x028
 100 #define DINO_IO_COMMAND         0x030
 101 #define DINO_IO_STATUS          0x034
 102 #define DINO_IO_CONTROL         0x038
 103 #define DINO_IO_GSC_ERR_RESP    0x040
 104 #define DINO_IO_ERR_INFO        0x044
 105 #define DINO_IO_PCI_ERR_RESP    0x048
 106 #define DINO_IO_FBB_EN          0x05c
 107 #define DINO_IO_ADDR_EN         0x060
 108 #define DINO_PCI_ADDR           0x064
 109 #define DINO_CONFIG_DATA        0x068
 110 #define DINO_IO_DATA            0x06c
 111 #define DINO_MEM_DATA           0x070   /* Dino 3.x only */
 112 #define DINO_GSC2X_CONFIG       0x7b4
 113 #define DINO_GMASK              0x800
 114 #define DINO_PAMR               0x804
 115 #define DINO_PAPR               0x808
 116 #define DINO_DAMODE             0x80c
 117 #define DINO_PCICMD             0x810
 118 #define DINO_PCISTS             0x814
 119 #define DINO_MLTIM              0x81c
 120 #define DINO_BRDG_FEAT          0x820
 121 #define DINO_PCIROR             0x824
 122 #define DINO_PCIWOR             0x828
 123 #define DINO_TLTIM              0x830
 124
 125 #define DINO_IRQS 11            /* bits 0-10 are architected */
 126 #define DINO_IRR_MASK   0x5ff   /* only 10 bits are implemented */
 127
 128 #define DINO_MASK_IRQ(x)        (1<<(x))
 129
 130 #define PCIINTA   0x001
 131 #define PCIINTB   0x002
 132 #define PCIINTC   0x004
 133 #define PCIINTD   0x008
 134 #define PCIINTE   0x010
 135 #define PCIINTF   0x020
 136 #define GSCEXTINT 0x040
 137 /* #define xxx       0x080 - bit 7 is "default" */
 138 /* #define xxx    0x100 - bit 8 not used */
 139 /* #define xxx    0x200 - bit 9 not used */
 140 #define RS232INT  0x400
 141
 142 struct dino_device
 143 {
 144         struct pci_hba_data     hba;    /* 'C' inheritance - must be first */
 145         spinlock_t              dinosaur_pen;
 146         unsigned long           txn_addr; /* EIR addr to generate interrupt */
 147         u32                     txn_data; /* EIR data assign to each dino */
 148         u32                     imr;      /* IRQ's which are enabled */
 149         int                     global_irq[12]; /* map IMR bit to global irq */
 150 #ifdef DINO_DEBUG
 151         unsigned int            dino_irr0; /* save most recent IRQ line stat */
 152 #endif
 153 };
 154
 155 /* Looks nice and keeps the compiler happy */
 156 #define DINO_DEV(d) ((struct dino_device *) d)
 157
 158
 159 /*
 160  * Dino Configuration Space Accessor Functions
 161  */
 162
 163 #define DINO_CFG_TOK(bus,dfn,pos) ((u32) ((bus)<<16 | (dfn)<<8 | (pos)))
 164
 165 /*
 166  * keep the current highest bus count to assist in allocating busses.  This
 167  * tries to keep a global bus count total so that when we discover an
 168  * entirely new bus, it can be given a unique bus number.
 169  */
 170 static int dino_current_bus = 0;
 171
 172 static int dino_cfg_read(struct pci_bus *bus, unsigned int devfn, int where,
 173                 int size, u32 *val)
 174 {
 175         struct dino_device *d = DINO_DEV(parisc_walk_tree(bus->bridge));
 176         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
 177         u32 v = DINO_CFG_TOK(local_bus, devfn, where & ~3);
 178         void __iomem *base_addr = d->hba.base_addr;
 179         unsigned long flags;
 180
 181         DBG("%s: %p, %d, %d, %d\n", __FUNCTION__, base_addr, devfn, where,
 182                                                                         size);
 183         spin_lock_irqsave(&d->dinosaur_pen, flags);
 184
 185         /* tell HW which CFG address */
 186         __raw_writel(v, base_addr + DINO_PCI_ADDR);
 187
 188         /* generate cfg read cycle */
 189         if (size == 1) {
 190                 *val = readb(base_addr + DINO_CONFIG_DATA + (where & 3));
 191         } else if (size == 2) {
 192                 *val = readw(base_addr + DINO_CONFIG_DATA + (where & 2));
 193         } else if (size == 4) {
 194                 *val = readl(base_addr + DINO_CONFIG_DATA);
 195         }
 196
 197         spin_unlock_irqrestore(&d->dinosaur_pen, flags);
 198         return 0;
 199 }
 200
 201 /*
 202  * Dino address stepping "feature":
 203  * When address stepping, Dino attempts to drive the bus one cycle too soon
 204  * even though the type of cycle (config vs. MMIO) might be different.
 205  * The read of Ven/Prod ID is harmless and avoids Dino's address stepping.
 206  */
 207 static int dino_cfg_write(struct pci_bus *bus, unsigned int devfn, int where,
 208         int size, u32 val)
 209 {
 210         struct dino_device *d = DINO_DEV(parisc_walk_tree(bus->bridge));
 211         u32 local_bus = (bus->parent == NULL) ? 0 : bus->secondary;
 212         u32 v = DINO_CFG_TOK(local_bus, devfn, where & ~3);
 213         void __iomem *base_addr = d->hba.base_addr;
 214         unsigned long flags;
 215
 216         DBG("%s: %p, %d, %d, %d\n", __FUNCTION__, base_addr, devfn, where,
 217                                                                         size);
 218         spin_lock_irqsave(&d->dinosaur_pen, flags);
 219
 220         /* avoid address stepping feature */
 221         __raw_writel(v & 0xffffff00, base_addr + DINO_PCI_ADDR);
 222         __raw_readl(base_addr + DINO_CONFIG_DATA);
 223
 224         /* tell HW which CFG address */
 225         __raw_writel(v, base_addr + DINO_PCI_ADDR);
 226         /* generate cfg read cycle */
 227         if (size == 1) {
 228                 writeb(val, base_addr + DINO_CONFIG_DATA + (where & 3));
 229         } else if (size == 2) {
 230                 writew(val, base_addr + DINO_CONFIG_DATA + (where & 2));
 231         } else if (size == 4) {
 232                 writel(val, base_addr + DINO_CONFIG_DATA);
 233         }
 234
 235         spin_unlock_irqrestore(&d->dinosaur_pen, flags);
 236         return 0;
 237 }
 238
 239 static struct pci_ops dino_cfg_ops = {
 240         .read =         dino_cfg_read,
 241         .write =        dino_cfg_write,
 242 };
 243
 244
 245 /*
 246  * Dino "I/O Port" Space Accessor Functions
 247  *
 248  * Many PCI devices don't require use of I/O port space (eg Tulip,
 249  * NCR720) since they export the same registers to both MMIO and
 250  * I/O port space.  Performance is going to stink if drivers use
 251  * I/O port instead of MMIO.
 252  */
 253
 254 #define DINO_PORT_IN(type, size, mask) \
 255 static u##size dino_in##size (struct pci_hba_data *d, u16 addr) \
 256 { \
 257         u##size v; \
 258         unsigned long flags; \
 259         spin_lock_irqsave(&(DINO_DEV(d)->dinosaur_pen), flags); \
 260         /* tell HW which IO Port address */ \
 261         __raw_writel((u32) addr, d->base_addr + DINO_PCI_ADDR); \
 262         /* generate I/O PORT read cycle */ \
 263         v = read##type(d->base_addr+DINO_IO_DATA+(addr&mask)); \
 264         spin_unlock_irqrestore(&(DINO_DEV(d)->dinosaur_pen), flags); \
 265         return v; \
 266 }
 267
 268 DINO_PORT_IN(b,  8, 3)
 269 DINO_PORT_IN(w, 16, 2)
 270 DINO_PORT_IN(l, 32, 0)
 271
 272 #define DINO_PORT_OUT(type, size, mask) \
 273 static void dino_out##size (struct pci_hba_data *d, u16 addr, u##size val) \
 274 { \
 275         unsigned long flags; \
 276         spin_lock_irqsave(&(DINO_DEV(d)->dinosaur_pen), flags); \
 277         /* tell HW which IO port address */ \
 278         __raw_writel((u32) addr, d->base_addr + DINO_PCI_ADDR); \
 279         /* generate cfg write cycle */ \
 280         write##type(val, d->base_addr+DINO_IO_DATA+(addr&mask)); \
 281         spin_unlock_irqrestore(&(DINO_DEV(d)->dinosaur_pen), flags); \
 282 }
 283
 284 DINO_PORT_OUT(b,  8, 3)
 285 DINO_PORT_OUT(w, 16, 2)
 286 DINO_PORT_OUT(l, 32, 0)
 287
 288 struct pci_port_ops dino_port_ops = {
 289         .inb    = dino_in8,
 290         .inw    = dino_in16,
 291         .inl    = dino_in32,
 292         .outb   = dino_out8,
 293         .outw   = dino_out16,
 294         .outl   = dino_out32
 295 };
 296
 297 static void dino_disable_irq(unsigned int irq)
 298 {
 299         struct dino_device *dino_dev = irq_desc[irq].handler_data;
 300         int local_irq = gsc_find_local_irq(irq, dino_dev->global_irq, irq);
 301
 302         DBG(KERN_WARNING "%s(0x%p, %d)\n", __FUNCTION__, dino_dev, irq);
 303
 304         /* Clear the matching bit in the IMR register */
 305         dino_dev->imr &= ~(DINO_MASK_IRQ(local_irq));
 306         __raw_writel(dino_dev->imr, dino_dev->hba.base_addr+DINO_IMR);
 307 }
 308
 309 static void dino_enable_irq(unsigned int irq)
 310 {
 311         struct dino_device *dino_dev = irq_desc[irq].handler_data;
 312         int local_irq = gsc_find_local_irq(irq, dino_dev->global_irq, irq);
 313         u32 tmp;
 314
 315         DBG(KERN_WARNING "%s(0x%p, %d)\n", __FUNCTION__, dino_dev, irq);
 316
 317         /*
 318         ** clear pending IRQ bits
 319         **
 320         ** This does NOT change ILR state!
 321         ** See comment below for ILR usage.
 322         */
 323         __raw_readl(dino_dev->hba.base_addr+DINO_IPR);
 324
 325         /* set the matching bit in the IMR register */
 326         dino_dev->imr |= DINO_MASK_IRQ(local_irq);      /* used in dino_isr() */
 327         __raw_writel( dino_dev->imr, dino_dev->hba.base_addr+DINO_IMR);
 328
 329         /* Emulate "Level Triggered" Interrupt
 330         ** Basically, a driver is blowing it if the IRQ line is asserted
 331         ** while the IRQ is disabled.  But tulip.c seems to do that....
 332         ** Give 'em a kluge award and a nice round of applause!
 333         **
 334         ** The gsc_write will generate an interrupt which invokes dino_isr().
 335         ** dino_isr() will read IPR and find nothing. But then catch this
 336         ** when it also checks ILR.
 337         */
 338         tmp = __raw_readl(dino_dev->hba.base_addr+DINO_ILR);
 339         if (tmp & DINO_MASK_IRQ(local_irq)) {
 340                 DBG(KERN_WARNING "%s(): IRQ asserted! (ILR 0x%x)\n",
 341                                 __FUNCTION__, tmp);
 342                 gsc_writel(dino_dev->txn_data, dino_dev->txn_addr);
 343         }
 344 }
 345
 346 static unsigned int dino_startup_irq(unsigned int irq)
 347 {
 348         dino_enable_irq(irq);
 349         return 0;
 350 }
 351
 352 static struct hw_interrupt_type dino_interrupt_type = {
 353         .typename       = "GSC-PCI",
 354         .startup        = dino_startup_irq,
 355         .shutdown       = dino_disable_irq,
 356         .enable         = dino_enable_irq,
 357         .disable        = dino_disable_irq,
 358         .ack            = no_ack_irq,
 359         .end            = no_end_irq,
 360 };
 361
 362
 363 /*
 364  * Handle a Processor interrupt generated by Dino.
 365  *
 366  * ilr_loop counter is a kluge to prevent a "stuck" IRQ line from
 367  * wedging the CPU. Could be removed or made optional at some point.
 368  */
 369 static irqreturn_t
 370 dino_isr(int irq, void *intr_dev, struct pt_regs *regs)
 371 {
 372         struct dino_device *dino_dev = intr_dev;
 373         u32 mask;
 374         int ilr_loop = 100;
 375
 376         /* read and acknowledge pending interrupts */
 377 #ifdef DINO_DEBUG
 378         dino_dev->dino_irr0 =
 379 #endif
 380         mask = __raw_readl(dino_dev->hba.base_addr+DINO_IRR0) & DINO_IRR_MASK;
 381
 382         if (mask == 0)
 383                 return IRQ_NONE;
 384
 385 ilr_again:
 386         do {
 387                 int local_irq = __ffs(mask);
 388                 int irq = dino_dev->global_irq[local_irq];
 389                 DBG(KERN_DEBUG "%s(%d, %p) mask 0x%x\n",
 390                         __FUNCTION__, irq, intr_dev, mask);
 391                 __do_IRQ(irq, regs);
 392                 mask &= ~(1 << local_irq);
 393         } while (mask);
 394
 395         /* Support for level triggered IRQ lines.
 396         **
 397         ** Dropping this support would make this routine *much* faster.
 398         ** But since PCI requires level triggered IRQ line to share lines...
 399         ** device drivers may assume lines are level triggered (and not
 400         ** edge triggered like EISA/ISA can be).
 401         */
 402         mask = __raw_readl(dino_dev->hba.base_addr+DINO_ILR) & dino_dev->imr;
 403         if (mask) {
 404                 if (--ilr_loop > 0)
 405                         goto ilr_again;
 406                 printk(KERN_ERR "Dino 0x%p: stuck interrupt %d\n",
 407                        dino_dev->hba.base_addr, mask);
 408                 return IRQ_NONE;
 409         }
 410         return IRQ_HANDLED;
 411 }
 412
 413 static void dino_assign_irq(struct dino_device *dino, int local_irq, int *irqp)
 414 {
 415         int irq = gsc_assign_irq(&dino_interrupt_type, dino);
 416         if (irq == NO_IRQ)
 417                 return;
 418
 419         *irqp = irq;
 420         dino->global_irq[local_irq] = irq;
 421 }
 422
 423 static void dino_choose_irq(struct parisc_device *dev, void *ctrl)
 424 {
 425         int irq;
 426         struct dino_device *dino = ctrl;
 427
 428         switch (dev->id.sversion) {
 429                 case 0x00084:   irq =  8; break; /* PS/2 */
 430                 case 0x0008c:   irq = 10; break; /* RS232 */
 431                 case 0x00096:   irq =  8; break; /* PS/2 */
 432                 default:        return;          /* Unknown */
 433         }
 434
 435         dino_assign_irq(dino, irq, &dev->irq);
 436 }
 437
 438
 439 /*
 440  * Cirrus 6832 Cardbus reports wrong irq on RDI Tadpole PARISC Laptop (deller@gmx.de)
 441  * (the irqs are off-by-one, not sure yet if this is a cirrus, dino-hardware or dino-driver problem...)
 442  */
 443 static void __devinit quirk_cirrus_cardbus(struct pci_dev *dev)
 444 {
 445         u8 new_irq = dev->irq - 1;
 446         printk(KERN_INFO "PCI: Cirrus Cardbus IRQ fixup for %s, from %d to %d\n",
 447                         pci_name(dev), dev->irq, new_irq);
 448         dev->irq = new_irq;
 449 }
 450 DECLARE_PCI_FIXUP_ENABLE(PCI_VENDOR_ID_CIRRUS, PCI_DEVICE_ID_CIRRUS_6832, quirk_cirrus_cardbus );
 451
 452
 453 static void __init
 454 dino_bios_init(void)
 455 {
 456         DBG("dino_bios_init\n");
 457 }
 458
 459 /*
 460  * dino_card_setup - Set up the memory space for a Dino in card mode.
 461  * @bus: the bus under this dino
 462  *
 463  * Claim an 8MB chunk of unused IO space and call the generic PCI routines
 464  * to set up the addresses of the devices on this bus.
 465  */
 466 #define _8MB 0x00800000UL
 467 static void __init
 468 dino_card_setup(struct pci_bus *bus, void __iomem *base_addr)
 469 {
 470         int i;
 471         struct dino_device *dino_dev = DINO_DEV(parisc_walk_tree(bus->bridge));
 472         struct resource *res;
 473         char name[128];
 474         int size;
 475
 476         res = &dino_dev->hba.lmmio_space;
 477         res->flags = IORESOURCE_MEM;
 478         size = scnprintf(name, sizeof(name), "Dino LMMIO (%s)",
 479                          bus->bridge->bus_id);
 480         res->name = kmalloc(size+1, GFP_KERNEL);
 481         if(res->name)
 482                 strcpy((char *)res->name, name);
 483         else
 484                 res->name = dino_dev->hba.lmmio_space.name;
 485
 486
 487         if (ccio_allocate_resource(dino_dev->hba.dev, res, _8MB,
 488                                 F_EXTEND(0xf0000000UL) | _8MB,
 489                                 F_EXTEND(0xffffffffUL) &~ _8MB, _8MB) < 0) {
 490                 struct list_head *ln, *tmp_ln;
 491
 492                 printk(KERN_ERR "Dino: cannot attach bus %s\n",
 493                        bus->bridge->bus_id);
 494                 /* kill the bus, we can't do anything with it */
 495                 list_for_each_safe(ln, tmp_ln, &bus->devices) {
 496                         struct pci_dev *dev = pci_dev_b(ln);
 497
 498                         list_del(&dev->global_list);
 499                         list_del(&dev->bus_list);
 500                 }
 501
 502                 return;
 503         }
 504         bus->resource[1] = res;
 505         bus->resource[0] = &(dino_dev->hba.io_space);
 506
 507         /* Now tell dino what range it has */
 508         for (i = 1; i < 31; i++) {
 509                 if (res->start == F_EXTEND(0xf0000000UL | (i * _8MB)))
 510                         break;
 511         }
 512         DBG("DINO GSC WRITE i=%d, start=%lx, dino addr = %p\n",
 513             i, res->start, base_addr + DINO_IO_ADDR_EN);
 514         __raw_writel(1 << i, base_addr + DINO_IO_ADDR_EN);
 515 }
 516
 517 static void __init
 518 dino_card_fixup(struct pci_dev *dev)
 519 {
 520         u32 irq_pin;
 521
 522         /*
 523         ** REVISIT: card-mode PCI-PCI expansion chassis do exist.
 524         **         Not sure they were ever productized.
 525         **         Die here since we'll die later in dino_inb() anyway.
 526         */
 527         if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
 528                 panic("Card-Mode Dino: PCI-PCI Bridge not supported\n");
 529         }
 530
 531         /*
 532         ** Set Latency Timer to 0xff (not a shared bus)
 533         ** Set CACHELINE_SIZE.
 534         */
 535         dino_cfg_write(dev->bus, dev->devfn,
 536                        PCI_CACHE_LINE_SIZE, 2, 0xff00 | L1_CACHE_BYTES/4);
 537
 538         /*
 539         ** Program INT_LINE for card-mode devices.
 540         ** The cards are hardwired according to this algorithm.
 541         ** And it doesn't matter if PPB's are present or not since
 542         ** the IRQ lines bypass the PPB.
 543         **
 544         ** "-1" converts INTA-D (1-4) to PCIINTA-D (0-3) range.
 545         ** The additional "-1" adjusts for skewing the IRQ<->slot.
 546         */
 547         dino_cfg_read(dev->bus, dev->devfn, PCI_INTERRUPT_PIN, 1, &irq_pin);
 548         dev->irq = (irq_pin + PCI_SLOT(dev->devfn) - 1) % 4 ;
 549
 550         /* Shouldn't really need to do this but it's in case someone tries
 551         ** to bypass PCI services and look at the card themselves.
 552         */
 553         dino_cfg_write(dev->bus, dev->devfn, PCI_INTERRUPT_LINE, 1, dev->irq);
 554 }
 555
 556 /* The alignment contraints for PCI bridges under dino */
 557 #define DINO_BRIDGE_ALIGN 0x100000
 558
 559
 560 static void __init
 561 dino_fixup_bus(struct pci_bus *bus)
 562 {
 563         struct list_head *ln;
 564         struct pci_dev *dev;
 565         struct dino_device *dino_dev = DINO_DEV(parisc_walk_tree(bus->bridge));
 566         int port_base = HBA_PORT_BASE(dino_dev->hba.hba_num);
 567
 568         DBG(KERN_WARNING "%s(0x%p) bus %d platform_data 0x%p\n",
 569             __FUNCTION__, bus, bus->secondary,
 570             bus->bridge->platform_data);
 571
 572         /* Firmware doesn't set up card-mode dino, so we have to */
 573         if (is_card_dino(&dino_dev->hba.dev->id)) {
 574                 dino_card_setup(bus, dino_dev->hba.base_addr);
 575         } else if(bus->parent == NULL) {
 576                 /* must have a dino above it, reparent the resources
 577                  * into the dino window */
 578                 int i;
 579                 struct resource *res = &dino_dev->hba.lmmio_space;
 580
 581                 bus->resource[0] = &(dino_dev->hba.io_space);
 582                 for(i = 0; i < DINO_MAX_LMMIO_RESOURCES; i++) {
 583                         if(res[i].flags == 0)
 584                                 break;
 585                         bus->resource[i+1] = &res[i];
 586                 }
 587
 588         } else if(bus->self) {
 589                 int i;
 590
 591                 pci_read_bridge_bases(bus);
 592
 593
 594                 for(i = PCI_BRIDGE_RESOURCES; i < PCI_NUM_RESOURCES; i++) {
 595                         if((bus->self->resource[i].flags &
 596                             (IORESOURCE_IO | IORESOURCE_MEM)) == 0)
 597                                 continue;
 598
 599                         if(bus->self->resource[i].flags & IORESOURCE_MEM) {
 600                                 /* There's a quirk to alignment of
 601                                  * bridge memory resources: the start
 602                                  * is the alignment and start-end is
 603                                  * the size.  However, firmware will
 604                                  * have assigned start and end, so we
 605                                  * need to take this into account */
 606                                 bus->self->resource[i].end = bus->self->resource[i].end - bus->self->resource[i].start + DINO_BRIDGE_ALIGN;
 607                                 bus->self->resource[i].start = DINO_BRIDGE_ALIGN;
 608
 609                         }
 610
 611                         DBG("DEBUG %s assigning %d [0x%lx,0x%lx]\n",
 612                             bus->self->dev.bus_id, i,
 613                             bus->self->resource[i].start,
 614                             bus->self->resource[i].end);
 615                         pci_assign_resource(bus->self, i);
 616                         DBG("DEBUG %s after assign %d [0x%lx,0x%lx]\n",
 617                             bus->self->dev.bus_id, i,
 618                             bus->self->resource[i].start,
 619                             bus->self->resource[i].end);
 620                 }
 621         }
 622
 623
 624         list_for_each(ln, &bus->devices) {
 625                 int i;
 626
 627                 dev = pci_dev_b(ln);
 628                 if (is_card_dino(&dino_dev->hba.dev->id))
 629                         dino_card_fixup(dev);
 630
 631                 /*
 632                 ** P2PB's only have 2 BARs, no IRQs.
 633                 ** I'd like to just ignore them for now.
 634                 */
 635                 if ((dev->class >> 8) == PCI_CLASS_BRIDGE_PCI)
 636                         continue;
 637
 638                 /* Adjust the I/O Port space addresses */
 639                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
 640                         struct resource *res = &dev->resource[i];
 641                         if (res->flags & IORESOURCE_IO) {
 642                                 res->start |= port_base;
 643                                 res->end |= port_base;
 644                         }
 645 #ifdef __LP64__
 646                         /* Sign Extend MMIO addresses */
 647                         else if (res->flags & IORESOURCE_MEM) {
 648                                 res->start |= F_EXTEND(0UL);
 649                                 res->end   |= F_EXTEND(0UL);
 650                         }
 651 #endif
 652                 }
 653                 /* null out the ROM resource if there is one (we don't
 654                  * care about an expansion rom on parisc, since it
 655                  * usually contains (x86) bios code) */
 656                 dev->resource[PCI_ROM_RESOURCE].flags = 0;
 657
 658                 if(dev->irq == 255) {
 659
 660 #define DINO_FIX_UNASSIGNED_INTERRUPTS
 661 #ifdef DINO_FIX_UNASSIGNED_INTERRUPTS
 662
 663                         /* This code tries to assign an unassigned
 664                          * interrupt.  Leave it disabled unless you
 665                          * *really* know what you're doing since the
 666                          * pin<->interrupt line mapping varies by bus
 667                          * and machine */
 668
 669                         u32 irq_pin;
 670
 671                         dino_cfg_read(dev->bus, dev->devfn,
 672                                       PCI_INTERRUPT_PIN, 1, &irq_pin);
 673                         irq_pin = (irq_pin + PCI_SLOT(dev->devfn) - 1) % 4 ;
 674                         printk(KERN_WARNING "Device %s has undefined IRQ, "
 675                                         "setting to %d\n", pci_name(dev), irq_pin);
 676                         dino_cfg_write(dev->bus, dev->devfn,
 677                                        PCI_INTERRUPT_LINE, 1, irq_pin);
 678                         dino_assign_irq(dino_dev, irq_pin, &dev->irq);
 679 #else
 680                         dev->irq = 65535;
 681                         printk(KERN_WARNING "Device %s has unassigned IRQ\n", pci_name(dev));
 682 #endif
 683                 } else {
 684
 685                         /* Adjust INT_LINE for that busses region */
 686                         dino_assign_irq(dino_dev, dev->irq, &dev->irq);
 687                 }
 688         }
 689 }
 690
 691
 692 struct pci_bios_ops dino_bios_ops = {
 693         .init           = dino_bios_init,
 694         .fixup_bus      = dino_fixup_bus
 695 };
 696
 697
 698 /*
 699  *      Initialise a DINO controller chip
 700  */
 701 static void __init
 702 dino_card_init(struct dino_device *dino_dev)
 703 {
 704         u32 brdg_feat = 0x00784e05;
 705         unsigned long status;
 706
 707         status = __raw_readl(dino_dev->hba.base_addr+DINO_IO_STATUS);
 708         if (status & 0x0000ff80) {
 709                 __raw_writel(0x00000005,
 710                                 dino_dev->hba.base_addr+DINO_IO_COMMAND);
 711                 udelay(1);
 712         }
 713
 714         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_GMASK);
 715         __raw_writel(0x00000001, dino_dev->hba.base_addr+DINO_IO_FBB_EN);
 716         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_ICR);
 717
 718 #if 1
 719 /* REVISIT - should be a runtime check (eg if (CPU_IS_PCX_L) ...) */
 720         /*
 721         ** PCX-L processors don't support XQL like Dino wants it.
 722         ** PCX-L2 ignore XQL signal and it doesn't matter.
 723         */
 724         brdg_feat &= ~0x4;      /* UXQL */
 725 #endif
 726         __raw_writel( brdg_feat, dino_dev->hba.base_addr+DINO_BRDG_FEAT);
 727
 728         /*
 729         ** Don't enable address decoding until we know which I/O range
 730         ** currently is available from the host. Only affects MMIO
 731         ** and not I/O port space.
 732         */
 733         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_IO_ADDR_EN);
 734
 735         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_DAMODE);
 736         __raw_writel(0x00222222, dino_dev->hba.base_addr+DINO_PCIROR);
 737         __raw_writel(0x00222222, dino_dev->hba.base_addr+DINO_PCIWOR);
 738
 739         __raw_writel(0x00000040, dino_dev->hba.base_addr+DINO_MLTIM);
 740         __raw_writel(0x00000080, dino_dev->hba.base_addr+DINO_IO_CONTROL);
 741         __raw_writel(0x0000008c, dino_dev->hba.base_addr+DINO_TLTIM);
 742
 743         /* Disable PAMR before writing PAPR */
 744         __raw_writel(0x0000007e, dino_dev->hba.base_addr+DINO_PAMR);
 745         __raw_writel(0x0000007f, dino_dev->hba.base_addr+DINO_PAPR);
 746         __raw_writel(0x00000000, dino_dev->hba.base_addr+DINO_PAMR);
 747
 748         /*
 749         ** Dino ERS encourages enabling FBB (0x6f).
 750         ** We can't until we know *all* devices below us can support it.
 751         ** (Something in device configuration header tells us).
 752         */
 753         __raw_writel(0x0000004f, dino_dev->hba.base_addr+DINO_PCICMD);
 754
 755         /* Somewhere, the PCI spec says give devices 1 second
 756         ** to recover from the #RESET being de-asserted.
 757         ** Experience shows most devices only need 10ms.
 758         ** This short-cut speeds up booting significantly.
 759         */
 760         mdelay(pci_post_reset_delay);
 761 }
 762
 763 static int __init
 764 dino_bridge_init(struct dino_device *dino_dev, const char *name)
 765 {
 766         unsigned long io_addr;
 767         int result, i, count=0;
 768         struct resource *res, *prevres = NULL;
 769         /*
 770          * Decoding IO_ADDR_EN only works for Built-in Dino
 771          * since PDC has already initialized this.
 772          */
 773
 774         io_addr = __raw_readl(dino_dev->hba.base_addr + DINO_IO_ADDR_EN);
 775         if (io_addr == 0) {
 776                 printk(KERN_WARNING "%s: No PCI devices enabled.\n", name);
 777                 return -ENODEV;
 778         }
 779
 780         res = &dino_dev->hba.lmmio_space;
 781         for (i = 0; i < 32; i++) {
 782                 unsigned long start, end;
 783
 784                 if((io_addr & (1 << i)) == 0)
 785                         continue;
 786
 787                 start = (unsigned long)(signed int)(0xf0000000 | (i << 23));
 788                 end = start + 8 * 1024 * 1024 - 1;
 789
 790                 DBG("DINO RANGE %d is at 0x%lx-0x%lx\n", count,
 791                     start, end);
 792
 793                 if(prevres && prevres->end + 1 == start) {
 794                         prevres->end = end;
 795                 } else {
 796                         if(count >= DINO_MAX_LMMIO_RESOURCES) {
 797                                 printk(KERN_ERR "%s is out of resource windows for range %d (0x%lx-0x%lx)\n", name, count, start, end);
 798                                 break;
 799                         }
 800                         prevres = res;
 801                         res->start = start;
 802                         res->end = end;
 803                         res->flags = IORESOURCE_MEM;
 804                         res->name = kmalloc(64, GFP_KERNEL);
 805                         if(res->name)
 806                                 snprintf((char *)res->name, 64, "%s LMMIO %d",
 807                                          name, count);
 808                         res++;
 809                         count++;
 810                 }
 811         }
 812
 813         res = &dino_dev->hba.lmmio_space;
 814
 815         for(i = 0; i < DINO_MAX_LMMIO_RESOURCES; i++) {
 816                 if(res[i].flags == 0)
 817                         break;
 818
 819                 result = ccio_request_resource(dino_dev->hba.dev, &res[i]);
 820                 if (result < 0) {
 821                         printk(KERN_ERR "%s: failed to claim PCI Bus address space %d (0x%lx-0x%lx)!\n", name, i, res[i].start, res[i].end);
 822                         return result;
 823                 }
 824         }
 825         return 0;
 826 }
 827
 828 static int __init dino_common_init(struct parisc_device *dev,
 829                 struct dino_device *dino_dev, const char *name)
 830 {
 831         int status;
 832         u32 eim;
 833         struct gsc_irq gsc_irq;
 834         struct resource *res;
 835
 836         pcibios_register_hba(&dino_dev->hba);
 837
 838         pci_bios = &dino_bios_ops;   /* used by pci_scan_bus() */
 839         pci_port = &dino_port_ops;
 840
 841         /*
 842         ** Note: SMP systems can make use of IRR1/IAR1 registers
 843         **   But it won't buy much performance except in very
 844         **   specific applications/configurations. Note Dino
 845         **   still only has 11 IRQ input lines - just map some of them
 846         **   to a different processor.
 847         */
 848         dev->irq = gsc_alloc_irq(&gsc_irq);
 849         dino_dev->txn_addr = gsc_irq.txn_addr;
 850         dino_dev->txn_data = gsc_irq.txn_data;
 851         eim = ((u32) gsc_irq.txn_addr) | gsc_irq.txn_data;
 852
 853         /*
 854         ** Dino needs a PA "IRQ" to get a processor's attention.
 855         ** arch/parisc/kernel/irq.c returns an EIRR bit.
 856         */
 857         if (dev->irq < 0) {
 858                 printk(KERN_WARNING "%s: gsc_alloc_irq() failed\n", name);
 859                 return 1;
 860         }
 861
 862         status = request_irq(dev->irq, dino_isr, 0, name, dino_dev);
 863         if (status) {
 864                 printk(KERN_WARNING "%s: request_irq() failed with %d\n",
 865                         name, status);
 866                 return 1;
 867         }
 868
 869         /* Support the serial port which is sometimes attached on built-in
 870          * Dino / Cujo chips.
 871          */
 872
 873         gsc_fixup_irqs(dev, dino_dev, dino_choose_irq);
 874
 875         /*
 876         ** This enables DINO to generate interrupts when it sees
 877         ** any of its inputs *change*. Just asserting an IRQ
 878         ** before it's enabled (ie unmasked) isn't good enough.
 879         */
 880         __raw_writel(eim, dino_dev->hba.base_addr+DINO_IAR0);
 881
 882         /*
 883         ** Some platforms don't clear Dino's IRR0 register at boot time.
 884         ** Reading will clear it now.
 885         */
 886         __raw_readl(dino_dev->hba.base_addr+DINO_IRR0);
 887
 888         /* allocate I/O Port resource region */
 889         res = &dino_dev->hba.io_space;
 890         if (dev->id.hversion == 0x680 || is_card_dino(&dev->id)) {
 891                 res->name = "Dino I/O Port";
 892         } else {
 893                 res->name = "Cujo I/O Port";
 894         }
 895         res->start = HBA_PORT_BASE(dino_dev->hba.hba_num);
 896         res->end = res->start + (HBA_PORT_SPACE_SIZE - 1);
 897         res->flags = IORESOURCE_IO; /* do not mark it busy ! */
 898         if (request_resource(&ioport_resource, res) < 0) {
 899                 printk(KERN_ERR "%s: request I/O Port region failed "
 900                        "0x%lx/%lx (hpa 0x%p)\n",
 901                        name, res->start, res->end, dino_dev->hba.base_addr);
 902                 return 1;
 903         }
 904
 905         return 0;
 906 }
 907
 908 #define CUJO_RAVEN_ADDR         F_EXTEND(0xf1000000UL)
 909 #define CUJO_FIREHAWK_ADDR      F_EXTEND(0xf1604000UL)
 910 #define CUJO_RAVEN_BADPAGE      0x01003000UL
 911 #define CUJO_FIREHAWK_BADPAGE   0x01607000UL
 912
 913 static const char *dino_vers[] = {
 914         "2.0",
 915         "2.1",
 916         "3.0",
 917         "3.1"
 918 };
 919
 920 static const char *cujo_vers[] = {
 921         "1.0",
 922         "2.0"
 923 };
 924
 925 void ccio_cujo20_fixup(struct parisc_device *dev, u32 iovp);
 926
 927 /*
 928 ** Determine if dino should claim this chip (return 0) or not (return 1).
 929 ** If so, initialize the chip appropriately (card-mode vs bridge mode).
 930 ** Much of the initialization is common though.
 931 */
 932 static int __init dino_probe(struct parisc_device *dev)
 933 {
 934         struct dino_device *dino_dev;   // Dino specific control struct
 935         const char *version = "unknown";
 936         char *name;
 937         int is_cujo = 0;
 938         struct pci_bus *bus;
 939         unsigned long hpa = dev->hpa.start;
 940
 941         name = "Dino";
 942         if (is_card_dino(&dev->id)) {
 943                 version = "3.x (card mode)";
 944         } else {
 945                 if(dev->id.hversion == 0x680) {
 946                         if (dev->id.hversion_rev < 4) {
 947                                 version = dino_vers[dev->id.hversion_rev];
 948                         }
 949                 } else {
 950                         name = "Cujo";
 951                         is_cujo = 1;
 952                         if (dev->id.hversion_rev < 2) {
 953                                 version = cujo_vers[dev->id.hversion_rev];
 954                         }
 955                 }
 956         }
 957
 958         printk("%s version %s found at 0x%lx\n", name, version, hpa);
 959
 960         if (!request_mem_region(hpa, PAGE_SIZE, name)) {
 961                 printk(KERN_ERR "DINO: Hey! Someone took my MMIO space (0x%ld)!\n",
 962                         hpa);
 963                 return 1;
 964         }
 965
 966         /* Check for bugs */
 967         if (is_cujo && dev->id.hversion_rev == 1) {
 968 #ifdef CONFIG_IOMMU_CCIO
 969                 printk(KERN_WARNING "Enabling Cujo 2.0 bug workaround\n");
 970                 if (hpa == (unsigned long)CUJO_RAVEN_ADDR) {
 971                         ccio_cujo20_fixup(dev, CUJO_RAVEN_BADPAGE);
 972                 } else if (hpa == (unsigned long)CUJO_FIREHAWK_ADDR) {
 973                         ccio_cujo20_fixup(dev, CUJO_FIREHAWK_BADPAGE);
 974                 } else {
 975                         printk("Don't recognise Cujo at address 0x%lx, not enabling workaround\n", hpa);
 976                 }
 977 #endif
 978         } else if (!is_cujo && !is_card_dino(&dev->id) &&
 979                         dev->id.hversion_rev < 3) {
 980                 printk(KERN_WARNING
 981 "The GSCtoPCI (Dino hrev %d) bus converter found may exhibit\n"
 982 "data corruption.  See Service Note Numbers: A4190A-01, A4191A-01.\n"
 983 "Systems shipped after Aug 20, 1997 will not exhibit this problem.\n"
 984 "Models affected: C180, C160, C160L, B160L, and B132L workstations.\n\n",
 985                         dev->id.hversion_rev);
 986 /* REVISIT: why are C200/C240 listed in the README table but not
 987 **   "Models affected"? Could be an omission in the original literature.
 988 */
 989         }
 990
 991         dino_dev = kmalloc(sizeof(struct dino_device), GFP_KERNEL);
 992         if (!dino_dev) {
 993                 printk("dino_init_chip - couldn't alloc dino_device\n");
 994                 return 1;
 995         }
 996
 997         memset(dino_dev, 0, sizeof(struct dino_device));
 998
 999         dino_dev->hba.dev = dev;
1000         dino_dev->hba.base_addr = ioremap(hpa, 4096);
1001         dino_dev->hba.lmmio_space_offset = 0;   /* CPU addrs == bus addrs */
1002         spin_lock_init(&dino_dev->dinosaur_pen);
1003         dino_dev->hba.iommu = ccio_get_iommu(dev);
1004
1005         if (is_card_dino(&dev->id)) {
1006                 dino_card_init(dino_dev);
1007         } else {
1008                 dino_bridge_init(dino_dev, name);
1009         }
1010
1011         if (dino_common_init(dev, dino_dev, name))
1012                 return 1;
1013
1014         dev->dev.platform_data = dino_dev;
1015
1016         /*
1017         ** It's not used to avoid chicken/egg problems
1018         ** with configuration accessor functions.
1019         */
1020         bus = pci_scan_bus_parented(&dev->dev, dino_current_bus,
1021                                     &dino_cfg_ops, NULL);
1022         if(bus) {
1023                 pci_bus_add_devices(bus);
1024                 /* This code *depends* on scanning being single threaded
1025                  * if it isn't, this global bus number count will fail
1026                  */
1027                 dino_current_bus = bus->subordinate + 1;
1028                 pci_bus_assign_resources(bus);
1029         } else {
1030                 printk(KERN_ERR "ERROR: failed to scan PCI bus on %s (probably duplicate bus number %d)\n", dev->dev.bus_id, dino_current_bus);
1031                 /* increment the bus number in case of duplicates */
1032                 dino_current_bus++;
1033         }
1034         dino_dev->hba.hba_bus = bus;
1035         return 0;
1036 }
1037
1038 /*
1039  * Normally, we would just test sversion.  But the Elroy PCI adapter has
1040  * the same sversion as Dino, so we have to check hversion as well.
1041  * Unfortunately, the J2240 PDC reports the wrong hversion for the first
1042  * Dino, so we have to test for Dino, Cujo and Dino-in-a-J2240.
1043  * For card-mode Dino, most machines report an sversion of 9D.  But 715
1044  * and 725 firmware misreport it as 0x08080 for no adequately explained
1045  * reason.
1046  */
1047 static struct parisc_device_id dino_tbl[] = {
1048         { HPHW_A_DMA, HVERSION_REV_ANY_ID, 0x004, 0x0009D },/* Card-mode Dino */
1049         { HPHW_A_DMA, HVERSION_REV_ANY_ID, HVERSION_ANY_ID, 0x08080 }, /* XXX */
1050         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x680, 0xa }, /* Bridge-mode Dino */
1051         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x682, 0xa }, /* Bridge-mode Cujo */
1052         { HPHW_BRIDGE, HVERSION_REV_ANY_ID, 0x05d, 0xa }, /* Dino in a J2240 */
1053         { 0, }
1054 };
1055
1056 static struct parisc_driver dino_driver = {
1057         .name =         "dino",
1058         .id_table =     dino_tbl,
1059         .probe =        dino_probe,
1060 };
1061
1062 /*
1063  * One time initialization to let the world know Dino is here.
1064  * This is the only routine which is NOT static.
1065  * Must be called exactly once before pci_init().
1066  */
1067 int __init dino_init(void)
1068 {
1069         register_parisc_driver(&dino_driver);
1070         return 0;
1071 }
1072