git.oblomov.eu Git - linux-2.6/blob - arch/arm/mach-pxa/time.c

   1 /*
   2  * arch/arm/mach-pxa/time.c
   3  *
   4  * PXA clocksource, clockevents, and OST interrupt handlers.
   5  * Copyright (c) 2007 by Bill Gatliff <bgat@billgatliff.com>.
   6  *
   7  * Derived from Nicolas Pitre's PXA timer handler Copyright (c) 2001
   8  * by MontaVista Software, Inc.  (Nico, your code rocks!)
   9  *
  10  * This program is free software; you can redistribute it and/or modify
  11  * it under the terms of the GNU General Public License version 2 as
  12  * published by the Free Software Foundation.
  13  */
  14
  15 #include <linux/kernel.h>
  16 #include <linux/init.h>
  17 #include <linux/interrupt.h>
  18 #include <linux/clockchips.h>
  19 #include <linux/sched.h>
  20 #include <linux/cnt32_to_63.h>
  21
  22 #include <asm/div64.h>
  23 #include <asm/mach/irq.h>
  24 #include <asm/mach/time.h>
  25 #include <mach/hardware.h>
  26 #include <mach/pxa-regs.h>
  27 #include <asm/mach-types.h>
  28
  29 /*
  30  * This is PXA's sched_clock implementation. This has a resolution
  31  * of at least 308 ns and a maximum value of 208 days.
  32  *
  33  * The return value is guaranteed to be monotonic in that range as
  34  * long as there is always less than 582 seconds between successive
  35  * calls to sched_clock() which should always be the case in practice.
  36  */
  37
  38 #define OSCR2NS_SCALE_FACTOR 10
  39
  40 static unsigned long oscr2ns_scale;
  41
  42 static void __init set_oscr2ns_scale(unsigned long oscr_rate)
  43 {
  44         unsigned long long v = 1000000000ULL << OSCR2NS_SCALE_FACTOR;
  45         do_div(v, oscr_rate);
  46         oscr2ns_scale = v;
  47         /*
  48          * We want an even value to automatically clear the top bit
  49          * returned by cnt32_to_63() without an additional run time
  50          * instruction. So if the LSB is 1 then round it up.
  51          */
  52         if (oscr2ns_scale & 1)
  53                 oscr2ns_scale++;
  54 }
  55
  56 unsigned long long sched_clock(void)
  57 {
  58         unsigned long long v = cnt32_to_63(OSCR);
  59         return (v * oscr2ns_scale) >> OSCR2NS_SCALE_FACTOR;
  60 }
  61
  62
  63 #define MIN_OSCR_DELTA 16
  64
  65 static irqreturn_t
  66 pxa_ost0_interrupt(int irq, void *dev_id)
  67 {
  68         struct clock_event_device *c = dev_id;
  69
  70         /* Disarm the compare/match, signal the event. */
  71         OIER &= ~OIER_E0;
  72         OSSR = OSSR_M0;
  73         c->event_handler(c);
  74
  75         return IRQ_HANDLED;
  76 }
  77
  78 static int
  79 pxa_osmr0_set_next_event(unsigned long delta, struct clock_event_device *dev)
  80 {
  81         unsigned long flags, next, oscr;
  82
  83         raw_local_irq_save(flags);
  84         OIER |= OIER_E0;
  85         next = OSCR + delta;
  86         OSMR0 = next;
  87         oscr = OSCR;
  88         raw_local_irq_restore(flags);
  89
  90         return (signed)(next - oscr) <= MIN_OSCR_DELTA ? -ETIME : 0;
  91 }
  92
  93 static void
  94 pxa_osmr0_set_mode(enum clock_event_mode mode, struct clock_event_device *dev)
  95 {
  96         unsigned long irqflags;
  97
  98         switch (mode) {
  99         case CLOCK_EVT_MODE_ONESHOT:
 100                 raw_local_irq_save(irqflags);
 101                 OIER &= ~OIER_E0;
 102                 OSSR = OSSR_M0;
 103                 raw_local_irq_restore(irqflags);
 104                 break;
 105
 106         case CLOCK_EVT_MODE_UNUSED:
 107         case CLOCK_EVT_MODE_SHUTDOWN:
 108                 /* initializing, released, or preparing for suspend */
 109                 raw_local_irq_save(irqflags);
 110                 OIER &= ~OIER_E0;
 111                 OSSR = OSSR_M0;
 112                 raw_local_irq_restore(irqflags);
 113                 break;
 114
 115         case CLOCK_EVT_MODE_RESUME:
 116         case CLOCK_EVT_MODE_PERIODIC:
 117                 break;
 118         }
 119 }
 120
 121 static struct clock_event_device ckevt_pxa_osmr0 = {
 122         .name           = "osmr0",
 123         .features       = CLOCK_EVT_FEAT_ONESHOT,
 124         .shift          = 32,
 125         .rating         = 200,
 126         .cpumask        = CPU_MASK_CPU0,
 127         .set_next_event = pxa_osmr0_set_next_event,
 128         .set_mode       = pxa_osmr0_set_mode,
 129 };
 130
 131 static cycle_t pxa_read_oscr(void)
 132 {
 133         return OSCR;
 134 }
 135
 136 static struct clocksource cksrc_pxa_oscr0 = {
 137         .name           = "oscr0",
 138         .rating         = 200,
 139         .read           = pxa_read_oscr,
 140         .mask           = CLOCKSOURCE_MASK(32),
 141         .shift          = 20,
 142         .flags          = CLOCK_SOURCE_IS_CONTINUOUS,
 143 };
 144
 145 static struct irqaction pxa_ost0_irq = {
 146         .name           = "ost0",
 147         .flags          = IRQF_DISABLED | IRQF_TIMER | IRQF_IRQPOLL,
 148         .handler        = pxa_ost0_interrupt,
 149         .dev_id         = &ckevt_pxa_osmr0,
 150 };
 151
 152 static void __init pxa_timer_init(void)
 153 {
 154         unsigned long clock_tick_rate;
 155
 156         OIER = 0;
 157         OSSR = OSSR_M0 | OSSR_M1 | OSSR_M2 | OSSR_M3;
 158
 159         if (cpu_is_pxa25x())
 160                 clock_tick_rate = 3686400;
 161         else if (machine_is_mainstone())
 162                 clock_tick_rate = 3249600;
 163         else
 164                 clock_tick_rate = 3250000;
 165
 166         set_oscr2ns_scale(clock_tick_rate);
 167
 168         ckevt_pxa_osmr0.mult =
 169                 div_sc(clock_tick_rate, NSEC_PER_SEC, ckevt_pxa_osmr0.shift);
 170         ckevt_pxa_osmr0.max_delta_ns =
 171                 clockevent_delta2ns(0x7fffffff, &ckevt_pxa_osmr0);
 172         ckevt_pxa_osmr0.min_delta_ns =
 173                 clockevent_delta2ns(MIN_OSCR_DELTA * 2, &ckevt_pxa_osmr0) + 1;
 174
 175         cksrc_pxa_oscr0.mult =
 176                 clocksource_hz2mult(clock_tick_rate, cksrc_pxa_oscr0.shift);
 177
 178         setup_irq(IRQ_OST0, &pxa_ost0_irq);
 179
 180         clocksource_register(&cksrc_pxa_oscr0);
 181         clockevents_register_device(&ckevt_pxa_osmr0);
 182 }
 183
 184 #ifdef CONFIG_PM
 185 static unsigned long osmr[4], oier, oscr;
 186
 187 static void pxa_timer_suspend(void)
 188 {
 189         osmr[0] = OSMR0;
 190         osmr[1] = OSMR1;
 191         osmr[2] = OSMR2;
 192         osmr[3] = OSMR3;
 193         oier = OIER;
 194         oscr = OSCR;
 195 }
 196
 197 static void pxa_timer_resume(void)
 198 {
 199         /*
 200          * Ensure that we have at least MIN_OSCR_DELTA between match
 201          * register 0 and the OSCR, to guarantee that we will receive
 202          * the one-shot timer interrupt.  We adjust OSMR0 in preference
 203          * to OSCR to guarantee that OSCR is monotonically incrementing.
 204          */
 205         if (osmr[0] - oscr < MIN_OSCR_DELTA)
 206                 osmr[0] += MIN_OSCR_DELTA;
 207
 208         OSMR0 = osmr[0];
 209         OSMR1 = osmr[1];
 210         OSMR2 = osmr[2];
 211         OSMR3 = osmr[3];
 212         OIER = oier;
 213         OSCR = oscr;
 214 }
 215 #else
 216 #define pxa_timer_suspend NULL
 217 #define pxa_timer_resume NULL
 218 #endif
 219
 220 struct sys_timer pxa_timer = {
 221         .init           = pxa_timer_init,
 222         .suspend        = pxa_timer_suspend,
 223         .resume         = pxa_timer_resume,
 224 };