git.oblomov.eu Git - linux-2.6/blob - include/asm-i386/processor.h

   1 /*
   2  * include/asm-i386/processor.h
   3  *
   4  * Copyright (C) 1994 Linus Torvalds
   5  */
   6
   7 #ifndef __ASM_I386_PROCESSOR_H
   8 #define __ASM_I386_PROCESSOR_H
   9
  10 #include <asm/vm86.h>
  11 #include <asm/math_emu.h>
  12 #include <asm/segment.h>
  13 #include <asm/page.h>
  14 #include <asm/types.h>
  15 #include <asm/sigcontext.h>
  16 #include <asm/cpufeature.h>
  17 #include <asm/msr.h>
  18 #include <asm/system.h>
  19 #include <linux/cache.h>
  20 #include <linux/threads.h>
  21 #include <asm/percpu.h>
  22 #include <linux/cpumask.h>
  23 #include <linux/init.h>
  24 #include <asm/processor-flags.h>
  25
  26 /* flag for disabling the tsc */
  27 extern int tsc_disable;
  28
  29 struct desc_struct {
  30         unsigned long a,b;
  31 };
  32
  33 #define desc_empty(desc) \
  34                 (!((desc)->a | (desc)->b))
  35
  36 #define desc_equal(desc1, desc2) \
  37                 (((desc1)->a == (desc2)->a) && ((desc1)->b == (desc2)->b))
  38 /*
  39  * Default implementation of macro that returns current
  40  * instruction pointer ("program counter").
  41  */
  42 #define current_text_addr() ({ void *pc; __asm__("movl $1f,%0\n1:":"=g" (pc)); pc; })
  43
  44 /*
  45  *  CPU type and hardware bug flags. Kept separately for each CPU.
  46  *  Members of this structure are referenced in head.S, so think twice
  47  *  before touching them. [mj]
  48  */
  49
  50 struct cpuinfo_x86 {
  51         __u8    x86;            /* CPU family */
  52         __u8    x86_vendor;     /* CPU vendor */
  53         __u8    x86_model;
  54         __u8    x86_mask;
  55         char    wp_works_ok;    /* It doesn't on 386's */
  56         char    hlt_works_ok;   /* Problems on some 486Dx4's and old 386's */
  57         char    hard_math;
  58         char    rfu;
  59         int     cpuid_level;    /* Maximum supported CPUID level, -1=no CPUID */
  60         unsigned long   x86_capability[NCAPINTS];
  61         char    x86_vendor_id[16];
  62         char    x86_model_id[64];
  63         int     x86_cache_size;  /* in KB - valid for CPUS which support this
  64                                     call  */
  65         int     x86_cache_alignment;    /* In bytes */
  66         char    fdiv_bug;
  67         char    f00f_bug;
  68         char    coma_bug;
  69         char    pad0;
  70         int     x86_power;
  71         unsigned long loops_per_jiffy;
  72 #ifdef CONFIG_SMP
  73         cpumask_t llc_shared_map;       /* cpus sharing the last level cache */
  74 #endif
  75         unsigned char x86_max_cores;    /* cpuid returned max cores value */
  76         unsigned char apicid;
  77         unsigned short x86_clflush_size;
  78 #ifdef CONFIG_SMP
  79         unsigned char booted_cores;     /* number of cores as seen by OS */
  80         __u8 phys_proc_id;              /* Physical processor id. */
  81         __u8 cpu_core_id;               /* Core id */
  82 #endif
  83 } __attribute__((__aligned__(SMP_CACHE_BYTES)));
  84
  85 #define X86_VENDOR_INTEL 0
  86 #define X86_VENDOR_CYRIX 1
  87 #define X86_VENDOR_AMD 2
  88 #define X86_VENDOR_UMC 3
  89 #define X86_VENDOR_NEXGEN 4
  90 #define X86_VENDOR_CENTAUR 5
  91 #define X86_VENDOR_RISE 6
  92 #define X86_VENDOR_TRANSMETA 7
  93 #define X86_VENDOR_NSC 8
  94 #define X86_VENDOR_NUM 9
  95 #define X86_VENDOR_UNKNOWN 0xff
  96
  97 /*
  98  * capabilities of CPUs
  99  */
 100
 101 extern struct cpuinfo_x86 boot_cpu_data;
 102 extern struct cpuinfo_x86 new_cpu_data;
 103 extern struct tss_struct doublefault_tss;
 104 DECLARE_PER_CPU(struct tss_struct, init_tss);
 105
 106 #ifdef CONFIG_SMP
 107 extern struct cpuinfo_x86 cpu_data[];
 108 #define current_cpu_data cpu_data[smp_processor_id()]
 109 #else
 110 #define cpu_data (&boot_cpu_data)
 111 #define current_cpu_data boot_cpu_data
 112 #endif
 113
 114 extern  int cpu_llc_id[NR_CPUS];
 115 extern char ignore_fpu_irq;
 116
 117 void __init cpu_detect(struct cpuinfo_x86 *c);
 118
 119 extern void identify_cpu(struct cpuinfo_x86 *);
 120 extern void print_cpu_info(struct cpuinfo_x86 *);
 121 extern unsigned int init_intel_cacheinfo(struct cpuinfo_x86 *c);
 122 extern unsigned short num_cache_leaves;
 123
 124 #ifdef CONFIG_X86_HT
 125 extern void detect_ht(struct cpuinfo_x86 *c);
 126 #else
 127 static inline void detect_ht(struct cpuinfo_x86 *c) {}
 128 #endif
 129
 130 static inline void native_cpuid(unsigned int *eax, unsigned int *ebx,
 131                                          unsigned int *ecx, unsigned int *edx)
 132 {
 133         /* ecx is often an input as well as an output. */
 134         __asm__("cpuid"
 135                 : "=a" (*eax),
 136                   "=b" (*ebx),
 137                   "=c" (*ecx),
 138                   "=d" (*edx)
 139                 : "0" (*eax), "2" (*ecx));
 140 }
 141
 142 #define load_cr3(pgdir) write_cr3(__pa(pgdir))
 143
 144 /*
 145  * Intel CPU features in CR4
 146  */
 147 #define X86_CR4_VME             0x0001  /* enable vm86 extensions */
 148 #define X86_CR4_PVI             0x0002  /* virtual interrupts flag enable */
 149 #define X86_CR4_TSD             0x0004  /* disable time stamp at ipl 3 */
 150 #define X86_CR4_DE              0x0008  /* enable debugging extensions */
 151 #define X86_CR4_PSE             0x0010  /* enable page size extensions */
 152 #define X86_CR4_PAE             0x0020  /* enable physical address extensions */
 153 #define X86_CR4_MCE             0x0040  /* Machine check enable */
 154 #define X86_CR4_PGE             0x0080  /* enable global pages */
 155 #define X86_CR4_PCE             0x0100  /* enable performance counters at ipl 3 */
 156 #define X86_CR4_OSFXSR          0x0200  /* enable fast FPU save and restore */
 157 #define X86_CR4_OSXMMEXCPT      0x0400  /* enable unmasked SSE exceptions */
 158
 159 /*
 160  * Save the cr4 feature set we're using (ie
 161  * Pentium 4MB enable and PPro Global page
 162  * enable), so that any CPU's that boot up
 163  * after us can get the correct flags.
 164  */
 165 extern unsigned long mmu_cr4_features;
 166
 167 static inline void set_in_cr4 (unsigned long mask)
 168 {
 169         unsigned cr4;
 170         mmu_cr4_features |= mask;
 171         cr4 = read_cr4();
 172         cr4 |= mask;
 173         write_cr4(cr4);
 174 }
 175
 176 static inline void clear_in_cr4 (unsigned long mask)
 177 {
 178         unsigned cr4;
 179         mmu_cr4_features &= ~mask;
 180         cr4 = read_cr4();
 181         cr4 &= ~mask;
 182         write_cr4(cr4);
 183 }
 184
 185 /*
 186  *      NSC/Cyrix CPU configuration register indexes
 187  */
 188
 189 #define CX86_PCR0 0x20
 190 #define CX86_GCR  0xb8
 191 #define CX86_CCR0 0xc0
 192 #define CX86_CCR1 0xc1
 193 #define CX86_CCR2 0xc2
 194 #define CX86_CCR3 0xc3
 195 #define CX86_CCR4 0xe8
 196 #define CX86_CCR5 0xe9
 197 #define CX86_CCR6 0xea
 198 #define CX86_CCR7 0xeb
 199 #define CX86_PCR1 0xf0
 200 #define CX86_DIR0 0xfe
 201 #define CX86_DIR1 0xff
 202 #define CX86_ARR_BASE 0xc4
 203 #define CX86_RCR_BASE 0xdc
 204
 205 /*
 206  *      NSC/Cyrix CPU indexed register access macros
 207  */
 208
 209 #define getCx86(reg) ({ outb((reg), 0x22); inb(0x23); })
 210
 211 #define setCx86(reg, data) do { \
 212         outb((reg), 0x22); \
 213         outb((data), 0x23); \
 214 } while (0)
 215
 216 /* Stop speculative execution */
 217 static inline void sync_core(void)
 218 {
 219         int tmp;
 220         asm volatile("cpuid" : "=a" (tmp) : "0" (1) : "ebx","ecx","edx","memory");
 221 }
 222
 223 static inline void __monitor(const void *eax, unsigned long ecx,
 224                 unsigned long edx)
 225 {
 226         /* "monitor %eax,%ecx,%edx;" */
 227         asm volatile(
 228                 ".byte 0x0f,0x01,0xc8;"
 229                 : :"a" (eax), "c" (ecx), "d"(edx));
 230 }
 231
 232 static inline void __mwait(unsigned long eax, unsigned long ecx)
 233 {
 234         /* "mwait %eax,%ecx;" */
 235         asm volatile(
 236                 ".byte 0x0f,0x01,0xc9;"
 237                 : :"a" (eax), "c" (ecx));
 238 }
 239
 240 extern void mwait_idle_with_hints(unsigned long eax, unsigned long ecx);
 241
 242 /* from system description table in BIOS.  Mostly for MCA use, but
 243 others may find it useful. */
 244 extern unsigned int machine_id;
 245 extern unsigned int machine_submodel_id;
 246 extern unsigned int BIOS_revision;
 247 extern unsigned int mca_pentium_flag;
 248
 249 /* Boot loader type from the setup header */
 250 extern int bootloader_type;
 251
 252 /*
 253  * User space process size: 3GB (default).
 254  */
 255 #define TASK_SIZE       (PAGE_OFFSET)
 256
 257 /* This decides where the kernel will search for a free chunk of vm
 258  * space during mmap's.
 259  */
 260 #define TASK_UNMAPPED_BASE      (PAGE_ALIGN(TASK_SIZE / 3))
 261
 262 #define HAVE_ARCH_PICK_MMAP_LAYOUT
 263
 264 /*
 265  * Size of io_bitmap.
 266  */
 267 #define IO_BITMAP_BITS  65536
 268 #define IO_BITMAP_BYTES (IO_BITMAP_BITS/8)
 269 #define IO_BITMAP_LONGS (IO_BITMAP_BYTES/sizeof(long))
 270 #define IO_BITMAP_OFFSET offsetof(struct tss_struct,io_bitmap)
 271 #define INVALID_IO_BITMAP_OFFSET 0x8000
 272 #define INVALID_IO_BITMAP_OFFSET_LAZY 0x9000
 273
 274 struct i387_fsave_struct {
 275         long    cwd;
 276         long    swd;
 277         long    twd;
 278         long    fip;
 279         long    fcs;
 280         long    foo;
 281         long    fos;
 282         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 283         long    status;         /* software status information */
 284 };
 285
 286 struct i387_fxsave_struct {
 287         unsigned short  cwd;
 288         unsigned short  swd;
 289         unsigned short  twd;
 290         unsigned short  fop;
 291         long    fip;
 292         long    fcs;
 293         long    foo;
 294         long    fos;
 295         long    mxcsr;
 296         long    mxcsr_mask;
 297         long    st_space[32];   /* 8*16 bytes for each FP-reg = 128 bytes */
 298         long    xmm_space[32];  /* 8*16 bytes for each XMM-reg = 128 bytes */
 299         long    padding[56];
 300 } __attribute__ ((aligned (16)));
 301
 302 struct i387_soft_struct {
 303         long    cwd;
 304         long    swd;
 305         long    twd;
 306         long    fip;
 307         long    fcs;
 308         long    foo;
 309         long    fos;
 310         long    st_space[20];   /* 8*10 bytes for each FP-reg = 80 bytes */
 311         unsigned char   ftop, changed, lookahead, no_update, rm, alimit;
 312         struct info     *info;
 313         unsigned long   entry_eip;
 314 };
 315
 316 union i387_union {
 317         struct i387_fsave_struct        fsave;
 318         struct i387_fxsave_struct       fxsave;
 319         struct i387_soft_struct soft;
 320 };
 321
 322 typedef struct {
 323         unsigned long seg;
 324 } mm_segment_t;
 325
 326 struct thread_struct;
 327
 328 struct tss_struct {
 329         unsigned short  back_link,__blh;
 330         unsigned long   esp0;
 331         unsigned short  ss0,__ss0h;
 332         unsigned long   esp1;
 333         unsigned short  ss1,__ss1h;     /* ss1 is used to cache MSR_IA32_SYSENTER_CS */
 334         unsigned long   esp2;
 335         unsigned short  ss2,__ss2h;
 336         unsigned long   __cr3;
 337         unsigned long   eip;
 338         unsigned long   eflags;
 339         unsigned long   eax,ecx,edx,ebx;
 340         unsigned long   esp;
 341         unsigned long   ebp;
 342         unsigned long   esi;
 343         unsigned long   edi;
 344         unsigned short  es, __esh;
 345         unsigned short  cs, __csh;
 346         unsigned short  ss, __ssh;
 347         unsigned short  ds, __dsh;
 348         unsigned short  fs, __fsh;
 349         unsigned short  gs, __gsh;
 350         unsigned short  ldt, __ldth;
 351         unsigned short  trace, io_bitmap_base;
 352         /*
 353          * The extra 1 is there because the CPU will access an
 354          * additional byte beyond the end of the IO permission
 355          * bitmap. The extra byte must be all 1 bits, and must
 356          * be within the limit.
 357          */
 358         unsigned long   io_bitmap[IO_BITMAP_LONGS + 1];
 359         /*
 360          * Cache the current maximum and the last task that used the bitmap:
 361          */
 362         unsigned long io_bitmap_max;
 363         struct thread_struct *io_bitmap_owner;
 364         /*
 365          * pads the TSS to be cacheline-aligned (size is 0x100)
 366          */
 367         unsigned long __cacheline_filler[35];
 368         /*
 369          * .. and then another 0x100 bytes for emergency kernel stack
 370          */
 371         unsigned long stack[64];
 372 } __attribute__((packed));
 373
 374 #define ARCH_MIN_TASKALIGN      16
 375
 376 struct thread_struct {
 377 /* cached TLS descriptors. */
 378         struct desc_struct tls_array[GDT_ENTRY_TLS_ENTRIES];
 379         unsigned long   esp0;
 380         unsigned long   sysenter_cs;
 381         unsigned long   eip;
 382         unsigned long   esp;
 383         unsigned long   fs;
 384         unsigned long   gs;
 385 /* Hardware debugging registers */
 386         unsigned long   debugreg[8];  /* %%db0-7 debug registers */
 387 /* fault info */
 388         unsigned long   cr2, trap_no, error_code;
 389 /* floating point info */
 390         union i387_union        i387;
 391 /* virtual 86 mode info */
 392         struct vm86_struct __user * vm86_info;
 393         unsigned long           screen_bitmap;
 394         unsigned long           v86flags, v86mask, saved_esp0;
 395         unsigned int            saved_fs, saved_gs;
 396 /* IO permissions */
 397         unsigned long   *io_bitmap_ptr;
 398         unsigned long   iopl;
 399 /* max allowed port in the bitmap, in bytes: */
 400         unsigned long   io_bitmap_max;
 401 };
 402
 403 #define INIT_THREAD  {                                                  \
 404         .esp0 = sizeof(init_stack) + (long)&init_stack,                 \
 405         .vm86_info = NULL,                                              \
 406         .sysenter_cs = __KERNEL_CS,                                     \
 407         .io_bitmap_ptr = NULL,                                          \
 408         .fs = __KERNEL_PDA,                                             \
 409 }
 410
 411 /*
 412  * Note that the .io_bitmap member must be extra-big. This is because
 413  * the CPU will access an additional byte beyond the end of the IO
 414  * permission bitmap. The extra byte must be all 1 bits, and must
 415  * be within the limit.
 416  */
 417 #define INIT_TSS  {                                                     \
 418         .esp0           = sizeof(init_stack) + (long)&init_stack,       \
 419         .ss0            = __KERNEL_DS,                                  \
 420         .ss1            = __KERNEL_CS,                                  \
 421         .io_bitmap_base = INVALID_IO_BITMAP_OFFSET,                     \
 422         .io_bitmap      = { [ 0 ... IO_BITMAP_LONGS] = ~0 },            \
 423 }
 424
 425 #define start_thread(regs, new_eip, new_esp) do {               \
 426         __asm__("movl %0,%%gs": :"r" (0));                      \
 427         regs->xfs = 0;                                          \
 428         set_fs(USER_DS);                                        \
 429         regs->xds = __USER_DS;                                  \
 430         regs->xes = __USER_DS;                                  \
 431         regs->xss = __USER_DS;                                  \
 432         regs->xcs = __USER_CS;                                  \
 433         regs->eip = new_eip;                                    \
 434         regs->esp = new_esp;                                    \
 435 } while (0)
 436
 437 /* Forward declaration, a strange C thing */
 438 struct task_struct;
 439 struct mm_struct;
 440
 441 /* Free all resources held by a thread. */
 442 extern void release_thread(struct task_struct *);
 443
 444 /* Prepare to copy thread state - unlazy all lazy status */
 445 extern void prepare_to_copy(struct task_struct *tsk);
 446
 447 /*
 448  * create a kernel thread without removing it from tasklists
 449  */
 450 extern int kernel_thread(int (*fn)(void *), void * arg, unsigned long flags);
 451
 452 extern unsigned long thread_saved_pc(struct task_struct *tsk);
 453 void show_trace(struct task_struct *task, struct pt_regs *regs, unsigned long *stack);
 454
 455 unsigned long get_wchan(struct task_struct *p);
 456
 457 #define THREAD_SIZE_LONGS      (THREAD_SIZE/sizeof(unsigned long))
 458 #define KSTK_TOP(info)                                                 \
 459 ({                                                                     \
 460        unsigned long *__ptr = (unsigned long *)(info);                 \
 461        (unsigned long)(&__ptr[THREAD_SIZE_LONGS]);                     \
 462 })
 463
 464 /*
 465  * The below -8 is to reserve 8 bytes on top of the ring0 stack.
 466  * This is necessary to guarantee that the entire "struct pt_regs"
 467  * is accessable even if the CPU haven't stored the SS/ESP registers
 468  * on the stack (interrupt gate does not save these registers
 469  * when switching to the same priv ring).
 470  * Therefore beware: accessing the xss/esp fields of the
 471  * "struct pt_regs" is possible, but they may contain the
 472  * completely wrong values.
 473  */
 474 #define task_pt_regs(task)                                             \
 475 ({                                                                     \
 476        struct pt_regs *__regs__;                                       \
 477        __regs__ = (struct pt_regs *)(KSTK_TOP(task_stack_page(task))-8); \
 478        __regs__ - 1;                                                   \
 479 })
 480
 481 #define KSTK_EIP(task) (task_pt_regs(task)->eip)
 482 #define KSTK_ESP(task) (task_pt_regs(task)->esp)
 483
 484
 485 struct microcode_header {
 486         unsigned int hdrver;
 487         unsigned int rev;
 488         unsigned int date;
 489         unsigned int sig;
 490         unsigned int cksum;
 491         unsigned int ldrver;
 492         unsigned int pf;
 493         unsigned int datasize;
 494         unsigned int totalsize;
 495         unsigned int reserved[3];
 496 };
 497
 498 struct microcode {
 499         struct microcode_header hdr;
 500         unsigned int bits[0];
 501 };
 502
 503 typedef struct microcode microcode_t;
 504 typedef struct microcode_header microcode_header_t;
 505
 506 /* microcode format is extended from prescott processors */
 507 struct extended_signature {
 508         unsigned int sig;
 509         unsigned int pf;
 510         unsigned int cksum;
 511 };
 512
 513 struct extended_sigtable {
 514         unsigned int count;
 515         unsigned int cksum;
 516         unsigned int reserved[3];
 517         struct extended_signature sigs[0];
 518 };
 519
 520 /* REP NOP (PAUSE) is a good thing to insert into busy-wait loops. */
 521 static inline void rep_nop(void)
 522 {
 523         __asm__ __volatile__("rep;nop": : :"memory");
 524 }
 525
 526 #define cpu_relax()     rep_nop()
 527
 528 static inline void native_load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 529 {
 530         tss->esp0 = thread->esp0;
 531         /* This can only happen when SEP is enabled, no need to test "SEP"arately */
 532         if (unlikely(tss->ss1 != thread->sysenter_cs)) {
 533                 tss->ss1 = thread->sysenter_cs;
 534                 wrmsr(MSR_IA32_SYSENTER_CS, thread->sysenter_cs, 0);
 535         }
 536 }
 537
 538
 539 static inline unsigned long native_get_debugreg(int regno)
 540 {
 541         unsigned long val = 0;  /* Damn you, gcc! */
 542
 543         switch (regno) {
 544         case 0:
 545                 asm("movl %%db0, %0" :"=r" (val)); break;
 546         case 1:
 547                 asm("movl %%db1, %0" :"=r" (val)); break;
 548         case 2:
 549                 asm("movl %%db2, %0" :"=r" (val)); break;
 550         case 3:
 551                 asm("movl %%db3, %0" :"=r" (val)); break;
 552         case 6:
 553                 asm("movl %%db6, %0" :"=r" (val)); break;
 554         case 7:
 555                 asm("movl %%db7, %0" :"=r" (val)); break;
 556         default:
 557                 BUG();
 558         }
 559         return val;
 560 }
 561
 562 static inline void native_set_debugreg(int regno, unsigned long value)
 563 {
 564         switch (regno) {
 565         case 0:
 566                 asm("movl %0,%%db0"     : /* no output */ :"r" (value));
 567                 break;
 568         case 1:
 569                 asm("movl %0,%%db1"     : /* no output */ :"r" (value));
 570                 break;
 571         case 2:
 572                 asm("movl %0,%%db2"     : /* no output */ :"r" (value));
 573                 break;
 574         case 3:
 575                 asm("movl %0,%%db3"     : /* no output */ :"r" (value));
 576                 break;
 577         case 6:
 578                 asm("movl %0,%%db6"     : /* no output */ :"r" (value));
 579                 break;
 580         case 7:
 581                 asm("movl %0,%%db7"     : /* no output */ :"r" (value));
 582                 break;
 583         default:
 584                 BUG();
 585         }
 586 }
 587
 588 /*
 589  * Set IOPL bits in EFLAGS from given mask
 590  */
 591 static inline void native_set_iopl_mask(unsigned mask)
 592 {
 593         unsigned int reg;
 594         __asm__ __volatile__ ("pushfl;"
 595                               "popl %0;"
 596                               "andl %1, %0;"
 597                               "orl %2, %0;"
 598                               "pushl %0;"
 599                               "popfl"
 600                                 : "=&r" (reg)
 601                                 : "i" (~X86_EFLAGS_IOPL), "r" (mask));
 602 }
 603
 604 #ifdef CONFIG_PARAVIRT
 605 #include <asm/paravirt.h>
 606 #else
 607 #define paravirt_enabled() 0
 608 #define __cpuid native_cpuid
 609
 610 static inline void load_esp0(struct tss_struct *tss, struct thread_struct *thread)
 611 {
 612         native_load_esp0(tss, thread);
 613 }
 614
 615 /*
 616  * These special macros can be used to get or set a debugging register
 617  */
 618 #define get_debugreg(var, register)                             \
 619         (var) = native_get_debugreg(register)
 620 #define set_debugreg(value, register)                           \
 621         native_set_debugreg(register, value)
 622
 623 #define set_iopl_mask native_set_iopl_mask
 624 #endif /* CONFIG_PARAVIRT */
 625
 626 /*
 627  * Generic CPUID function
 628  * clear %ecx since some cpus (Cyrix MII) do not set or clear %ecx
 629  * resulting in stale register contents being returned.
 630  */
 631 static inline void cpuid(unsigned int op, unsigned int *eax, unsigned int *ebx, unsigned int *ecx, unsigned int *edx)
 632 {
 633         *eax = op;
 634         *ecx = 0;
 635         __cpuid(eax, ebx, ecx, edx);
 636 }
 637
 638 /* Some CPUID calls want 'count' to be placed in ecx */
 639 static inline void cpuid_count(int op, int count, int *eax, int *ebx, int *ecx,
 640                                int *edx)
 641 {
 642         *eax = op;
 643         *ecx = count;
 644         __cpuid(eax, ebx, ecx, edx);
 645 }
 646
 647 /*
 648  * CPUID functions returning a single datum
 649  */
 650 static inline unsigned int cpuid_eax(unsigned int op)
 651 {
 652         unsigned int eax, ebx, ecx, edx;
 653
 654         cpuid(op, &eax, &ebx, &ecx, &edx);
 655         return eax;
 656 }
 657 static inline unsigned int cpuid_ebx(unsigned int op)
 658 {
 659         unsigned int eax, ebx, ecx, edx;
 660
 661         cpuid(op, &eax, &ebx, &ecx, &edx);
 662         return ebx;
 663 }
 664 static inline unsigned int cpuid_ecx(unsigned int op)
 665 {
 666         unsigned int eax, ebx, ecx, edx;
 667
 668         cpuid(op, &eax, &ebx, &ecx, &edx);
 669         return ecx;
 670 }
 671 static inline unsigned int cpuid_edx(unsigned int op)
 672 {
 673         unsigned int eax, ebx, ecx, edx;
 674
 675         cpuid(op, &eax, &ebx, &ecx, &edx);
 676         return edx;
 677 }
 678
 679 /* generic versions from gas */
 680 #define GENERIC_NOP1    ".byte 0x90\n"
 681 #define GENERIC_NOP2            ".byte 0x89,0xf6\n"
 682 #define GENERIC_NOP3        ".byte 0x8d,0x76,0x00\n"
 683 #define GENERIC_NOP4        ".byte 0x8d,0x74,0x26,0x00\n"
 684 #define GENERIC_NOP5        GENERIC_NOP1 GENERIC_NOP4
 685 #define GENERIC_NOP6    ".byte 0x8d,0xb6,0x00,0x00,0x00,0x00\n"
 686 #define GENERIC_NOP7    ".byte 0x8d,0xb4,0x26,0x00,0x00,0x00,0x00\n"
 687 #define GENERIC_NOP8    GENERIC_NOP1 GENERIC_NOP7
 688
 689 /* Opteron nops */
 690 #define K8_NOP1 GENERIC_NOP1
 691 #define K8_NOP2 ".byte 0x66,0x90\n"
 692 #define K8_NOP3 ".byte 0x66,0x66,0x90\n"
 693 #define K8_NOP4 ".byte 0x66,0x66,0x66,0x90\n"
 694 #define K8_NOP5 K8_NOP3 K8_NOP2
 695 #define K8_NOP6 K8_NOP3 K8_NOP3
 696 #define K8_NOP7 K8_NOP4 K8_NOP3
 697 #define K8_NOP8 K8_NOP4 K8_NOP4
 698
 699 /* K7 nops */
 700 /* uses eax dependencies (arbitary choice) */
 701 #define K7_NOP1  GENERIC_NOP1
 702 #define K7_NOP2 ".byte 0x8b,0xc0\n"
 703 #define K7_NOP3 ".byte 0x8d,0x04,0x20\n"
 704 #define K7_NOP4 ".byte 0x8d,0x44,0x20,0x00\n"
 705 #define K7_NOP5 K7_NOP4 ASM_NOP1
 706 #define K7_NOP6 ".byte 0x8d,0x80,0,0,0,0\n"
 707 #define K7_NOP7        ".byte 0x8D,0x04,0x05,0,0,0,0\n"
 708 #define K7_NOP8        K7_NOP7 ASM_NOP1
 709
 710 #ifdef CONFIG_MK8
 711 #define ASM_NOP1 K8_NOP1
 712 #define ASM_NOP2 K8_NOP2
 713 #define ASM_NOP3 K8_NOP3
 714 #define ASM_NOP4 K8_NOP4
 715 #define ASM_NOP5 K8_NOP5
 716 #define ASM_NOP6 K8_NOP6
 717 #define ASM_NOP7 K8_NOP7
 718 #define ASM_NOP8 K8_NOP8
 719 #elif defined(CONFIG_MK7)
 720 #define ASM_NOP1 K7_NOP1
 721 #define ASM_NOP2 K7_NOP2
 722 #define ASM_NOP3 K7_NOP3
 723 #define ASM_NOP4 K7_NOP4
 724 #define ASM_NOP5 K7_NOP5
 725 #define ASM_NOP6 K7_NOP6
 726 #define ASM_NOP7 K7_NOP7
 727 #define ASM_NOP8 K7_NOP8
 728 #else
 729 #define ASM_NOP1 GENERIC_NOP1
 730 #define ASM_NOP2 GENERIC_NOP2
 731 #define ASM_NOP3 GENERIC_NOP3
 732 #define ASM_NOP4 GENERIC_NOP4
 733 #define ASM_NOP5 GENERIC_NOP5
 734 #define ASM_NOP6 GENERIC_NOP6
 735 #define ASM_NOP7 GENERIC_NOP7
 736 #define ASM_NOP8 GENERIC_NOP8
 737 #endif
 738
 739 #define ASM_NOP_MAX 8
 740
 741 /* Prefetch instructions for Pentium III and AMD Athlon */
 742 /* It's not worth to care about 3dnow! prefetches for the K6
 743    because they are microcoded there and very slow.
 744    However we don't do prefetches for pre XP Athlons currently
 745    That should be fixed. */
 746 #define ARCH_HAS_PREFETCH
 747 static inline void prefetch(const void *x)
 748 {
 749         alternative_input(ASM_NOP4,
 750                           "prefetchnta (%1)",
 751                           X86_FEATURE_XMM,
 752                           "r" (x));
 753 }
 754
 755 #define ARCH_HAS_PREFETCH
 756 #define ARCH_HAS_PREFETCHW
 757 #define ARCH_HAS_SPINLOCK_PREFETCH
 758
 759 /* 3dnow! prefetch to get an exclusive cache line. Useful for
 760    spinlocks to avoid one state transition in the cache coherency protocol. */
 761 static inline void prefetchw(const void *x)
 762 {
 763         alternative_input(ASM_NOP4,
 764                           "prefetchw (%1)",
 765                           X86_FEATURE_3DNOW,
 766                           "r" (x));
 767 }
 768 #define spin_lock_prefetch(x)   prefetchw(x)
 769
 770 extern void select_idle_routine(const struct cpuinfo_x86 *c);
 771
 772 #define cache_line_size() (boot_cpu_data.x86_cache_alignment)
 773
 774 extern unsigned long boot_option_idle_override;
 775 extern void enable_sep_cpu(void);
 776 extern int sysenter_setup(void);
 777
 778 extern void cpu_set_gdt(int);
 779 extern void cpu_init(void);
 780
 781 #endif /* __ASM_I386_PROCESSOR_H */