git.oblomov.eu Git - linux-2.6/blob - include/asm-blackfin/mach-bf548/bfin_serial_5xx.h

   1 /*
   2  * file:        include/asm-blackfin/mach-bf548/bfin_serial_5xx.h
   3  * based on:
   4  * author:
   5  *
   6  * created:
   7  * description:
   8  *      blackfin serial driver head file
   9  * rev:
  10  *
  11  * modified:
  12  *
  13  *
  14  * bugs:         enter bugs at http://blackfin.uclinux.org/
  15  *
  16  * this program is free software; you can redistribute it and/or modify
  17  * it under the terms of the gnu general public license as published by
  18  * the free software foundation; either version 2, or (at your option)
  19  * any later version.
  20  *
  21  * this program is distributed in the hope that it will be useful,
  22  * but without any warranty; without even the implied warranty of
  23  * merchantability or fitness for a particular purpose.  see the
  24  * gnu general public license for more details.
  25  *
  26  * you should have received a copy of the gnu general public license
  27  * along with this program; see the file copying.
  28  * if not, write to the free software foundation,
  29  * 59 temple place - suite 330, boston, ma 02111-1307, usa.
  30  */
  31
  32 #include <linux/serial.h>
  33 #include <asm/dma.h>
  34 #include <asm/portmux.h>
  35
  36 #define UART_GET_CHAR(uart)     bfin_read16(((uart)->port.membase + OFFSET_RBR))
  37 #define UART_GET_DLL(uart)      bfin_read16(((uart)->port.membase + OFFSET_DLL))
  38 #define UART_GET_DLH(uart)      bfin_read16(((uart)->port.membase + OFFSET_DLH))
  39 #define UART_GET_IER(uart)      bfin_read16(((uart)->port.membase + OFFSET_IER_SET))
  40 #define UART_GET_LCR(uart)      bfin_read16(((uart)->port.membase + OFFSET_LCR))
  41 #define UART_GET_LSR(uart)      bfin_read16(((uart)->port.membase + OFFSET_LSR))
  42 #define UART_GET_GCTL(uart)     bfin_read16(((uart)->port.membase + OFFSET_GCTL))
  43 #define UART_GET_MSR(uart)      bfin_read16(((uart)->port.membase + OFFSET_MSR))
  44 #define UART_GET_MCR(uart)      bfin_read16(((uart)->port.membase + OFFSET_MCR))
  45
  46 #define UART_PUT_CHAR(uart,v)   bfin_write16(((uart)->port.membase + OFFSET_THR),v)
  47 #define UART_PUT_DLL(uart,v)    bfin_write16(((uart)->port.membase + OFFSET_DLL),v)
  48 #define UART_SET_IER(uart,v)    bfin_write16(((uart)->port.membase + OFFSET_IER_SET),v)
  49 #define UART_CLEAR_IER(uart,v)    bfin_write16(((uart)->port.membase + OFFSET_IER_CLEAR),v)
  50 #define UART_PUT_DLH(uart,v)    bfin_write16(((uart)->port.membase + OFFSET_DLH),v)
  51 #define UART_PUT_LSR(uart,v)    bfin_write16(((uart)->port.membase + OFFSET_LSR),v)
  52 #define UART_PUT_LCR(uart,v)    bfin_write16(((uart)->port.membase + OFFSET_LCR),v)
  53 #define UART_CLEAR_LSR(uart)    bfin_write16(((uart)->port.membase + OFFSET_LSR), -1)
  54 #define UART_PUT_GCTL(uart,v)   bfin_write16(((uart)->port.membase + OFFSET_GCTL),v)
  55 #define UART_PUT_MCR(uart,v)    bfin_write16(((uart)->port.membase + OFFSET_MCR),v)
  56
  57 #if defined(CONFIG_BFIN_UART0_CTSRTS) || defined(CONFIG_BFIN_UART1_CTSRTS)
  58 # define CONFIG_SERIAL_BFIN_CTSRTS
  59
  60 # ifndef CONFIG_UART0_CTS_PIN
  61 #  define CONFIG_UART0_CTS_PIN -1
  62 # endif
  63
  64 # ifndef CONFIG_UART0_RTS_PIN
  65 #  define CONFIG_UART0_RTS_PIN -1
  66 # endif
  67
  68 # ifndef CONFIG_UART1_CTS_PIN
  69 #  define CONFIG_UART1_CTS_PIN -1
  70 # endif
  71
  72 # ifndef CONFIG_UART1_RTS_PIN
  73 #  define CONFIG_UART1_RTS_PIN -1
  74 # endif
  75 #endif
  76 /*
  77  * The pin configuration is different from schematic
  78  */
  79 struct bfin_serial_port {
  80         struct uart_port        port;
  81         unsigned int            old_status;
  82 #ifdef CONFIG_SERIAL_BFIN_DMA
  83         int                     tx_done;
  84         int                     tx_count;
  85         struct circ_buf         rx_dma_buf;
  86         struct timer_list       rx_dma_timer;
  87         int                     rx_dma_nrows;
  88         unsigned int            tx_dma_channel;
  89         unsigned int            rx_dma_channel;
  90         struct work_struct      tx_dma_workqueue;
  91 #endif
  92 #ifdef CONFIG_SERIAL_BFIN_CTSRTS
  93         struct work_struct      cts_workqueue;
  94         int             cts_pin;
  95         int             rts_pin;
  96 #endif
  97 };
  98
  99 struct bfin_serial_port bfin_serial_ports[BFIN_UART_NR_PORTS];
 100 struct bfin_serial_res {
 101         unsigned long   uart_base_addr;
 102         int             uart_irq;
 103 #ifdef CONFIG_SERIAL_BFIN_DMA
 104         unsigned int    uart_tx_dma_channel;
 105         unsigned int    uart_rx_dma_channel;
 106 #endif
 107 #ifdef CONFIG_SERIAL_BFIN_CTSRTS
 108         int     uart_cts_pin;
 109         int     uart_rts_pin;
 110 #endif
 111 };
 112
 113 struct bfin_serial_res bfin_serial_resource[] = {
 114 #ifdef CONFIG_SERIAL_BFIN_UART0
 115         {
 116         0xFFC00400,
 117         IRQ_UART0_RX,
 118 #ifdef CONFIG_SERIAL_BFIN_DMA
 119         CH_UART0_TX,
 120         CH_UART0_RX,
 121 #endif
 122 #ifdef CONFIG_BFIN_UART0_CTSRTS
 123         CONFIG_UART0_CTS_PIN,
 124         CONFIG_UART0_RTS_PIN,
 125 #endif
 126         },
 127 #endif
 128 #ifdef CONFIG_SERIAL_BFIN_UART1
 129         {
 130         0xFFC02000,
 131         IRQ_UART1_RX,
 132 #ifdef CONFIG_SERIAL_BFIN_DMA
 133         CH_UART1_TX,
 134         CH_UART1_RX,
 135 #endif
 136         },
 137 #endif
 138 #ifdef CONFIG_SERIAL_BFIN_UART2
 139         {
 140         0xFFC02100,
 141         IRQ_UART2_RX,
 142 #ifdef CONFIG_SERIAL_BFIN_DMA
 143         CH_UART2_TX,
 144         CH_UART2_RX,
 145 #endif
 146 #ifdef CONFIG_BFIN_UART2_CTSRTS
 147         CONFIG_UART2_CTS_PIN,
 148         CONFIG_UART2_RTS_PIN,
 149 #endif
 150         },
 151 #endif
 152 #ifdef CONFIG_SERIAL_BFIN_UART3
 153         {
 154         0xFFC03100,
 155         IRQ_UART3_RX,
 156 #ifdef CONFIG_SERIAL_BFIN_DMA
 157         CH_UART3_TX,
 158         CH_UART3_RX,
 159 #endif
 160         },
 161 #endif
 162 };
 163
 164 int nr_ports = ARRAY_SIZE(bfin_serial_resource);
 165
 166 #define DRIVER_NAME "bfin-uart"
 167
 168 static void bfin_serial_hw_init(struct bfin_serial_port *uart)
 169 {
 170 #ifdef CONFIG_SERIAL_BFIN_UART0
 171         peripheral_request(P_UART0_TX, DRIVER_NAME);
 172         peripheral_request(P_UART0_RX, DRIVER_NAME);
 173 #endif
 174
 175 #ifdef CONFIG_SERIAL_BFIN_UART1
 176         peripheral_request(P_UART1_TX, DRIVER_NAME);
 177         peripheral_request(P_UART1_RX, DRIVER_NAME);
 178
 179 #ifdef CONFIG_BFIN_UART1_CTSRTS
 180         peripheral_request(P_UART1_RTS, DRIVER_NAME);
 181         peripheral_request(P_UART1_CTS DRIVER_NAME);
 182 #endif
 183 #endif
 184
 185 #ifdef CONFIG_SERIAL_BFIN_UART2
 186         peripheral_request(P_UART2_TX, DRIVER_NAME);
 187         peripheral_request(P_UART2_RX, DRIVER_NAME);
 188 #endif
 189
 190 #ifdef CONFIG_SERIAL_BFIN_UART3
 191         peripheral_request(P_UART3_TX, DRIVER_NAME);
 192         peripheral_request(P_UART3_RX, DRIVER_NAME);
 193
 194 #ifdef CONFIG_BFIN_UART3_CTSRTS
 195         peripheral_request(P_UART3_RTS, DRIVER_NAME);
 196         peripheral_request(P_UART3_CTS DRIVER_NAME);
 197 #endif
 198 #endif
 199         SSYNC();
 200 #ifdef CONFIG_SERIAL_BFIN_CTSRTS
 201         if (uart->cts_pin >= 0) {
 202                 gpio_request(uart->cts_pin, DRIVER_NAME);
 203                 gpio_direction_input(uart->cts_pin);
 204         }
 205
 206         if (uart->rts_pin >= 0) {
 207                 gpio_request(uart->rts_pin, DRIVER_NAME);
 208                 gpio_direction_output(uart->rts_pin, 0);
 209         }
 210 #endif
 211 }