[POWERPC] Remove unused pte_offset variable
[linux-2.6] / arch / powerpc / platforms / cell / iommu.c
1 /*
2  * IOMMU implementation for Cell Broadband Processor Architecture
3  *
4  * (C) Copyright IBM Corporation 2006-2008
5  *
6  * Author: Jeremy Kerr <jk@ozlabs.org>
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License as published by
10  * the Free Software Foundation; either version 2, or (at your option)
11  * any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  *
18  * You should have received a copy of the GNU General Public License
19  * along with this program; if not, write to the Free Software
20  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
21  */
22
23 #undef DEBUG
24
25 #include <linux/kernel.h>
26 #include <linux/init.h>
27 #include <linux/interrupt.h>
28 #include <linux/notifier.h>
29 #include <linux/of.h>
30 #include <linux/of_platform.h>
31
32 #include <asm/prom.h>
33 #include <asm/iommu.h>
34 #include <asm/machdep.h>
35 #include <asm/pci-bridge.h>
36 #include <asm/udbg.h>
37 #include <asm/lmb.h>
38 #include <asm/firmware.h>
39 #include <asm/cell-regs.h>
40
41 #include "interrupt.h"
42
43 /* Define CELL_IOMMU_REAL_UNMAP to actually unmap non-used pages
44  * instead of leaving them mapped to some dummy page. This can be
45  * enabled once the appropriate workarounds for spider bugs have
46  * been enabled
47  */
48 #define CELL_IOMMU_REAL_UNMAP
49
50 /* Define CELL_IOMMU_STRICT_PROTECTION to enforce protection of
51  * IO PTEs based on the transfer direction. That can be enabled
52  * once spider-net has been fixed to pass the correct direction
53  * to the DMA mapping functions
54  */
55 #define CELL_IOMMU_STRICT_PROTECTION
56
57
58 #define NR_IOMMUS                       2
59
60 /* IOC mmap registers */
61 #define IOC_Reg_Size                    0x2000
62
63 #define IOC_IOPT_CacheInvd              0x908
64 #define IOC_IOPT_CacheInvd_NE_Mask      0xffe0000000000000ul
65 #define IOC_IOPT_CacheInvd_IOPTE_Mask   0x000003fffffffff8ul
66 #define IOC_IOPT_CacheInvd_Busy         0x0000000000000001ul
67
68 #define IOC_IOST_Origin                 0x918
69 #define IOC_IOST_Origin_E               0x8000000000000000ul
70 #define IOC_IOST_Origin_HW              0x0000000000000800ul
71 #define IOC_IOST_Origin_HL              0x0000000000000400ul
72
73 #define IOC_IO_ExcpStat                 0x920
74 #define IOC_IO_ExcpStat_V               0x8000000000000000ul
75 #define IOC_IO_ExcpStat_SPF_Mask        0x6000000000000000ul
76 #define IOC_IO_ExcpStat_SPF_S           0x6000000000000000ul
77 #define IOC_IO_ExcpStat_SPF_P           0x4000000000000000ul
78 #define IOC_IO_ExcpStat_ADDR_Mask       0x00000007fffff000ul
79 #define IOC_IO_ExcpStat_RW_Mask         0x0000000000000800ul
80 #define IOC_IO_ExcpStat_IOID_Mask       0x00000000000007fful
81
82 #define IOC_IO_ExcpMask                 0x928
83 #define IOC_IO_ExcpMask_SFE             0x4000000000000000ul
84 #define IOC_IO_ExcpMask_PFE             0x2000000000000000ul
85
86 #define IOC_IOCmd_Offset                0x1000
87
88 #define IOC_IOCmd_Cfg                   0xc00
89 #define IOC_IOCmd_Cfg_TE                0x0000800000000000ul
90
91
92 /* Segment table entries */
93 #define IOSTE_V                 0x8000000000000000ul /* valid */
94 #define IOSTE_H                 0x4000000000000000ul /* cache hint */
95 #define IOSTE_PT_Base_RPN_Mask  0x3ffffffffffff000ul /* base RPN of IOPT */
96 #define IOSTE_NPPT_Mask         0x0000000000000fe0ul /* no. pages in IOPT */
97 #define IOSTE_PS_Mask           0x0000000000000007ul /* page size */
98 #define IOSTE_PS_4K             0x0000000000000001ul /*   - 4kB  */
99 #define IOSTE_PS_64K            0x0000000000000003ul /*   - 64kB */
100 #define IOSTE_PS_1M             0x0000000000000005ul /*   - 1MB  */
101 #define IOSTE_PS_16M            0x0000000000000007ul /*   - 16MB */
102
103 /* Page table entries */
104 #define IOPTE_PP_W              0x8000000000000000ul /* protection: write */
105 #define IOPTE_PP_R              0x4000000000000000ul /* protection: read */
106 #define IOPTE_M                 0x2000000000000000ul /* coherency required */
107 #define IOPTE_SO_R              0x1000000000000000ul /* ordering: writes */
108 #define IOPTE_SO_RW             0x1800000000000000ul /* ordering: r & w */
109 #define IOPTE_RPN_Mask          0x07fffffffffff000ul /* RPN */
110 #define IOPTE_H                 0x0000000000000800ul /* cache hint */
111 #define IOPTE_IOID_Mask         0x00000000000007fful /* ioid */
112
113
114 /* IOMMU sizing */
115 #define IO_SEGMENT_SHIFT        28
116 #define IO_PAGENO_BITS          (IO_SEGMENT_SHIFT - IOMMU_PAGE_SHIFT)
117
118 /* The high bit needs to be set on every DMA address */
119 #define SPIDER_DMA_OFFSET       0x80000000ul
120
121 struct iommu_window {
122         struct list_head list;
123         struct cbe_iommu *iommu;
124         unsigned long offset;
125         unsigned long size;
126         unsigned int ioid;
127         struct iommu_table table;
128 };
129
130 #define NAMESIZE 8
131 struct cbe_iommu {
132         int nid;
133         char name[NAMESIZE];
134         void __iomem *xlate_regs;
135         void __iomem *cmd_regs;
136         unsigned long *stab;
137         unsigned long *ptab;
138         void *pad_page;
139         struct list_head windows;
140 };
141
142 /* Static array of iommus, one per node
143  *   each contains a list of windows, keyed from dma_window property
144  *   - on bus setup, look for a matching window, or create one
145  *   - on dev setup, assign iommu_table ptr
146  */
147 static struct cbe_iommu iommus[NR_IOMMUS];
148 static int cbe_nr_iommus;
149
150 static void invalidate_tce_cache(struct cbe_iommu *iommu, unsigned long *pte,
151                 long n_ptes)
152 {
153         unsigned long __iomem *reg;
154         unsigned long val;
155         long n;
156
157         reg = iommu->xlate_regs + IOC_IOPT_CacheInvd;
158
159         while (n_ptes > 0) {
160                 /* we can invalidate up to 1 << 11 PTEs at once */
161                 n = min(n_ptes, 1l << 11);
162                 val = (((n /*- 1*/) << 53) & IOC_IOPT_CacheInvd_NE_Mask)
163                         | (__pa(pte) & IOC_IOPT_CacheInvd_IOPTE_Mask)
164                         | IOC_IOPT_CacheInvd_Busy;
165
166                 out_be64(reg, val);
167                 while (in_be64(reg) & IOC_IOPT_CacheInvd_Busy)
168                         ;
169
170                 n_ptes -= n;
171                 pte += n;
172         }
173 }
174
175 static void tce_build_cell(struct iommu_table *tbl, long index, long npages,
176                 unsigned long uaddr, enum dma_data_direction direction)
177 {
178         int i;
179         unsigned long *io_pte, base_pte;
180         struct iommu_window *window =
181                 container_of(tbl, struct iommu_window, table);
182
183         /* implementing proper protection causes problems with the spidernet
184          * driver - check mapping directions later, but allow read & write by
185          * default for now.*/
186 #ifdef CELL_IOMMU_STRICT_PROTECTION
187         /* to avoid referencing a global, we use a trick here to setup the
188          * protection bit. "prot" is setup to be 3 fields of 4 bits apprended
189          * together for each of the 3 supported direction values. It is then
190          * shifted left so that the fields matching the desired direction
191          * lands on the appropriate bits, and other bits are masked out.
192          */
193         const unsigned long prot = 0xc48;
194         base_pte =
195                 ((prot << (52 + 4 * direction)) & (IOPTE_PP_W | IOPTE_PP_R))
196                 | IOPTE_M | IOPTE_SO_RW | (window->ioid & IOPTE_IOID_Mask);
197 #else
198         base_pte = IOPTE_PP_W | IOPTE_PP_R | IOPTE_M | IOPTE_SO_RW |
199                 (window->ioid & IOPTE_IOID_Mask);
200 #endif
201
202         io_pte = (unsigned long *)tbl->it_base + (index - tbl->it_offset);
203
204         for (i = 0; i < npages; i++, uaddr += IOMMU_PAGE_SIZE)
205                 io_pte[i] = base_pte | (__pa(uaddr) & IOPTE_RPN_Mask);
206
207         mb();
208
209         invalidate_tce_cache(window->iommu, io_pte, npages);
210
211         pr_debug("tce_build_cell(index=%lx,n=%lx,dir=%d,base_pte=%lx)\n",
212                  index, npages, direction, base_pte);
213 }
214
215 static void tce_free_cell(struct iommu_table *tbl, long index, long npages)
216 {
217
218         int i;
219         unsigned long *io_pte, pte;
220         struct iommu_window *window =
221                 container_of(tbl, struct iommu_window, table);
222
223         pr_debug("tce_free_cell(index=%lx,n=%lx)\n", index, npages);
224
225 #ifdef CELL_IOMMU_REAL_UNMAP
226         pte = 0;
227 #else
228         /* spider bridge does PCI reads after freeing - insert a mapping
229          * to a scratch page instead of an invalid entry */
230         pte = IOPTE_PP_R | IOPTE_M | IOPTE_SO_RW | __pa(window->iommu->pad_page)
231                 | (window->ioid & IOPTE_IOID_Mask);
232 #endif
233
234         io_pte = (unsigned long *)tbl->it_base + (index - tbl->it_offset);
235
236         for (i = 0; i < npages; i++)
237                 io_pte[i] = pte;
238
239         mb();
240
241         invalidate_tce_cache(window->iommu, io_pte, npages);
242 }
243
244 static irqreturn_t ioc_interrupt(int irq, void *data)
245 {
246         unsigned long stat;
247         struct cbe_iommu *iommu = data;
248
249         stat = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
250
251         /* Might want to rate limit it */
252         printk(KERN_ERR "iommu: DMA exception 0x%016lx\n", stat);
253         printk(KERN_ERR "  V=%d, SPF=[%c%c], RW=%s, IOID=0x%04x\n",
254                !!(stat & IOC_IO_ExcpStat_V),
255                (stat & IOC_IO_ExcpStat_SPF_S) ? 'S' : ' ',
256                (stat & IOC_IO_ExcpStat_SPF_P) ? 'P' : ' ',
257                (stat & IOC_IO_ExcpStat_RW_Mask) ? "Read" : "Write",
258                (unsigned int)(stat & IOC_IO_ExcpStat_IOID_Mask));
259         printk(KERN_ERR "  page=0x%016lx\n",
260                stat & IOC_IO_ExcpStat_ADDR_Mask);
261
262         /* clear interrupt */
263         stat &= ~IOC_IO_ExcpStat_V;
264         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat, stat);
265
266         return IRQ_HANDLED;
267 }
268
269 static int cell_iommu_find_ioc(int nid, unsigned long *base)
270 {
271         struct device_node *np;
272         struct resource r;
273
274         *base = 0;
275
276         /* First look for new style /be nodes */
277         for_each_node_by_name(np, "ioc") {
278                 if (of_node_to_nid(np) != nid)
279                         continue;
280                 if (of_address_to_resource(np, 0, &r)) {
281                         printk(KERN_ERR "iommu: can't get address for %s\n",
282                                np->full_name);
283                         continue;
284                 }
285                 *base = r.start;
286                 of_node_put(np);
287                 return 0;
288         }
289
290         /* Ok, let's try the old way */
291         for_each_node_by_type(np, "cpu") {
292                 const unsigned int *nidp;
293                 const unsigned long *tmp;
294
295                 nidp = of_get_property(np, "node-id", NULL);
296                 if (nidp && *nidp == nid) {
297                         tmp = of_get_property(np, "ioc-translation", NULL);
298                         if (tmp) {
299                                 *base = *tmp;
300                                 of_node_put(np);
301                                 return 0;
302                         }
303                 }
304         }
305
306         return -ENODEV;
307 }
308
309 static void cell_iommu_setup_page_tables(struct cbe_iommu *iommu,
310                                 unsigned long dbase, unsigned long dsize,
311                                 unsigned long fbase, unsigned long fsize)
312 {
313         struct page *page;
314         int i;
315         unsigned long reg, segments, pages_per_segment, ptab_size, stab_size,
316                       n_pte_pages, base;
317
318         base = dbase;
319         if (fsize != 0)
320                 base = min(fbase, dbase);
321
322         segments = max(dbase + dsize, fbase + fsize) >> IO_SEGMENT_SHIFT;
323         pages_per_segment = 1ull << IO_PAGENO_BITS;
324
325         pr_debug("%s: iommu[%d]: segments: %lu, pages per segment: %lu\n",
326                         __FUNCTION__, iommu->nid, segments, pages_per_segment);
327
328         /* set up the segment table */
329         stab_size = segments * sizeof(unsigned long);
330         page = alloc_pages_node(iommu->nid, GFP_KERNEL, get_order(stab_size));
331         BUG_ON(!page);
332         iommu->stab = page_address(page);
333         clear_page(iommu->stab);
334
335         /* ... and the page tables. Since these are contiguous, we can treat
336          * the page tables as one array of ptes, like pSeries does.
337          */
338         ptab_size = segments * pages_per_segment * sizeof(unsigned long);
339         pr_debug("%s: iommu[%d]: ptab_size: %lu, order: %d\n", __FUNCTION__,
340                         iommu->nid, ptab_size, get_order(ptab_size));
341         page = alloc_pages_node(iommu->nid, GFP_KERNEL, get_order(ptab_size));
342         BUG_ON(!page);
343
344         iommu->ptab = page_address(page);
345         memset(iommu->ptab, 0, ptab_size);
346
347         /* allocate a bogus page for the end of each mapping */
348         page = alloc_pages_node(iommu->nid, GFP_KERNEL, 0);
349         BUG_ON(!page);
350         iommu->pad_page = page_address(page);
351         clear_page(iommu->pad_page);
352
353         /* number of pages needed for a page table */
354         n_pte_pages = (pages_per_segment *
355                        sizeof(unsigned long)) >> IOMMU_PAGE_SHIFT;
356
357         pr_debug("%s: iommu[%d]: stab at %p, ptab at %p, n_pte_pages: %lu\n",
358                         __FUNCTION__, iommu->nid, iommu->stab, iommu->ptab,
359                         n_pte_pages);
360
361         /* initialise the STEs */
362         reg = IOSTE_V | ((n_pte_pages - 1) << 5);
363
364         if (IOMMU_PAGE_SIZE == 0x1000)
365                 reg |= IOSTE_PS_4K;
366         else if (IOMMU_PAGE_SIZE == 0x10000)
367                 reg |= IOSTE_PS_64K;
368         else {
369                 extern void __unknown_page_size_error(void);
370                 __unknown_page_size_error();
371         }
372
373         pr_debug("Setting up IOMMU stab:\n");
374         for (i = base >> IO_SEGMENT_SHIFT; i < segments; i++) {
375                 iommu->stab[i] = reg |
376                         (__pa(iommu->ptab) + n_pte_pages * IOMMU_PAGE_SIZE * i);
377                 pr_debug("\t[%d] 0x%016lx\n", i, iommu->stab[i]);
378         }
379 }
380
381 static void cell_iommu_enable_hardware(struct cbe_iommu *iommu)
382 {
383         int ret;
384         unsigned long reg, xlate_base;
385         unsigned int virq;
386
387         if (cell_iommu_find_ioc(iommu->nid, &xlate_base))
388                 panic("%s: missing IOC register mappings for node %d\n",
389                       __FUNCTION__, iommu->nid);
390
391         iommu->xlate_regs = ioremap(xlate_base, IOC_Reg_Size);
392         iommu->cmd_regs = iommu->xlate_regs + IOC_IOCmd_Offset;
393
394         /* ensure that the STEs have updated */
395         mb();
396
397         /* setup interrupts for the iommu. */
398         reg = in_be64(iommu->xlate_regs + IOC_IO_ExcpStat);
399         out_be64(iommu->xlate_regs + IOC_IO_ExcpStat,
400                         reg & ~IOC_IO_ExcpStat_V);
401         out_be64(iommu->xlate_regs + IOC_IO_ExcpMask,
402                         IOC_IO_ExcpMask_PFE | IOC_IO_ExcpMask_SFE);
403
404         virq = irq_create_mapping(NULL,
405                         IIC_IRQ_IOEX_ATI | (iommu->nid << IIC_IRQ_NODE_SHIFT));
406         BUG_ON(virq == NO_IRQ);
407
408         ret = request_irq(virq, ioc_interrupt, IRQF_DISABLED,
409                         iommu->name, iommu);
410         BUG_ON(ret);
411
412         /* set the IOC segment table origin register (and turn on the iommu) */
413         reg = IOC_IOST_Origin_E | __pa(iommu->stab) | IOC_IOST_Origin_HW;
414         out_be64(iommu->xlate_regs + IOC_IOST_Origin, reg);
415         in_be64(iommu->xlate_regs + IOC_IOST_Origin);
416
417         /* turn on IO translation */
418         reg = in_be64(iommu->cmd_regs + IOC_IOCmd_Cfg) | IOC_IOCmd_Cfg_TE;
419         out_be64(iommu->cmd_regs + IOC_IOCmd_Cfg, reg);
420 }
421
422 static void cell_iommu_setup_hardware(struct cbe_iommu *iommu,
423         unsigned long base, unsigned long size)
424 {
425         cell_iommu_setup_page_tables(iommu, base, size, 0, 0);
426         cell_iommu_enable_hardware(iommu);
427 }
428
429 #if 0/* Unused for now */
430 static struct iommu_window *find_window(struct cbe_iommu *iommu,
431                 unsigned long offset, unsigned long size)
432 {
433         struct iommu_window *window;
434
435         /* todo: check for overlapping (but not equal) windows) */
436
437         list_for_each_entry(window, &(iommu->windows), list) {
438                 if (window->offset == offset && window->size == size)
439                         return window;
440         }
441
442         return NULL;
443 }
444 #endif
445
446 static inline u32 cell_iommu_get_ioid(struct device_node *np)
447 {
448         const u32 *ioid;
449
450         ioid = of_get_property(np, "ioid", NULL);
451         if (ioid == NULL) {
452                 printk(KERN_WARNING "iommu: missing ioid for %s using 0\n",
453                        np->full_name);
454                 return 0;
455         }
456
457         return *ioid;
458 }
459
460 static struct iommu_window * __init
461 cell_iommu_setup_window(struct cbe_iommu *iommu, struct device_node *np,
462                         unsigned long offset, unsigned long size,
463                         unsigned long pte_offset)
464 {
465         struct iommu_window *window;
466         u32 ioid;
467
468         ioid = cell_iommu_get_ioid(np);
469
470         window = kmalloc_node(sizeof(*window), GFP_KERNEL, iommu->nid);
471         BUG_ON(window == NULL);
472
473         window->offset = offset;
474         window->size = size;
475         window->ioid = ioid;
476         window->iommu = iommu;
477
478         window->table.it_blocksize = 16;
479         window->table.it_base = (unsigned long)iommu->ptab;
480         window->table.it_index = iommu->nid;
481         window->table.it_offset = (offset >> IOMMU_PAGE_SHIFT) + pte_offset;
482         window->table.it_size = size >> IOMMU_PAGE_SHIFT;
483
484         iommu_init_table(&window->table, iommu->nid);
485
486         pr_debug("\tioid      %d\n", window->ioid);
487         pr_debug("\tblocksize %ld\n", window->table.it_blocksize);
488         pr_debug("\tbase      0x%016lx\n", window->table.it_base);
489         pr_debug("\toffset    0x%lx\n", window->table.it_offset);
490         pr_debug("\tsize      %ld\n", window->table.it_size);
491
492         list_add(&window->list, &iommu->windows);
493
494         if (offset != 0)
495                 return window;
496
497         /* We need to map and reserve the first IOMMU page since it's used
498          * by the spider workaround. In theory, we only need to do that when
499          * running on spider but it doesn't really matter.
500          *
501          * This code also assumes that we have a window that starts at 0,
502          * which is the case on all spider based blades.
503          */
504         __set_bit(0, window->table.it_map);
505         tce_build_cell(&window->table, window->table.it_offset, 1,
506                        (unsigned long)iommu->pad_page, DMA_TO_DEVICE);
507         window->table.it_hint = window->table.it_blocksize;
508
509         return window;
510 }
511
512 static struct cbe_iommu *cell_iommu_for_node(int nid)
513 {
514         int i;
515
516         for (i = 0; i < cbe_nr_iommus; i++)
517                 if (iommus[i].nid == nid)
518                         return &iommus[i];
519         return NULL;
520 }
521
522 static unsigned long cell_dma_direct_offset;
523
524 static unsigned long dma_iommu_fixed_base;
525 struct dma_mapping_ops dma_iommu_fixed_ops;
526
527 static void cell_dma_dev_setup_iommu(struct device *dev)
528 {
529         struct iommu_window *window;
530         struct cbe_iommu *iommu;
531         struct dev_archdata *archdata = &dev->archdata;
532
533         /* Current implementation uses the first window available in that
534          * node's iommu. We -might- do something smarter later though it may
535          * never be necessary
536          */
537         iommu = cell_iommu_for_node(archdata->numa_node);
538         if (iommu == NULL || list_empty(&iommu->windows)) {
539                 printk(KERN_ERR "iommu: missing iommu for %s (node %d)\n",
540                        archdata->of_node ? archdata->of_node->full_name : "?",
541                        archdata->numa_node);
542                 return;
543         }
544         window = list_entry(iommu->windows.next, struct iommu_window, list);
545
546         archdata->dma_data = &window->table;
547 }
548
549 static void cell_dma_dev_setup_fixed(struct device *dev);
550
551 static void cell_dma_dev_setup(struct device *dev)
552 {
553         struct dev_archdata *archdata = &dev->archdata;
554
555         /* Order is important here, these are not mutually exclusive */
556         if (get_dma_ops(dev) == &dma_iommu_fixed_ops)
557                 cell_dma_dev_setup_fixed(dev);
558         else if (get_pci_dma_ops() == &dma_iommu_ops)
559                 cell_dma_dev_setup_iommu(dev);
560         else if (get_pci_dma_ops() == &dma_direct_ops)
561                 archdata->dma_data = (void *)cell_dma_direct_offset;
562         else
563                 BUG();
564 }
565
566 static void cell_pci_dma_dev_setup(struct pci_dev *dev)
567 {
568         cell_dma_dev_setup(&dev->dev);
569 }
570
571 static int cell_of_bus_notify(struct notifier_block *nb, unsigned long action,
572                               void *data)
573 {
574         struct device *dev = data;
575
576         /* We are only intereted in device addition */
577         if (action != BUS_NOTIFY_ADD_DEVICE)
578                 return 0;
579
580         /* We use the PCI DMA ops */
581         dev->archdata.dma_ops = get_pci_dma_ops();
582
583         cell_dma_dev_setup(dev);
584
585         return 0;
586 }
587
588 static struct notifier_block cell_of_bus_notifier = {
589         .notifier_call = cell_of_bus_notify
590 };
591
592 static int __init cell_iommu_get_window(struct device_node *np,
593                                          unsigned long *base,
594                                          unsigned long *size)
595 {
596         const void *dma_window;
597         unsigned long index;
598
599         /* Use ibm,dma-window if available, else, hard code ! */
600         dma_window = of_get_property(np, "ibm,dma-window", NULL);
601         if (dma_window == NULL) {
602                 *base = 0;
603                 *size = 0x80000000u;
604                 return -ENODEV;
605         }
606
607         of_parse_dma_window(np, dma_window, &index, base, size);
608         return 0;
609 }
610
611 static struct cbe_iommu * __init cell_iommu_alloc(struct device_node *np)
612 {
613         struct cbe_iommu *iommu;
614         int nid, i;
615
616         /* Get node ID */
617         nid = of_node_to_nid(np);
618         if (nid < 0) {
619                 printk(KERN_ERR "iommu: failed to get node for %s\n",
620                        np->full_name);
621                 return NULL;
622         }
623         pr_debug("iommu: setting up iommu for node %d (%s)\n",
624                  nid, np->full_name);
625
626         /* XXX todo: If we can have multiple windows on the same IOMMU, which
627          * isn't the case today, we probably want here to check wether the
628          * iommu for that node is already setup.
629          * However, there might be issue with getting the size right so let's
630          * ignore that for now. We might want to completely get rid of the
631          * multiple window support since the cell iommu supports per-page ioids
632          */
633
634         if (cbe_nr_iommus >= NR_IOMMUS) {
635                 printk(KERN_ERR "iommu: too many IOMMUs detected ! (%s)\n",
636                        np->full_name);
637                 return NULL;
638         }
639
640         /* Init base fields */
641         i = cbe_nr_iommus++;
642         iommu = &iommus[i];
643         iommu->stab = NULL;
644         iommu->nid = nid;
645         snprintf(iommu->name, sizeof(iommu->name), "iommu%d", i);
646         INIT_LIST_HEAD(&iommu->windows);
647
648         return iommu;
649 }
650
651 static void __init cell_iommu_init_one(struct device_node *np,
652                                        unsigned long offset)
653 {
654         struct cbe_iommu *iommu;
655         unsigned long base, size;
656
657         iommu = cell_iommu_alloc(np);
658         if (!iommu)
659                 return;
660
661         /* Obtain a window for it */
662         cell_iommu_get_window(np, &base, &size);
663
664         pr_debug("\ttranslating window 0x%lx...0x%lx\n",
665                  base, base + size - 1);
666
667         /* Initialize the hardware */
668         cell_iommu_setup_hardware(iommu, base, size);
669
670         /* Setup the iommu_table */
671         cell_iommu_setup_window(iommu, np, base, size,
672                                 offset >> IOMMU_PAGE_SHIFT);
673 }
674
675 static void __init cell_disable_iommus(void)
676 {
677         int node;
678         unsigned long base, val;
679         void __iomem *xregs, *cregs;
680
681         /* Make sure IOC translation is disabled on all nodes */
682         for_each_online_node(node) {
683                 if (cell_iommu_find_ioc(node, &base))
684                         continue;
685                 xregs = ioremap(base, IOC_Reg_Size);
686                 if (xregs == NULL)
687                         continue;
688                 cregs = xregs + IOC_IOCmd_Offset;
689
690                 pr_debug("iommu: cleaning up iommu on node %d\n", node);
691
692                 out_be64(xregs + IOC_IOST_Origin, 0);
693                 (void)in_be64(xregs + IOC_IOST_Origin);
694                 val = in_be64(cregs + IOC_IOCmd_Cfg);
695                 val &= ~IOC_IOCmd_Cfg_TE;
696                 out_be64(cregs + IOC_IOCmd_Cfg, val);
697                 (void)in_be64(cregs + IOC_IOCmd_Cfg);
698
699                 iounmap(xregs);
700         }
701 }
702
703 static int __init cell_iommu_init_disabled(void)
704 {
705         struct device_node *np = NULL;
706         unsigned long base = 0, size;
707
708         /* When no iommu is present, we use direct DMA ops */
709         set_pci_dma_ops(&dma_direct_ops);
710
711         /* First make sure all IOC translation is turned off */
712         cell_disable_iommus();
713
714         /* If we have no Axon, we set up the spider DMA magic offset */
715         if (of_find_node_by_name(NULL, "axon") == NULL)
716                 cell_dma_direct_offset = SPIDER_DMA_OFFSET;
717
718         /* Now we need to check to see where the memory is mapped
719          * in PCI space. We assume that all busses use the same dma
720          * window which is always the case so far on Cell, thus we
721          * pick up the first pci-internal node we can find and check
722          * the DMA window from there.
723          */
724         for_each_node_by_name(np, "axon") {
725                 if (np->parent == NULL || np->parent->parent != NULL)
726                         continue;
727                 if (cell_iommu_get_window(np, &base, &size) == 0)
728                         break;
729         }
730         if (np == NULL) {
731                 for_each_node_by_name(np, "pci-internal") {
732                         if (np->parent == NULL || np->parent->parent != NULL)
733                                 continue;
734                         if (cell_iommu_get_window(np, &base, &size) == 0)
735                                 break;
736                 }
737         }
738         of_node_put(np);
739
740         /* If we found a DMA window, we check if it's big enough to enclose
741          * all of physical memory. If not, we force enable IOMMU
742          */
743         if (np && size < lmb_end_of_DRAM()) {
744                 printk(KERN_WARNING "iommu: force-enabled, dma window"
745                        " (%ldMB) smaller than total memory (%ldMB)\n",
746                        size >> 20, lmb_end_of_DRAM() >> 20);
747                 return -ENODEV;
748         }
749
750         cell_dma_direct_offset += base;
751
752         if (cell_dma_direct_offset != 0)
753                 ppc_md.pci_dma_dev_setup = cell_pci_dma_dev_setup;
754
755         printk("iommu: disabled, direct DMA offset is 0x%lx\n",
756                cell_dma_direct_offset);
757
758         return 0;
759 }
760
761 /*
762  *  Fixed IOMMU mapping support
763  *
764  *  This code adds support for setting up a fixed IOMMU mapping on certain
765  *  cell machines. For 64-bit devices this avoids the performance overhead of
766  *  mapping and unmapping pages at runtime. 32-bit devices are unable to use
767  *  the fixed mapping.
768  *
769  *  The fixed mapping is established at boot, and maps all of physical memory
770  *  1:1 into device space at some offset. On machines with < 30 GB of memory
771  *  we setup the fixed mapping immediately above the normal IOMMU window.
772  *
773  *  For example a machine with 4GB of memory would end up with the normal
774  *  IOMMU window from 0-2GB and the fixed mapping window from 2GB to 6GB. In
775  *  this case a 64-bit device wishing to DMA to 1GB would be told to DMA to
776  *  3GB, plus any offset required by firmware. The firmware offset is encoded
777  *  in the "dma-ranges" property.
778  *
779  *  On machines with 30GB or more of memory, we are unable to place the fixed
780  *  mapping above the normal IOMMU window as we would run out of address space.
781  *  Instead we move the normal IOMMU window to coincide with the hash page
782  *  table, this region does not need to be part of the fixed mapping as no
783  *  device should ever be DMA'ing to it. We then setup the fixed mapping
784  *  from 0 to 32GB.
785  */
786
787 static u64 cell_iommu_get_fixed_address(struct device *dev)
788 {
789         u64 cpu_addr, size, best_size, pci_addr = OF_BAD_ADDR;
790         struct device_node *np;
791         const u32 *ranges = NULL;
792         int i, len, best;
793
794         np = of_node_get(dev->archdata.of_node);
795         while (np) {
796                 ranges = of_get_property(np, "dma-ranges", &len);
797                 if (ranges)
798                         break;
799                 np = of_get_next_parent(np);
800         }
801
802         if (!ranges) {
803                 dev_dbg(dev, "iommu: no dma-ranges found\n");
804                 goto out;
805         }
806
807         len /= sizeof(u32);
808
809         /* dma-ranges format:
810          * 1 cell:  pci space
811          * 2 cells: pci address
812          * 2 cells: parent address
813          * 2 cells: size
814          */
815         for (i = 0, best = -1, best_size = 0; i < len; i += 7) {
816                 cpu_addr = of_translate_dma_address(np, ranges +i + 3);
817                 size = of_read_number(ranges + i + 5, 2);
818
819                 if (cpu_addr == 0 && size > best_size) {
820                         best = i;
821                         best_size = size;
822                 }
823         }
824
825         if (best >= 0)
826                 pci_addr = of_read_number(ranges + best + 1, 2);
827         else
828                 dev_dbg(dev, "iommu: no suitable range found!\n");
829
830 out:
831         of_node_put(np);
832
833         return pci_addr;
834 }
835
836 static int dma_set_mask_and_switch(struct device *dev, u64 dma_mask)
837 {
838         if (!dev->dma_mask || !dma_supported(dev, dma_mask))
839                 return -EIO;
840
841         if (dma_mask == DMA_BIT_MASK(64) &&
842                 cell_iommu_get_fixed_address(dev) != OF_BAD_ADDR)
843         {
844                 dev_dbg(dev, "iommu: 64-bit OK, using fixed ops\n");
845                 set_dma_ops(dev, &dma_iommu_fixed_ops);
846         } else {
847                 dev_dbg(dev, "iommu: not 64-bit, using default ops\n");
848                 set_dma_ops(dev, get_pci_dma_ops());
849         }
850
851         cell_dma_dev_setup(dev);
852
853         *dev->dma_mask = dma_mask;
854
855         return 0;
856 }
857
858 static void cell_dma_dev_setup_fixed(struct device *dev)
859 {
860         struct dev_archdata *archdata = &dev->archdata;
861         u64 addr;
862
863         addr = cell_iommu_get_fixed_address(dev) + dma_iommu_fixed_base;
864         archdata->dma_data = (void *)addr;
865
866         dev_dbg(dev, "iommu: fixed addr = %lx\n", addr);
867 }
868
869 static void cell_iommu_setup_fixed_ptab(struct cbe_iommu *iommu,
870         struct device_node *np, unsigned long dbase, unsigned long dsize,
871         unsigned long fbase, unsigned long fsize)
872 {
873         unsigned long base_pte, uaddr, *io_pte;
874         int i;
875
876         dma_iommu_fixed_base = fbase;
877
878         /* convert from bytes into page table indices */
879         dbase = dbase >> IOMMU_PAGE_SHIFT;
880         dsize = dsize >> IOMMU_PAGE_SHIFT;
881         fbase = fbase >> IOMMU_PAGE_SHIFT;
882         fsize = fsize >> IOMMU_PAGE_SHIFT;
883
884         pr_debug("iommu: mapping 0x%lx pages from 0x%lx\n", fsize, fbase);
885
886         io_pte = iommu->ptab;
887         base_pte = IOPTE_PP_W | IOPTE_PP_R | IOPTE_M | IOPTE_SO_RW
888                     | (cell_iommu_get_ioid(np) & IOPTE_IOID_Mask);
889
890         uaddr = 0;
891         for (i = fbase; i < fbase + fsize; i++, uaddr += IOMMU_PAGE_SIZE) {
892                 /* Don't touch the dynamic region */
893                 if (i >= dbase && i < (dbase + dsize)) {
894                         pr_debug("iommu: fixed/dynamic overlap, skipping\n");
895                         continue;
896                 }
897                 io_pte[i] = base_pte | (__pa(uaddr) & IOPTE_RPN_Mask);
898         }
899
900         mb();
901 }
902
903 static int __init cell_iommu_fixed_mapping_init(void)
904 {
905         unsigned long dbase, dsize, fbase, fsize, hbase, hend;
906         struct cbe_iommu *iommu;
907         struct device_node *np;
908
909         /* The fixed mapping is only supported on axon machines */
910         np = of_find_node_by_name(NULL, "axon");
911         if (!np) {
912                 pr_debug("iommu: fixed mapping disabled, no axons found\n");
913                 return -1;
914         }
915
916         /* We must have dma-ranges properties for fixed mapping to work */
917         for (np = NULL; (np = of_find_all_nodes(np));) {
918                 if (of_find_property(np, "dma-ranges", NULL))
919                         break;
920         }
921         of_node_put(np);
922
923         if (!np) {
924                 pr_debug("iommu: no dma-ranges found, no fixed mapping\n");
925                 return -1;
926         }
927
928         /* The default setup is to have the fixed mapping sit after the
929          * dynamic region, so find the top of the largest IOMMU window
930          * on any axon, then add the size of RAM and that's our max value.
931          * If that is > 32GB we have to do other shennanigans.
932          */
933         fbase = 0;
934         for_each_node_by_name(np, "axon") {
935                 cell_iommu_get_window(np, &dbase, &dsize);
936                 fbase = max(fbase, dbase + dsize);
937         }
938
939         fbase = _ALIGN_UP(fbase, 1 << IO_SEGMENT_SHIFT);
940         fsize = lmb_phys_mem_size();
941
942         if ((fbase + fsize) <= 0x800000000)
943                 hbase = 0; /* use the device tree window */
944         else {
945                 /* If we're over 32 GB we need to cheat. We can't map all of
946                  * RAM with the fixed mapping, and also fit the dynamic
947                  * region. So try to place the dynamic region where the hash
948                  * table sits, drivers never need to DMA to it, we don't
949                  * need a fixed mapping for that area.
950                  */
951                 if (!htab_address) {
952                         pr_debug("iommu: htab is NULL, on LPAR? Huh?\n");
953                         return -1;
954                 }
955                 hbase = __pa(htab_address);
956                 hend  = hbase + htab_size_bytes;
957
958                 /* The window must start and end on a segment boundary */
959                 if ((hbase != _ALIGN_UP(hbase, 1 << IO_SEGMENT_SHIFT)) ||
960                     (hend != _ALIGN_UP(hend, 1 << IO_SEGMENT_SHIFT))) {
961                         pr_debug("iommu: hash window not segment aligned\n");
962                         return -1;
963                 }
964
965                 /* Check the hash window fits inside the real DMA window */
966                 for_each_node_by_name(np, "axon") {
967                         cell_iommu_get_window(np, &dbase, &dsize);
968
969                         if (hbase < dbase || (hend > (dbase + dsize))) {
970                                 pr_debug("iommu: hash window doesn't fit in"
971                                          "real DMA window\n");
972                                 return -1;
973                         }
974                 }
975
976                 fbase = 0;
977         }
978
979         /* Setup the dynamic regions */
980         for_each_node_by_name(np, "axon") {
981                 iommu = cell_iommu_alloc(np);
982                 BUG_ON(!iommu);
983
984                 if (hbase == 0)
985                         cell_iommu_get_window(np, &dbase, &dsize);
986                 else {
987                         dbase = hbase;
988                         dsize = htab_size_bytes;
989                 }
990
991                 printk(KERN_DEBUG "iommu: node %d, dynamic window 0x%lx-0x%lx "
992                         "fixed window 0x%lx-0x%lx\n", iommu->nid, dbase,
993                          dbase + dsize, fbase, fbase + fsize);
994
995                 cell_iommu_setup_page_tables(iommu, dbase, dsize, fbase, fsize);
996                 cell_iommu_setup_fixed_ptab(iommu, np, dbase, dsize,
997                                              fbase, fsize);
998                 cell_iommu_enable_hardware(iommu);
999                 cell_iommu_setup_window(iommu, np, dbase, dsize, 0);
1000         }
1001
1002         dma_iommu_fixed_ops = dma_direct_ops;
1003         dma_iommu_fixed_ops.set_dma_mask = dma_set_mask_and_switch;
1004
1005         dma_iommu_ops.set_dma_mask = dma_set_mask_and_switch;
1006         set_pci_dma_ops(&dma_iommu_ops);
1007
1008         return 0;
1009 }
1010
1011 static int iommu_fixed_disabled;
1012
1013 static int __init setup_iommu_fixed(char *str)
1014 {
1015         if (strcmp(str, "off") == 0)
1016                 iommu_fixed_disabled = 1;
1017
1018         return 1;
1019 }
1020 __setup("iommu_fixed=", setup_iommu_fixed);
1021
1022 static int __init cell_iommu_init(void)
1023 {
1024         struct device_node *np;
1025
1026         /* If IOMMU is disabled or we have little enough RAM to not need
1027          * to enable it, we setup a direct mapping.
1028          *
1029          * Note: should we make sure we have the IOMMU actually disabled ?
1030          */
1031         if (iommu_is_off ||
1032             (!iommu_force_on && lmb_end_of_DRAM() <= 0x80000000ull))
1033                 if (cell_iommu_init_disabled() == 0)
1034                         goto bail;
1035
1036         /* Setup various ppc_md. callbacks */
1037         ppc_md.pci_dma_dev_setup = cell_pci_dma_dev_setup;
1038         ppc_md.tce_build = tce_build_cell;
1039         ppc_md.tce_free = tce_free_cell;
1040
1041         if (!iommu_fixed_disabled && cell_iommu_fixed_mapping_init() == 0)
1042                 goto bail;
1043
1044         /* Create an iommu for each /axon node.  */
1045         for_each_node_by_name(np, "axon") {
1046                 if (np->parent == NULL || np->parent->parent != NULL)
1047                         continue;
1048                 cell_iommu_init_one(np, 0);
1049         }
1050
1051         /* Create an iommu for each toplevel /pci-internal node for
1052          * old hardware/firmware
1053          */
1054         for_each_node_by_name(np, "pci-internal") {
1055                 if (np->parent == NULL || np->parent->parent != NULL)
1056                         continue;
1057                 cell_iommu_init_one(np, SPIDER_DMA_OFFSET);
1058         }
1059
1060         /* Setup default PCI iommu ops */
1061         set_pci_dma_ops(&dma_iommu_ops);
1062
1063  bail:
1064         /* Register callbacks on OF platform device addition/removal
1065          * to handle linking them to the right DMA operations
1066          */
1067         bus_register_notifier(&of_platform_bus_type, &cell_of_bus_notifier);
1068
1069         return 0;
1070 }
1071 machine_arch_initcall(cell, cell_iommu_init);
1072 machine_arch_initcall(celleb_native, cell_iommu_init);
1073