Merge branch 'sched/latest' of git://git.kernel.org/pub/scm/linux/kernel/git/ghaskins...
[linux-2.6] / drivers / media / video / cx18 / cx18-mailbox.c
1 /*
2  *  cx18 mailbox functions
3  *
4  *  Copyright (C) 2007  Hans Verkuil <hverkuil@xs4all.nl>
5  *  Copyright (C) 2008  Andy Walls <awalls@radix.net>
6  *
7  *  This program is free software; you can redistribute it and/or modify
8  *  it under the terms of the GNU General Public License as published by
9  *  the Free Software Foundation; either version 2 of the License, or
10  *  (at your option) any later version.
11  *
12  *  This program is distributed in the hope that it will be useful,
13  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
14  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15  *  GNU General Public License for more details.
16  *
17  *  You should have received a copy of the GNU General Public License
18  *  along with this program; if not, write to the Free Software
19  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA
20  *  02111-1307  USA
21  */
22
23 #include <stdarg.h>
24
25 #include "cx18-driver.h"
26 #include "cx18-io.h"
27 #include "cx18-scb.h"
28 #include "cx18-irq.h"
29 #include "cx18-mailbox.h"
30 #include "cx18-queue.h"
31 #include "cx18-streams.h"
32
33 static const char *rpu_str[] = { "APU", "CPU", "EPU", "HPU" };
34
35 #define API_FAST (1 << 2) /* Short timeout */
36 #define API_SLOW (1 << 3) /* Additional 300ms timeout */
37
38 struct cx18_api_info {
39         u32 cmd;
40         u8 flags;               /* Flags, see above */
41         u8 rpu;                 /* Processing unit */
42         const char *name;       /* The name of the command */
43 };
44
45 #define API_ENTRY(rpu, x, f) { (x), (f), (rpu), #x }
46
47 static const struct cx18_api_info api_info[] = {
48         /* MPEG encoder API */
49         API_ENTRY(CPU, CX18_CPU_SET_CHANNEL_TYPE,               0),
50         API_ENTRY(CPU, CX18_EPU_DEBUG,                          0),
51         API_ENTRY(CPU, CX18_CREATE_TASK,                        0),
52         API_ENTRY(CPU, CX18_DESTROY_TASK,                       0),
53         API_ENTRY(CPU, CX18_CPU_CAPTURE_START,                  API_SLOW),
54         API_ENTRY(CPU, CX18_CPU_CAPTURE_STOP,                   API_SLOW),
55         API_ENTRY(CPU, CX18_CPU_CAPTURE_PAUSE,                  0),
56         API_ENTRY(CPU, CX18_CPU_CAPTURE_RESUME,                 0),
57         API_ENTRY(CPU, CX18_CPU_SET_CHANNEL_TYPE,               0),
58         API_ENTRY(CPU, CX18_CPU_SET_STREAM_OUTPUT_TYPE,         0),
59         API_ENTRY(CPU, CX18_CPU_SET_VIDEO_IN,                   0),
60         API_ENTRY(CPU, CX18_CPU_SET_VIDEO_RATE,                 0),
61         API_ENTRY(CPU, CX18_CPU_SET_VIDEO_RESOLUTION,           0),
62         API_ENTRY(CPU, CX18_CPU_SET_FILTER_PARAM,               0),
63         API_ENTRY(CPU, CX18_CPU_SET_SPATIAL_FILTER_TYPE,        0),
64         API_ENTRY(CPU, CX18_CPU_SET_MEDIAN_CORING,              0),
65         API_ENTRY(CPU, CX18_CPU_SET_INDEXTABLE,                 0),
66         API_ENTRY(CPU, CX18_CPU_SET_AUDIO_PARAMETERS,           0),
67         API_ENTRY(CPU, CX18_CPU_SET_VIDEO_MUTE,                 0),
68         API_ENTRY(CPU, CX18_CPU_SET_AUDIO_MUTE,                 0),
69         API_ENTRY(CPU, CX18_CPU_SET_MISC_PARAMETERS,            0),
70         API_ENTRY(CPU, CX18_CPU_SET_RAW_VBI_PARAM,              API_SLOW),
71         API_ENTRY(CPU, CX18_CPU_SET_CAPTURE_LINE_NO,            0),
72         API_ENTRY(CPU, CX18_CPU_SET_COPYRIGHT,                  0),
73         API_ENTRY(CPU, CX18_CPU_SET_AUDIO_PID,                  0),
74         API_ENTRY(CPU, CX18_CPU_SET_VIDEO_PID,                  0),
75         API_ENTRY(CPU, CX18_CPU_SET_VER_CROP_LINE,              0),
76         API_ENTRY(CPU, CX18_CPU_SET_GOP_STRUCTURE,              0),
77         API_ENTRY(CPU, CX18_CPU_SET_SCENE_CHANGE_DETECTION,     0),
78         API_ENTRY(CPU, CX18_CPU_SET_ASPECT_RATIO,               0),
79         API_ENTRY(CPU, CX18_CPU_SET_SKIP_INPUT_FRAME,           0),
80         API_ENTRY(CPU, CX18_CPU_SET_SLICED_VBI_PARAM,           0),
81         API_ENTRY(CPU, CX18_CPU_SET_USERDATA_PLACE_HOLDER,      0),
82         API_ENTRY(CPU, CX18_CPU_GET_ENC_PTS,                    0),
83         API_ENTRY(CPU, CX18_CPU_DE_SET_MDL_ACK,                 0),
84         API_ENTRY(CPU, CX18_CPU_DE_SET_MDL,                     API_FAST),
85         API_ENTRY(CPU, CX18_CPU_DE_RELEASE_MDL,                 API_SLOW),
86         API_ENTRY(APU, CX18_APU_RESETAI,                        0),
87         API_ENTRY(CPU, CX18_CPU_DEBUG_PEEK32,                   0),
88         API_ENTRY(0, 0,                                         0),
89 };
90
91 static const struct cx18_api_info *find_api_info(u32 cmd)
92 {
93         int i;
94
95         for (i = 0; api_info[i].cmd; i++)
96                 if (api_info[i].cmd == cmd)
97                         return &api_info[i];
98         return NULL;
99 }
100
101 static void dump_mb(struct cx18 *cx, struct cx18_mailbox *mb, char *name)
102 {
103         char argstr[MAX_MB_ARGUMENTS*11+1];
104         char *p;
105         int i;
106
107         if (!(cx18_debug & CX18_DBGFLG_API))
108                 return;
109
110         for (i = 0, p = argstr; i < MAX_MB_ARGUMENTS; i++, p += 11) {
111                 /* kernel snprintf() appends '\0' always */
112                 snprintf(p, 12, " %#010x", mb->args[i]);
113         }
114         CX18_DEBUG_API("%s: req %#010x ack %#010x cmd %#010x err %#010x args%s"
115                 "\n", name, mb->request, mb->ack, mb->cmd, mb->error, argstr);
116 }
117
118
119 /*
120  * Functions that run in a work_queue work handling context
121  */
122
123 static void epu_dma_done(struct cx18 *cx, struct cx18_epu_work_order *order)
124 {
125         u32 handle, mdl_ack_count, id;
126         struct cx18_mailbox *mb;
127         struct cx18_mdl_ack *mdl_ack;
128         struct cx18_stream *s;
129         struct cx18_buffer *buf;
130         int i;
131
132         mb = &order->mb;
133         handle = mb->args[0];
134         s = cx18_handle_to_stream(cx, handle);
135
136         if (s == NULL) {
137                 CX18_WARN("Got DMA done notification for unknown/inactive"
138                           " handle %d, %s mailbox seq no %d\n", handle,
139                           (order->flags & CX18_F_EWO_MB_STALE_UPON_RECEIPT) ?
140                           "stale" : "good", mb->request);
141                 return;
142         }
143
144         mdl_ack_count = mb->args[2];
145         mdl_ack = order->mdl_ack;
146         for (i = 0; i < mdl_ack_count; i++, mdl_ack++) {
147                 id = mdl_ack->id;
148                 /*
149                  * Simple integrity check for processing a stale (and possibly
150                  * inconsistent mailbox): make sure the buffer id is in the
151                  * valid range for the stream.
152                  *
153                  * We go through the trouble of dealing with stale mailboxes
154                  * because most of the time, the mailbox data is still valid and
155                  * unchanged (and in practice the firmware ping-pongs the
156                  * two mdl_ack buffers so mdl_acks are not stale).
157                  *
158                  * There are occasions when we get a half changed mailbox,
159                  * which this check catches for a handle & id mismatch.  If the
160                  * handle and id do correspond, the worst case is that we
161                  * completely lost the old buffer, but pick up the new buffer
162                  * early (but the new mdl_ack is guaranteed to be good in this
163                  * case as the firmware wouldn't point us to a new mdl_ack until
164                  * it's filled in).
165                  *
166                  * cx18_queue_get buf() will detect the lost buffers
167                  * and send them back to q_free for fw rotation eventually.
168                  */
169                 if ((order->flags & CX18_F_EWO_MB_STALE_UPON_RECEIPT) &&
170                     !(id >= s->mdl_offset &&
171                       id < (s->mdl_offset + s->buffers))) {
172                         CX18_WARN("Fell behind! Ignoring stale mailbox with "
173                                   " inconsistent data. Lost buffer for mailbox "
174                                   "seq no %d\n", mb->request);
175                         break;
176                 }
177                 buf = cx18_queue_get_buf(s, id, mdl_ack->data_used);
178
179                 CX18_DEBUG_HI_DMA("DMA DONE for %s (buffer %d)\n", s->name, id);
180                 if (buf == NULL) {
181                         CX18_WARN("Could not find buf %d for stream %s\n",
182                                   id, s->name);
183                         /* Put as many buffers as possible back into fw use */
184                         cx18_stream_load_fw_queue(s);
185                         continue;
186                 }
187
188                 if (s->type == CX18_ENC_STREAM_TYPE_TS && s->dvb.enabled) {
189                         CX18_DEBUG_HI_DMA("TS recv bytesused = %d\n",
190                                           buf->bytesused);
191                         dvb_dmx_swfilter(&s->dvb.demux, buf->buf,
192                                          buf->bytesused);
193                 }
194                 /* Put as many buffers as possible back into fw use */
195                 cx18_stream_load_fw_queue(s);
196                 /* Put back TS buffer, since it was removed from all queues */
197                 if (s->type == CX18_ENC_STREAM_TYPE_TS)
198                         cx18_stream_put_buf_fw(s, buf);
199         }
200         wake_up(&cx->dma_waitq);
201         if (s->id != -1)
202                 wake_up(&s->waitq);
203 }
204
205 static void epu_debug(struct cx18 *cx, struct cx18_epu_work_order *order)
206 {
207         char *p;
208         char *str = order->str;
209
210         CX18_DEBUG_INFO("%x %s\n", order->mb.args[0], str);
211         p = strchr(str, '.');
212         if (!test_bit(CX18_F_I_LOADED_FW, &cx->i_flags) && p && p > str)
213                 CX18_INFO("FW version: %s\n", p - 1);
214 }
215
216 static void epu_cmd(struct cx18 *cx, struct cx18_epu_work_order *order)
217 {
218         switch (order->rpu) {
219         case CPU:
220         {
221                 switch (order->mb.cmd) {
222                 case CX18_EPU_DMA_DONE:
223                         epu_dma_done(cx, order);
224                         break;
225                 case CX18_EPU_DEBUG:
226                         epu_debug(cx, order);
227                         break;
228                 default:
229                         CX18_WARN("Unknown CPU to EPU mailbox command %#0x\n",
230                                   order->mb.cmd);
231                         break;
232                 }
233                 break;
234         }
235         case APU:
236                 CX18_WARN("Unknown APU to EPU mailbox command %#0x\n",
237                           order->mb.cmd);
238                 break;
239         default:
240                 break;
241         }
242 }
243
244 static
245 void free_epu_work_order(struct cx18 *cx, struct cx18_epu_work_order *order)
246 {
247         atomic_set(&order->pending, 0);
248 }
249
250 void cx18_epu_work_handler(struct work_struct *work)
251 {
252         struct cx18_epu_work_order *order =
253                         container_of(work, struct cx18_epu_work_order, work);
254         struct cx18 *cx = order->cx;
255         epu_cmd(cx, order);
256         free_epu_work_order(cx, order);
257 }
258
259
260 /*
261  * Functions that run in an interrupt handling context
262  */
263
264 static void mb_ack_irq(struct cx18 *cx, struct cx18_epu_work_order *order)
265 {
266         struct cx18_mailbox __iomem *ack_mb;
267         u32 ack_irq, req;
268
269         switch (order->rpu) {
270         case APU:
271                 ack_irq = IRQ_EPU_TO_APU_ACK;
272                 ack_mb = &cx->scb->apu2epu_mb;
273                 break;
274         case CPU:
275                 ack_irq = IRQ_EPU_TO_CPU_ACK;
276                 ack_mb = &cx->scb->cpu2epu_mb;
277                 break;
278         default:
279                 CX18_WARN("Unhandled RPU (%d) for command %x ack\n",
280                           order->rpu, order->mb.cmd);
281                 return;
282         }
283
284         req = order->mb.request;
285         /* Don't ack if the RPU has gotten impatient and timed us out */
286         if (req != cx18_readl(cx, &ack_mb->request) ||
287             req == cx18_readl(cx, &ack_mb->ack)) {
288                 CX18_DEBUG_WARN("Possibly falling behind: %s self-ack'ed our "
289                                 "incoming %s to EPU mailbox (sequence no. %u) "
290                                 "while processing\n",
291                                 rpu_str[order->rpu], rpu_str[order->rpu], req);
292                 order->flags |= CX18_F_EWO_MB_STALE_WHILE_PROC;
293                 return;
294         }
295         cx18_writel(cx, req, &ack_mb->ack);
296         cx18_write_reg_expect(cx, ack_irq, SW2_INT_SET, ack_irq, ack_irq);
297         return;
298 }
299
300 static int epu_dma_done_irq(struct cx18 *cx, struct cx18_epu_work_order *order)
301 {
302         u32 handle, mdl_ack_offset, mdl_ack_count;
303         struct cx18_mailbox *mb;
304
305         mb = &order->mb;
306         handle = mb->args[0];
307         mdl_ack_offset = mb->args[1];
308         mdl_ack_count = mb->args[2];
309
310         if (handle == CX18_INVALID_TASK_HANDLE ||
311             mdl_ack_count == 0 || mdl_ack_count > CX18_MAX_MDL_ACKS) {
312                 if ((order->flags & CX18_F_EWO_MB_STALE) == 0)
313                         mb_ack_irq(cx, order);
314                 return -1;
315         }
316
317         cx18_memcpy_fromio(cx, order->mdl_ack, cx->enc_mem + mdl_ack_offset,
318                            sizeof(struct cx18_mdl_ack) * mdl_ack_count);
319
320         if ((order->flags & CX18_F_EWO_MB_STALE) == 0)
321                 mb_ack_irq(cx, order);
322         return 1;
323 }
324
325 static
326 int epu_debug_irq(struct cx18 *cx, struct cx18_epu_work_order *order)
327 {
328         u32 str_offset;
329         char *str = order->str;
330
331         str[0] = '\0';
332         str_offset = order->mb.args[1];
333         if (str_offset) {
334                 cx18_setup_page(cx, str_offset);
335                 cx18_memcpy_fromio(cx, str, cx->enc_mem + str_offset, 252);
336                 str[252] = '\0';
337                 cx18_setup_page(cx, SCB_OFFSET);
338         }
339
340         if ((order->flags & CX18_F_EWO_MB_STALE) == 0)
341                 mb_ack_irq(cx, order);
342
343         return str_offset ? 1 : 0;
344 }
345
346 static inline
347 int epu_cmd_irq(struct cx18 *cx, struct cx18_epu_work_order *order)
348 {
349         int ret = -1;
350
351         switch (order->rpu) {
352         case CPU:
353         {
354                 switch (order->mb.cmd) {
355                 case CX18_EPU_DMA_DONE:
356                         ret = epu_dma_done_irq(cx, order);
357                         break;
358                 case CX18_EPU_DEBUG:
359                         ret = epu_debug_irq(cx, order);
360                         break;
361                 default:
362                         CX18_WARN("Unknown CPU to EPU mailbox command %#0x\n",
363                                   order->mb.cmd);
364                         break;
365                 }
366                 break;
367         }
368         case APU:
369                 CX18_WARN("Unknown APU to EPU mailbox command %#0x\n",
370                           order->mb.cmd);
371                 break;
372         default:
373                 break;
374         }
375         return ret;
376 }
377
378 static inline
379 struct cx18_epu_work_order *alloc_epu_work_order_irq(struct cx18 *cx)
380 {
381         int i;
382         struct cx18_epu_work_order *order = NULL;
383
384         for (i = 0; i < CX18_MAX_EPU_WORK_ORDERS; i++) {
385                 /*
386                  * We only need "pending" atomic to inspect its contents,
387                  * and need not do a check and set because:
388                  * 1. Any work handler thread only clears "pending" and only
389                  * on one, particular work order at a time, per handler thread.
390                  * 2. "pending" is only set here, and we're serialized because
391                  * we're called in an IRQ handler context.
392                  */
393                 if (atomic_read(&cx->epu_work_order[i].pending) == 0) {
394                         order = &cx->epu_work_order[i];
395                         atomic_set(&order->pending, 1);
396                         break;
397                 }
398         }
399         return order;
400 }
401
402 void cx18_api_epu_cmd_irq(struct cx18 *cx, int rpu)
403 {
404         struct cx18_mailbox __iomem *mb;
405         struct cx18_mailbox *order_mb;
406         struct cx18_epu_work_order *order;
407         int submit;
408
409         switch (rpu) {
410         case CPU:
411                 mb = &cx->scb->cpu2epu_mb;
412                 break;
413         case APU:
414                 mb = &cx->scb->apu2epu_mb;
415                 break;
416         default:
417                 return;
418         }
419
420         order = alloc_epu_work_order_irq(cx);
421         if (order == NULL) {
422                 CX18_WARN("Unable to find blank work order form to schedule "
423                           "incoming mailbox command processing\n");
424                 return;
425         }
426
427         order->flags = 0;
428         order->rpu = rpu;
429         order_mb = &order->mb;
430
431         /* mb->cmd and mb->args[0] through mb->args[2] */
432         cx18_memcpy_fromio(cx, &order_mb->cmd, &mb->cmd, 4 * sizeof(u32));
433         /* mb->request and mb->ack.  N.B. we want to read mb->ack last */
434         cx18_memcpy_fromio(cx, &order_mb->request, &mb->request,
435                            2 * sizeof(u32));
436
437         if (order_mb->request == order_mb->ack) {
438                 CX18_DEBUG_WARN("Possibly falling behind: %s self-ack'ed our "
439                                 "incoming %s to EPU mailbox (sequence no. %u)"
440                                 "\n",
441                                 rpu_str[rpu], rpu_str[rpu], order_mb->request);
442                 dump_mb(cx, order_mb, "incoming");
443                 order->flags = CX18_F_EWO_MB_STALE_UPON_RECEIPT;
444         }
445
446         /*
447          * Individual EPU command processing is responsible for ack-ing
448          * a non-stale mailbox as soon as possible
449          */
450         submit = epu_cmd_irq(cx, order);
451         if (submit > 0) {
452                 queue_work(cx->work_queue, &order->work);
453         }
454 }
455
456
457 /*
458  * Functions called from a non-interrupt, non work_queue context
459  */
460
461 static int cx18_api_call(struct cx18 *cx, u32 cmd, int args, u32 data[])
462 {
463         const struct cx18_api_info *info = find_api_info(cmd);
464         u32 state, irq, req, ack, err;
465         struct cx18_mailbox __iomem *mb;
466         u32 __iomem *xpu_state;
467         wait_queue_head_t *waitq;
468         struct mutex *mb_lock;
469         long int timeout, ret;
470         int i;
471
472         if (info == NULL) {
473                 CX18_WARN("unknown cmd %x\n", cmd);
474                 return -EINVAL;
475         }
476
477         if (cmd == CX18_CPU_DE_SET_MDL)
478                 CX18_DEBUG_HI_API("%s\n", info->name);
479         else
480                 CX18_DEBUG_API("%s\n", info->name);
481
482         switch (info->rpu) {
483         case APU:
484                 waitq = &cx->mb_apu_waitq;
485                 mb_lock = &cx->epu2apu_mb_lock;
486                 irq = IRQ_EPU_TO_APU;
487                 mb = &cx->scb->epu2apu_mb;
488                 xpu_state = &cx->scb->apu_state;
489                 break;
490         case CPU:
491                 waitq = &cx->mb_cpu_waitq;
492                 mb_lock = &cx->epu2cpu_mb_lock;
493                 irq = IRQ_EPU_TO_CPU;
494                 mb = &cx->scb->epu2cpu_mb;
495                 xpu_state = &cx->scb->cpu_state;
496                 break;
497         default:
498                 CX18_WARN("Unknown RPU (%d) for API call\n", info->rpu);
499                 return -EINVAL;
500         }
501
502         mutex_lock(mb_lock);
503         /*
504          * Wait for an in-use mailbox to complete
505          *
506          * If the XPU is responding with Ack's, the mailbox shouldn't be in
507          * a busy state, since we serialize access to it on our end.
508          *
509          * If the wait for ack after sending a previous command was interrupted
510          * by a signal, we may get here and find a busy mailbox.  After waiting,
511          * mark it "not busy" from our end, if the XPU hasn't ack'ed it still.
512          */
513         state = cx18_readl(cx, xpu_state);
514         req = cx18_readl(cx, &mb->request);
515         timeout = msecs_to_jiffies(10);
516         ret = wait_event_timeout(*waitq,
517                                  (ack = cx18_readl(cx, &mb->ack)) == req,
518                                  timeout);
519         if (req != ack) {
520                 /* waited long enough, make the mbox "not busy" from our end */
521                 cx18_writel(cx, req, &mb->ack);
522                 CX18_ERR("mbox was found stuck busy when setting up for %s; "
523                          "clearing busy and trying to proceed\n", info->name);
524         } else if (ret != timeout)
525                 CX18_DEBUG_API("waited %u msecs for busy mbox to be acked\n",
526                                jiffies_to_msecs(timeout-ret));
527
528         /* Build the outgoing mailbox */
529         req = ((req & 0xfffffffe) == 0xfffffffe) ? 1 : req + 1;
530
531         cx18_writel(cx, cmd, &mb->cmd);
532         for (i = 0; i < args; i++)
533                 cx18_writel(cx, data[i], &mb->args[i]);
534         cx18_writel(cx, 0, &mb->error);
535         cx18_writel(cx, req, &mb->request);
536         cx18_writel(cx, req - 1, &mb->ack); /* ensure ack & req are distinct */
537
538         /*
539          * Notify the XPU and wait for it to send an Ack back
540          */
541         timeout = msecs_to_jiffies((info->flags & API_FAST) ? 10 : 20);
542
543         CX18_DEBUG_HI_IRQ("sending interrupt SW1: %x to send %s\n",
544                           irq, info->name);
545         cx18_write_reg_expect(cx, irq, SW1_INT_SET, irq, irq);
546
547         ret = wait_event_timeout(
548                        *waitq,
549                        cx18_readl(cx, &mb->ack) == cx18_readl(cx, &mb->request),
550                        timeout);
551
552         if (ret == 0) {
553                 /* Timed out */
554                 mutex_unlock(mb_lock);
555                 CX18_DEBUG_WARN("sending %s timed out waiting %d msecs for RPU "
556                                 "acknowledgement\n",
557                                 info->name, jiffies_to_msecs(timeout));
558                 return -EINVAL;
559         }
560
561         if (ret != timeout)
562                 CX18_DEBUG_HI_API("waited %u msecs for %s to be acked\n",
563                                   jiffies_to_msecs(timeout-ret), info->name);
564
565         /* Collect data returned by the XPU */
566         for (i = 0; i < MAX_MB_ARGUMENTS; i++)
567                 data[i] = cx18_readl(cx, &mb->args[i]);
568         err = cx18_readl(cx, &mb->error);
569         mutex_unlock(mb_lock);
570
571         /*
572          * Wait for XPU to perform extra actions for the caller in some cases.
573          * e.g. CX18_CPU_DE_RELEASE_MDL will cause the CPU to send all buffers
574          * back in a burst shortly thereafter
575          */
576         if (info->flags & API_SLOW)
577                 cx18_msleep_timeout(300, 0);
578
579         if (err)
580                 CX18_DEBUG_API("mailbox error %08x for command %s\n", err,
581                                 info->name);
582         return err ? -EIO : 0;
583 }
584
585 int cx18_api(struct cx18 *cx, u32 cmd, int args, u32 data[])
586 {
587         return cx18_api_call(cx, cmd, args, data);
588 }
589
590 static int cx18_set_filter_param(struct cx18_stream *s)
591 {
592         struct cx18 *cx = s->cx;
593         u32 mode;
594         int ret;
595
596         mode = (cx->filter_mode & 1) ? 2 : (cx->spatial_strength ? 1 : 0);
597         ret = cx18_vapi(cx, CX18_CPU_SET_FILTER_PARAM, 4,
598                         s->handle, 1, mode, cx->spatial_strength);
599         mode = (cx->filter_mode & 2) ? 2 : (cx->temporal_strength ? 1 : 0);
600         ret = ret ? ret : cx18_vapi(cx, CX18_CPU_SET_FILTER_PARAM, 4,
601                         s->handle, 0, mode, cx->temporal_strength);
602         ret = ret ? ret : cx18_vapi(cx, CX18_CPU_SET_FILTER_PARAM, 4,
603                         s->handle, 2, cx->filter_mode >> 2, 0);
604         return ret;
605 }
606
607 int cx18_api_func(void *priv, u32 cmd, int in, int out,
608                 u32 data[CX2341X_MBOX_MAX_DATA])
609 {
610         struct cx18_api_func_private *api_priv = priv;
611         struct cx18 *cx = api_priv->cx;
612         struct cx18_stream *s = api_priv->s;
613
614         switch (cmd) {
615         case CX2341X_ENC_SET_OUTPUT_PORT:
616                 return 0;
617         case CX2341X_ENC_SET_FRAME_RATE:
618                 return cx18_vapi(cx, CX18_CPU_SET_VIDEO_IN, 6,
619                                 s->handle, 0, 0, 0, 0, data[0]);
620         case CX2341X_ENC_SET_FRAME_SIZE:
621                 return cx18_vapi(cx, CX18_CPU_SET_VIDEO_RESOLUTION, 3,
622                                 s->handle, data[1], data[0]);
623         case CX2341X_ENC_SET_STREAM_TYPE:
624                 return cx18_vapi(cx, CX18_CPU_SET_STREAM_OUTPUT_TYPE, 2,
625                                 s->handle, data[0]);
626         case CX2341X_ENC_SET_ASPECT_RATIO:
627                 return cx18_vapi(cx, CX18_CPU_SET_ASPECT_RATIO, 2,
628                                 s->handle, data[0]);
629
630         case CX2341X_ENC_SET_GOP_PROPERTIES:
631                 return cx18_vapi(cx, CX18_CPU_SET_GOP_STRUCTURE, 3,
632                                 s->handle, data[0], data[1]);
633         case CX2341X_ENC_SET_GOP_CLOSURE:
634                 return 0;
635         case CX2341X_ENC_SET_AUDIO_PROPERTIES:
636                 return cx18_vapi(cx, CX18_CPU_SET_AUDIO_PARAMETERS, 2,
637                                 s->handle, data[0]);
638         case CX2341X_ENC_MUTE_AUDIO:
639                 return cx18_vapi(cx, CX18_CPU_SET_AUDIO_MUTE, 2,
640                                 s->handle, data[0]);
641         case CX2341X_ENC_SET_BIT_RATE:
642                 return cx18_vapi(cx, CX18_CPU_SET_VIDEO_RATE, 5,
643                                 s->handle, data[0], data[1], data[2], data[3]);
644         case CX2341X_ENC_MUTE_VIDEO:
645                 return cx18_vapi(cx, CX18_CPU_SET_VIDEO_MUTE, 2,
646                                 s->handle, data[0]);
647         case CX2341X_ENC_SET_FRAME_DROP_RATE:
648                 return cx18_vapi(cx, CX18_CPU_SET_SKIP_INPUT_FRAME, 2,
649                                 s->handle, data[0]);
650         case CX2341X_ENC_MISC:
651                 return cx18_vapi(cx, CX18_CPU_SET_MISC_PARAMETERS, 4,
652                                 s->handle, data[0], data[1], data[2]);
653         case CX2341X_ENC_SET_DNR_FILTER_MODE:
654                 cx->filter_mode = (data[0] & 3) | (data[1] << 2);
655                 return cx18_set_filter_param(s);
656         case CX2341X_ENC_SET_DNR_FILTER_PROPS:
657                 cx->spatial_strength = data[0];
658                 cx->temporal_strength = data[1];
659                 return cx18_set_filter_param(s);
660         case CX2341X_ENC_SET_SPATIAL_FILTER_TYPE:
661                 return cx18_vapi(cx, CX18_CPU_SET_SPATIAL_FILTER_TYPE, 3,
662                                 s->handle, data[0], data[1]);
663         case CX2341X_ENC_SET_CORING_LEVELS:
664                 return cx18_vapi(cx, CX18_CPU_SET_MEDIAN_CORING, 5,
665                                 s->handle, data[0], data[1], data[2], data[3]);
666         }
667         CX18_WARN("Unknown cmd %x\n", cmd);
668         return 0;
669 }
670
671 int cx18_vapi_result(struct cx18 *cx, u32 data[MAX_MB_ARGUMENTS],
672                 u32 cmd, int args, ...)
673 {
674         va_list ap;
675         int i;
676
677         va_start(ap, args);
678         for (i = 0; i < args; i++)
679                 data[i] = va_arg(ap, u32);
680         va_end(ap);
681         return cx18_api(cx, cmd, args, data);
682 }
683
684 int cx18_vapi(struct cx18 *cx, u32 cmd, int args, ...)
685 {
686         u32 data[MAX_MB_ARGUMENTS];
687         va_list ap;
688         int i;
689
690         if (cx == NULL) {
691                 CX18_ERR("cx == NULL (cmd=%x)\n", cmd);
692                 return 0;
693         }
694         if (args > MAX_MB_ARGUMENTS) {
695                 CX18_ERR("args too big (cmd=%x)\n", cmd);
696                 args = MAX_MB_ARGUMENTS;
697         }
698         va_start(ap, args);
699         for (i = 0; i < args; i++)
700                 data[i] = va_arg(ap, u32);
701         va_end(ap);
702         return cx18_api(cx, cmd, args, data);
703 }