[DCCP]: Integrate state transitions for passive-close
[linux-2.6] / include / asm-ppc / mv64x60.h
1 /*
2  * include/asm-ppc/mv64x60.h
3  *
4  * Prototypes, etc. for the Marvell/Galileo MV64x60 host bridge routines.
5  *
6  * Author: Mark A. Greer <mgreer@mvista.com>
7  *
8  * 2001-2002 (c) MontaVista, Software, Inc.  This file is licensed under
9  * the terms of the GNU General Public License version 2.  This program
10  * is licensed "as is" without any warranty of any kind, whether express
11  * or implied.
12  */
13 #ifndef __ASMPPC_MV64x60_H
14 #define __ASMPPC_MV64x60_H
15
16 #include <linux/kernel.h>
17 #include <linux/init.h>
18 #include <linux/pci.h>
19 #include <linux/slab.h>
20
21 #include <asm/byteorder.h>
22 #include <asm/io.h>
23 #include <asm/irq.h>
24 #include <asm/uaccess.h>
25 #include <asm/machdep.h>
26 #include <asm/pci-bridge.h>
27 #include <asm/mv64x60_defs.h>
28
29 struct platform_device;
30
31 extern u8       mv64x60_pci_exclude_bridge;
32
33 extern spinlock_t mv64x60_lock;
34
35 /* 32-bit Window table entry defines */
36 #define MV64x60_CPU2MEM_0_WIN                   0
37 #define MV64x60_CPU2MEM_1_WIN                   1
38 #define MV64x60_CPU2MEM_2_WIN                   2
39 #define MV64x60_CPU2MEM_3_WIN                   3
40 #define MV64x60_CPU2DEV_0_WIN                   4
41 #define MV64x60_CPU2DEV_1_WIN                   5
42 #define MV64x60_CPU2DEV_2_WIN                   6
43 #define MV64x60_CPU2DEV_3_WIN                   7
44 #define MV64x60_CPU2BOOT_WIN                    8
45 #define MV64x60_CPU2PCI0_IO_WIN                 9
46 #define MV64x60_CPU2PCI0_MEM_0_WIN              10
47 #define MV64x60_CPU2PCI0_MEM_1_WIN              11
48 #define MV64x60_CPU2PCI0_MEM_2_WIN              12
49 #define MV64x60_CPU2PCI0_MEM_3_WIN              13
50 #define MV64x60_CPU2PCI1_IO_WIN                 14
51 #define MV64x60_CPU2PCI1_MEM_0_WIN              15
52 #define MV64x60_CPU2PCI1_MEM_1_WIN              16
53 #define MV64x60_CPU2PCI1_MEM_2_WIN              17
54 #define MV64x60_CPU2PCI1_MEM_3_WIN              18
55 #define MV64x60_CPU2SRAM_WIN                    19
56 #define MV64x60_CPU2PCI0_IO_REMAP_WIN           20
57 #define MV64x60_CPU2PCI1_IO_REMAP_WIN           21
58 #define MV64x60_CPU_PROT_0_WIN                  22
59 #define MV64x60_CPU_PROT_1_WIN                  23
60 #define MV64x60_CPU_PROT_2_WIN                  24
61 #define MV64x60_CPU_PROT_3_WIN                  25
62 #define MV64x60_CPU_SNOOP_0_WIN                 26
63 #define MV64x60_CPU_SNOOP_1_WIN                 27
64 #define MV64x60_CPU_SNOOP_2_WIN                 28
65 #define MV64x60_CPU_SNOOP_3_WIN                 29
66 #define MV64x60_PCI02MEM_REMAP_0_WIN            30
67 #define MV64x60_PCI02MEM_REMAP_1_WIN            31
68 #define MV64x60_PCI02MEM_REMAP_2_WIN            32
69 #define MV64x60_PCI02MEM_REMAP_3_WIN            33
70 #define MV64x60_PCI12MEM_REMAP_0_WIN            34
71 #define MV64x60_PCI12MEM_REMAP_1_WIN            35
72 #define MV64x60_PCI12MEM_REMAP_2_WIN            36
73 #define MV64x60_PCI12MEM_REMAP_3_WIN            37
74 #define MV64x60_ENET2MEM_0_WIN                  38
75 #define MV64x60_ENET2MEM_1_WIN                  39
76 #define MV64x60_ENET2MEM_2_WIN                  40
77 #define MV64x60_ENET2MEM_3_WIN                  41
78 #define MV64x60_ENET2MEM_4_WIN                  42
79 #define MV64x60_ENET2MEM_5_WIN                  43
80 #define MV64x60_MPSC2MEM_0_WIN                  44
81 #define MV64x60_MPSC2MEM_1_WIN                  45
82 #define MV64x60_MPSC2MEM_2_WIN                  46
83 #define MV64x60_MPSC2MEM_3_WIN                  47
84 #define MV64x60_IDMA2MEM_0_WIN                  48
85 #define MV64x60_IDMA2MEM_1_WIN                  49
86 #define MV64x60_IDMA2MEM_2_WIN                  50
87 #define MV64x60_IDMA2MEM_3_WIN                  51
88 #define MV64x60_IDMA2MEM_4_WIN                  52
89 #define MV64x60_IDMA2MEM_5_WIN                  53
90 #define MV64x60_IDMA2MEM_6_WIN                  54
91 #define MV64x60_IDMA2MEM_7_WIN                  55
92
93 #define MV64x60_32BIT_WIN_COUNT                 56
94
95 /* 64-bit Window table entry defines */
96 #define MV64x60_CPU2PCI0_MEM_0_REMAP_WIN        0
97 #define MV64x60_CPU2PCI0_MEM_1_REMAP_WIN        1
98 #define MV64x60_CPU2PCI0_MEM_2_REMAP_WIN        2
99 #define MV64x60_CPU2PCI0_MEM_3_REMAP_WIN        3
100 #define MV64x60_CPU2PCI1_MEM_0_REMAP_WIN        4
101 #define MV64x60_CPU2PCI1_MEM_1_REMAP_WIN        5
102 #define MV64x60_CPU2PCI1_MEM_2_REMAP_WIN        6
103 #define MV64x60_CPU2PCI1_MEM_3_REMAP_WIN        7
104 #define MV64x60_PCI02MEM_ACC_CNTL_0_WIN         8
105 #define MV64x60_PCI02MEM_ACC_CNTL_1_WIN         9
106 #define MV64x60_PCI02MEM_ACC_CNTL_2_WIN         10
107 #define MV64x60_PCI02MEM_ACC_CNTL_3_WIN         11
108 #define MV64x60_PCI12MEM_ACC_CNTL_0_WIN         12
109 #define MV64x60_PCI12MEM_ACC_CNTL_1_WIN         13
110 #define MV64x60_PCI12MEM_ACC_CNTL_2_WIN         14
111 #define MV64x60_PCI12MEM_ACC_CNTL_3_WIN         15
112 #define MV64x60_PCI02MEM_SNOOP_0_WIN            16
113 #define MV64x60_PCI02MEM_SNOOP_1_WIN            17
114 #define MV64x60_PCI02MEM_SNOOP_2_WIN            18
115 #define MV64x60_PCI02MEM_SNOOP_3_WIN            19
116 #define MV64x60_PCI12MEM_SNOOP_0_WIN            20
117 #define MV64x60_PCI12MEM_SNOOP_1_WIN            21
118 #define MV64x60_PCI12MEM_SNOOP_2_WIN            22
119 #define MV64x60_PCI12MEM_SNOOP_3_WIN            23
120
121 #define MV64x60_64BIT_WIN_COUNT                 24
122
123 /*
124  * Define a structure that's used to pass in config information to the
125  * core routines.
126  */
127 struct mv64x60_pci_window {
128         u32     cpu_base;
129         u32     pci_base_hi;
130         u32     pci_base_lo;
131         u32     size;
132         u32     swap;
133 };
134
135 struct mv64x60_pci_info {
136         u8      enable_bus;     /* allow access to this PCI bus? */
137
138         struct mv64x60_pci_window       pci_io;
139         struct mv64x60_pci_window       pci_mem[3];
140
141         u32     acc_cntl_options[MV64x60_CPU2MEM_WINDOWS];
142         u32     snoop_options[MV64x60_CPU2MEM_WINDOWS];
143         u16     pci_cmd_bits;
144         u16     latency_timer;
145 };
146
147 struct mv64x60_setup_info {
148         u32     phys_reg_base;
149         u32     window_preserve_mask_32_hi;
150         u32     window_preserve_mask_32_lo;
151         u32     window_preserve_mask_64;
152
153         u32     cpu_prot_options[MV64x60_CPU2MEM_WINDOWS];
154         u32     cpu_snoop_options[MV64x60_CPU2MEM_WINDOWS];
155         u32     enet_options[MV64x60_CPU2MEM_WINDOWS];
156         u32     mpsc_options[MV64x60_CPU2MEM_WINDOWS];
157         u32     idma_options[MV64x60_CPU2MEM_WINDOWS];
158
159         struct mv64x60_pci_info pci_0;
160         struct mv64x60_pci_info pci_1;
161 };
162
163 /* Define what the top bits in the extra member of a window entry means. */
164 #define MV64x60_EXTRA_INVALID           0x00000000
165 #define MV64x60_EXTRA_CPUWIN_ENAB       0x10000000
166 #define MV64x60_EXTRA_CPUPROT_ENAB      0x20000000
167 #define MV64x60_EXTRA_ENET_ENAB         0x30000000
168 #define MV64x60_EXTRA_MPSC_ENAB         0x40000000
169 #define MV64x60_EXTRA_IDMA_ENAB         0x50000000
170 #define MV64x60_EXTRA_PCIACC_ENAB       0x60000000
171
172 #define MV64x60_EXTRA_MASK              0xf0000000
173
174 /*
175  * Define the 'handle' struct that will be passed between the 64x60 core
176  * code and the platform-specific code that will use it.  The handle
177  * will contain pointers to chip-specific routines & information.
178  */
179 struct mv64x60_32bit_window {
180         u32     base_reg;
181         u32     size_reg;
182         u8      base_bits;
183         u8      size_bits;
184         u32     (*get_from_field)(u32 val, u32 num_bits);
185         u32     (*map_to_field)(u32 val, u32 num_bits);
186         u32     extra;
187 };
188
189 struct mv64x60_64bit_window {
190         u32     base_hi_reg;
191         u32     base_lo_reg;
192         u32     size_reg;
193         u8      base_lo_bits;
194         u8      size_bits;
195         u32     (*get_from_field)(u32 val, u32 num_bits);
196         u32     (*map_to_field)(u32 val, u32 num_bits);
197         u32     extra;
198 };
199
200 typedef struct mv64x60_handle   mv64x60_handle_t;
201 struct mv64x60_chip_info {
202         u32     (*translate_size)(u32 base, u32 size, u32 num_bits);
203         u32     (*untranslate_size)(u32 base, u32 size, u32 num_bits);
204         void    (*set_pci2mem_window)(struct pci_controller *hose, u32 bus,
205                         u32 window, u32 base);
206         void    (*set_pci2regs_window)(struct mv64x60_handle *bh,
207                         struct pci_controller *hose, u32 bus, u32 base);
208         u32     (*is_enabled_32bit)(mv64x60_handle_t *bh, u32 window);
209         void    (*enable_window_32bit)(mv64x60_handle_t *bh, u32 window);
210         void    (*disable_window_32bit)(mv64x60_handle_t *bh, u32 window);
211         void    (*enable_window_64bit)(mv64x60_handle_t *bh, u32 window);
212         void    (*disable_window_64bit)(mv64x60_handle_t *bh, u32 window);
213         void    (*disable_all_windows)(mv64x60_handle_t *bh,
214                         struct mv64x60_setup_info *si);
215         void    (*config_io2mem_windows)(mv64x60_handle_t *bh,
216                         struct mv64x60_setup_info *si,
217                         u32 mem_windows[MV64x60_CPU2MEM_WINDOWS][2]);
218         void    (*set_mpsc2regs_window)(struct mv64x60_handle *bh, u32 base);
219         void    (*chip_specific_init)(mv64x60_handle_t *bh,
220                         struct mv64x60_setup_info *si);
221
222         struct mv64x60_32bit_window     *window_tab_32bit;
223         struct mv64x60_64bit_window     *window_tab_64bit;
224 };
225
226 struct mv64x60_handle {
227         u32             type;           /* type of bridge */
228         u32             rev;            /* revision of bridge */
229         void            __iomem *v_base;/* virtual base addr of bridge regs */
230         phys_addr_t     p_base;         /* physical base addr of bridge regs */
231
232         u32             pci_mode_a;     /* pci 0 mode: conventional pci, pci-x*/
233         u32             pci_mode_b;     /* pci 1 mode: conventional pci, pci-x*/
234
235         u32             io_base_a;      /* vaddr of pci 0's I/O space */
236         u32             io_base_b;      /* vaddr of pci 1's I/O space */
237
238         struct pci_controller   *hose_a;
239         struct pci_controller   *hose_b;
240
241         struct mv64x60_chip_info *ci;   /* chip/bridge-specific info */
242 };
243
244
245 /* Define I/O routines for accessing registers on the 64x60 bridge. */
246 extern inline void
247 mv64x60_write(struct mv64x60_handle *bh, u32 offset, u32 val) {
248         ulong   flags;
249
250         spin_lock_irqsave(&mv64x60_lock, flags);
251         out_le32(bh->v_base + offset, val);
252         spin_unlock_irqrestore(&mv64x60_lock, flags);
253 }
254
255 extern inline u32
256 mv64x60_read(struct mv64x60_handle *bh, u32 offset) {
257         ulong   flags;
258         u32     reg;
259
260         spin_lock_irqsave(&mv64x60_lock, flags);
261         reg = in_le32(bh->v_base + offset);
262         spin_unlock_irqrestore(&mv64x60_lock, flags);
263         return reg;
264 }
265
266 extern inline void
267 mv64x60_modify(struct mv64x60_handle *bh, u32 offs, u32 data, u32 mask)
268 {
269         u32     reg;
270         ulong   flags;
271
272         spin_lock_irqsave(&mv64x60_lock, flags);
273         reg = in_le32(bh->v_base + offs) & (~mask);
274         reg |= data & mask;
275         out_le32(bh->v_base + offs, reg);
276         spin_unlock_irqrestore(&mv64x60_lock, flags);
277 }
278
279 #define mv64x60_set_bits(bh, offs, bits) mv64x60_modify(bh, offs, ~0, bits)
280 #define mv64x60_clr_bits(bh, offs, bits) mv64x60_modify(bh, offs, 0, bits)
281
282 #if defined(CONFIG_SYSFS) && !defined(CONFIG_GT64260)
283 #define MV64XXX_DEV_NAME        "mv64xxx"
284
285 struct mv64xxx_pdata {
286         u32     hs_reg_valid;
287 };
288 #endif
289
290 /* Externally visible function prototypes */
291 int mv64x60_init(struct mv64x60_handle *bh, struct mv64x60_setup_info *si);
292 u32 mv64x60_get_mem_size(u32 bridge_base, u32 chip_type);
293 void mv64x60_early_init(struct mv64x60_handle *bh,
294         struct mv64x60_setup_info *si);
295 void mv64x60_alloc_hose(struct mv64x60_handle *bh, u32 cfg_addr,
296         u32 cfg_data, struct pci_controller **hose);
297 int mv64x60_get_type(struct mv64x60_handle *bh);
298 int mv64x60_setup_for_chip(struct mv64x60_handle *bh);
299 void __iomem *mv64x60_get_bridge_vbase(void);
300 u32 mv64x60_get_bridge_type(void);
301 u32 mv64x60_get_bridge_rev(void);
302 void mv64x60_get_mem_windows(struct mv64x60_handle *bh,
303         u32 mem_windows[MV64x60_CPU2MEM_WINDOWS][2]);
304 void mv64x60_config_cpu2mem_windows(struct mv64x60_handle *bh,
305         struct mv64x60_setup_info *si,
306         u32 mem_windows[MV64x60_CPU2MEM_WINDOWS][2]);
307 void mv64x60_config_cpu2pci_windows(struct mv64x60_handle *bh,
308         struct mv64x60_pci_info *pi, u32 bus);
309 void mv64x60_config_pci2mem_windows(struct mv64x60_handle *bh,
310         struct pci_controller *hose, struct mv64x60_pci_info *pi, u32 bus,
311         u32 mem_windows[MV64x60_CPU2MEM_WINDOWS][2]);
312 void mv64x60_config_resources(struct pci_controller *hose,
313         struct mv64x60_pci_info *pi, u32 io_base);
314 void mv64x60_config_pci_params(struct pci_controller *hose,
315         struct mv64x60_pci_info *pi);
316 void mv64x60_pd_fixup(struct mv64x60_handle *bh,
317         struct platform_device *pd_devs[], u32 entries);
318 void mv64x60_get_32bit_window(struct mv64x60_handle *bh, u32 window,
319         u32 *base, u32 *size);
320 void mv64x60_set_32bit_window(struct mv64x60_handle *bh, u32 window, u32 base,
321         u32 size, u32 other_bits);
322 void mv64x60_get_64bit_window(struct mv64x60_handle *bh, u32 window,
323         u32 *base_hi, u32 *base_lo, u32 *size);
324 void mv64x60_set_64bit_window(struct mv64x60_handle *bh, u32 window,
325         u32 base_hi, u32 base_lo, u32 size, u32 other_bits);
326 void mv64x60_set_bus(struct mv64x60_handle *bh, u32 bus, u32 child_bus);
327 int mv64x60_pci_exclude_device(u8 bus, u8 devfn);
328
329
330 void gt64260_init_irq(void);
331 int gt64260_get_irq(void);
332 void mv64360_init_irq(void);
333 int mv64360_get_irq(void);
334
335 u32 mv64x60_mask(u32 val, u32 num_bits);
336 u32 mv64x60_shift_left(u32 val, u32 num_bits);
337 u32 mv64x60_shift_right(u32 val, u32 num_bits);
338 u32 mv64x60_calc_mem_size(struct mv64x60_handle *bh,
339         u32 mem_windows[MV64x60_CPU2MEM_WINDOWS][2]);
340
341 void mv64x60_progress_init(u32 base);
342 void mv64x60_mpsc_progress(char *s, unsigned short hex);
343
344 extern struct mv64x60_32bit_window
345         gt64260_32bit_windows[MV64x60_32BIT_WIN_COUNT];
346 extern struct mv64x60_64bit_window
347         gt64260_64bit_windows[MV64x60_64BIT_WIN_COUNT];
348 extern struct mv64x60_32bit_window
349         mv64360_32bit_windows[MV64x60_32BIT_WIN_COUNT];
350 extern struct mv64x60_64bit_window
351         mv64360_64bit_windows[MV64x60_64BIT_WIN_COUNT];
352
353 #endif /* __ASMPPC_MV64x60_H */