git.oblomov.eu Git - linux-2.6/blob - drivers/ide/pci/sl82c105.c

   1 /*
   2  * linux/drivers/ide/pci/sl82c105.c
   3  *
   4  * SL82C105/Winbond 553 IDE driver
   5  *
   6  * Maintainer unknown.
   7  *
   8  * Drive tuning added from Rebel.com's kernel sources
   9  *  -- Russell King (15/11/98) linux@arm.linux.org.uk
  10  *
  11  * Merge in Russell's HW workarounds, fix various problems
  12  * with the timing registers setup.
  13  *  -- Benjamin Herrenschmidt (01/11/03) benh@kernel.crashing.org
  14  *
  15  * Copyright (C) 2006-2007 MontaVista Software, Inc. <source@mvista.com>
  16  */
  17
  18 #include <linux/types.h>
  19 #include <linux/module.h>
  20 #include <linux/kernel.h>
  21 #include <linux/timer.h>
  22 #include <linux/mm.h>
  23 #include <linux/ioport.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/blkdev.h>
  26 #include <linux/hdreg.h>
  27 #include <linux/pci.h>
  28 #include <linux/ide.h>
  29
  30 #include <asm/io.h>
  31 #include <asm/dma.h>
  32
  33 #undef DEBUG
  34
  35 #ifdef DEBUG
  36 #define DBG(arg) printk arg
  37 #else
  38 #define DBG(fmt,...)
  39 #endif
  40 /*
  41  * SL82C105 PCI config register 0x40 bits.
  42  */
  43 #define CTRL_IDE_IRQB   (1 << 30)
  44 #define CTRL_IDE_IRQA   (1 << 28)
  45 #define CTRL_LEGIRQ     (1 << 11)
  46 #define CTRL_P1F16      (1 << 5)
  47 #define CTRL_P1EN       (1 << 4)
  48 #define CTRL_P0F16      (1 << 1)
  49 #define CTRL_P0EN       (1 << 0)
  50
  51 /*
  52  * Convert a PIO mode and cycle time to the required on/off times
  53  * for the interface.  This has protection against runaway timings.
  54  */
  55 static unsigned int get_pio_timings(ide_drive_t *drive, u8 pio)
  56 {
  57         unsigned int cmd_on, cmd_off;
  58         u8 iordy = 0;
  59
  60         cmd_on  = (ide_pio_timings[pio].active_time + 29) / 30;
  61         cmd_off = (ide_pio_cycle_time(drive, pio) - 30 * cmd_on + 29) / 30;
  62
  63         if (cmd_on == 0)
  64                 cmd_on = 1;
  65
  66         if (cmd_off == 0)
  67                 cmd_off = 1;
  68
  69         if (pio > 2 || ide_dev_has_iordy(drive->id))
  70                 iordy = 0x40;
  71
  72         return (cmd_on - 1) << 8 | (cmd_off - 1) | iordy;
  73 }
  74
  75 /*
  76  * Configure the chipset for PIO mode.
  77  */
  78 static void sl82c105_tune_pio(ide_drive_t *drive, const u8 pio)
  79 {
  80         struct pci_dev *dev     = HWIF(drive)->pci_dev;
  81         int reg                 = 0x44 + drive->dn * 4;
  82         u16 drv_ctrl;
  83
  84         drv_ctrl = get_pio_timings(drive, pio);
  85
  86         /*
  87          * Store the PIO timings so that we can restore them
  88          * in case DMA will be turned off...
  89          */
  90         drive->drive_data &= 0xffff0000;
  91         drive->drive_data |= drv_ctrl;
  92
  93         if (!drive->using_dma) {
  94                 /*
  95                  * If we are actually using MW DMA, then we can not
  96                  * reprogram the interface drive control register.
  97                  */
  98                 pci_write_config_word(dev, reg,  drv_ctrl);
  99                 pci_read_config_word (dev, reg, &drv_ctrl);
 100         }
 101
 102         printk(KERN_DEBUG "%s: selected %s (%dns) (%04X)\n", drive->name,
 103                           ide_xfer_verbose(pio + XFER_PIO_0),
 104                           ide_pio_cycle_time(drive, pio), drv_ctrl);
 105 }
 106
 107 /*
 108  * Configure the drive and chipset for a new transfer speed.
 109  */
 110 static int sl82c105_tune_chipset(ide_drive_t *drive, const u8 speed)
 111 {
 112         static u16 mwdma_timings[] = {0x0707, 0x0201, 0x0200};
 113         u16 drv_ctrl;
 114
 115         DBG(("sl82c105_tune_chipset(drive:%s, speed:%s)\n",
 116              drive->name, ide_xfer_verbose(speed)));
 117
 118         switch (speed) {
 119         case XFER_MW_DMA_2:
 120         case XFER_MW_DMA_1:
 121         case XFER_MW_DMA_0:
 122                 drv_ctrl = mwdma_timings[speed - XFER_MW_DMA_0];
 123
 124                 /*
 125                  * Store the DMA timings so that we can actually program
 126                  * them when DMA will be turned on...
 127                  */
 128                 drive->drive_data &= 0x0000ffff;
 129                 drive->drive_data |= (unsigned long)drv_ctrl << 16;
 130
 131                 /*
 132                  * If we are already using DMA, we just reprogram
 133                  * the drive control register.
 134                  */
 135                 if (drive->using_dma) {
 136                         struct pci_dev *dev     = HWIF(drive)->pci_dev;
 137                         int reg                 = 0x44 + drive->dn * 4;
 138
 139                         pci_write_config_word(dev, reg, drv_ctrl);
 140                 }
 141                 break;
 142         case XFER_PIO_5:
 143         case XFER_PIO_4:
 144         case XFER_PIO_3:
 145         case XFER_PIO_2:
 146         case XFER_PIO_1:
 147         case XFER_PIO_0:
 148                 sl82c105_tune_pio(drive, speed - XFER_PIO_0);
 149                 break;
 150         default:
 151                 return -1;
 152         }
 153
 154         return ide_config_drive_speed(drive, speed);
 155 }
 156
 157 /*
 158  * Check to see if the drive and chipset are capable of DMA mode.
 159  */
 160 static int sl82c105_ide_dma_check(ide_drive_t *drive)
 161 {
 162         DBG(("sl82c105_ide_dma_check(drive:%s)\n", drive->name));
 163
 164         if (ide_tune_dma(drive))
 165                 return 0;
 166
 167         return -1;
 168 }
 169
 170 /*
 171  * The SL82C105 holds off all IDE interrupts while in DMA mode until
 172  * all DMA activity is completed.  Sometimes this causes problems (eg,
 173  * when the drive wants to report an error condition).
 174  *
 175  * 0x7e is a "chip testing" register.  Bit 2 resets the DMA controller
 176  * state machine.  We need to kick this to work around various bugs.
 177  */
 178 static inline void sl82c105_reset_host(struct pci_dev *dev)
 179 {
 180         u16 val;
 181
 182         pci_read_config_word(dev, 0x7e, &val);
 183         pci_write_config_word(dev, 0x7e, val | (1 << 2));
 184         pci_write_config_word(dev, 0x7e, val & ~(1 << 2));
 185 }
 186
 187 /*
 188  * If we get an IRQ timeout, it might be that the DMA state machine
 189  * got confused.  Fix from Todd Inglett.  Details from Winbond.
 190  *
 191  * This function is called when the IDE timer expires, the drive
 192  * indicates that it is READY, and we were waiting for DMA to complete.
 193  */
 194 static void sl82c105_dma_lost_irq(ide_drive_t *drive)
 195 {
 196         ide_hwif_t *hwif        = HWIF(drive);
 197         struct pci_dev *dev     = hwif->pci_dev;
 198         u32 val, mask           = hwif->channel ? CTRL_IDE_IRQB : CTRL_IDE_IRQA;
 199         u8 dma_cmd;
 200
 201         printk("sl82c105: lost IRQ, resetting host\n");
 202
 203         /*
 204          * Check the raw interrupt from the drive.
 205          */
 206         pci_read_config_dword(dev, 0x40, &val);
 207         if (val & mask)
 208                 printk("sl82c105: drive was requesting IRQ, but host lost it\n");
 209
 210         /*
 211          * Was DMA enabled?  If so, disable it - we're resetting the
 212          * host.  The IDE layer will be handling the drive for us.
 213          */
 214         dma_cmd = inb(hwif->dma_command);
 215         if (dma_cmd & 1) {
 216                 outb(dma_cmd & ~1, hwif->dma_command);
 217                 printk("sl82c105: DMA was enabled\n");
 218         }
 219
 220         sl82c105_reset_host(dev);
 221 }
 222
 223 /*
 224  * ATAPI devices can cause the SL82C105 DMA state machine to go gaga.
 225  * Winbond recommend that the DMA state machine is reset prior to
 226  * setting the bus master DMA enable bit.
 227  *
 228  * The generic IDE core will have disabled the BMEN bit before this
 229  * function is called.
 230  */
 231 static void sl82c105_dma_start(ide_drive_t *drive)
 232 {
 233         ide_hwif_t *hwif        = HWIF(drive);
 234         struct pci_dev *dev     = hwif->pci_dev;
 235
 236         sl82c105_reset_host(dev);
 237         ide_dma_start(drive);
 238 }
 239
 240 static void sl82c105_dma_timeout(ide_drive_t *drive)
 241 {
 242         DBG(("sl82c105_dma_timeout(drive:%s)\n", drive->name));
 243
 244         sl82c105_reset_host(HWIF(drive)->pci_dev);
 245         ide_dma_timeout(drive);
 246 }
 247
 248 static int sl82c105_ide_dma_on(ide_drive_t *drive)
 249 {
 250         struct pci_dev *dev     = HWIF(drive)->pci_dev;
 251         int rc, reg             = 0x44 + drive->dn * 4;
 252
 253         DBG(("sl82c105_ide_dma_on(drive:%s)\n", drive->name));
 254
 255         rc = __ide_dma_on(drive);
 256         if (rc == 0) {
 257                 pci_write_config_word(dev, reg, drive->drive_data >> 16);
 258
 259                 printk(KERN_INFO "%s: DMA enabled\n", drive->name);
 260         }
 261         return rc;
 262 }
 263
 264 static void sl82c105_dma_off_quietly(ide_drive_t *drive)
 265 {
 266         struct pci_dev *dev     = HWIF(drive)->pci_dev;
 267         int reg                 = 0x44 + drive->dn * 4;
 268
 269         DBG(("sl82c105_dma_off_quietly(drive:%s)\n", drive->name));
 270
 271         pci_write_config_word(dev, reg, drive->drive_data);
 272
 273         ide_dma_off_quietly(drive);
 274 }
 275
 276 /*
 277  * Ok, that is nasty, but we must make sure the DMA timings
 278  * won't be used for a PIO access. The solution here is
 279  * to make sure the 16 bits mode is diabled on the channel
 280  * when DMA is enabled, thus causing the chip to use PIO0
 281  * timings for those operations.
 282  */
 283 static void sl82c105_selectproc(ide_drive_t *drive)
 284 {
 285         ide_hwif_t *hwif        = HWIF(drive);
 286         struct pci_dev *dev     = hwif->pci_dev;
 287         u32 val, old, mask;
 288
 289         //DBG(("sl82c105_selectproc(drive:%s)\n", drive->name));
 290
 291         mask = hwif->channel ? CTRL_P1F16 : CTRL_P0F16;
 292         old = val = (u32)pci_get_drvdata(dev);
 293         if (drive->using_dma)
 294                 val &= ~mask;
 295         else
 296                 val |= mask;
 297         if (old != val) {
 298                 pci_write_config_dword(dev, 0x40, val);
 299                 pci_set_drvdata(dev, (void *)val);
 300         }
 301 }
 302
 303 /*
 304  * ATA reset will clear the 16 bits mode in the control
 305  * register, we need to update our cache
 306  */
 307 static void sl82c105_resetproc(ide_drive_t *drive)
 308 {
 309         struct pci_dev *dev = HWIF(drive)->pci_dev;
 310         u32 val;
 311
 312         DBG(("sl82c105_resetproc(drive:%s)\n", drive->name));
 313
 314         pci_read_config_dword(dev, 0x40, &val);
 315         pci_set_drvdata(dev, (void *)val);
 316 }
 317
 318 /*
 319  * We only deal with PIO mode here - DMA mode 'using_dma' is not
 320  * initialised at the point that this function is called.
 321  */
 322 static void sl82c105_set_pio_mode(ide_drive_t *drive, const u8 pio)
 323 {
 324         sl82c105_tune_pio(drive, pio);
 325
 326         (void) ide_config_drive_speed(drive, XFER_PIO_0 + pio);
 327 }
 328
 329 /*
 330  * Return the revision of the Winbond bridge
 331  * which this function is part of.
 332  */
 333 static unsigned int sl82c105_bridge_revision(struct pci_dev *dev)
 334 {
 335         struct pci_dev *bridge;
 336
 337         /*
 338          * The bridge should be part of the same device, but function 0.
 339          */
 340         bridge = pci_get_bus_and_slot(dev->bus->number,
 341                                PCI_DEVFN(PCI_SLOT(dev->devfn), 0));
 342         if (!bridge)
 343                 return -1;
 344
 345         /*
 346          * Make sure it is a Winbond 553 and is an ISA bridge.
 347          */
 348         if (bridge->vendor != PCI_VENDOR_ID_WINBOND ||
 349             bridge->device != PCI_DEVICE_ID_WINBOND_83C553 ||
 350             bridge->class >> 8 != PCI_CLASS_BRIDGE_ISA) {
 351                 pci_dev_put(bridge);
 352                 return -1;
 353         }
 354         /*
 355          * We need to find function 0's revision, not function 1
 356          */
 357         pci_dev_put(bridge);
 358
 359         return bridge->revision;
 360 }
 361
 362 /*
 363  * Enable the PCI device
 364  *
 365  * --BenH: It's arch fixup code that should enable channels that
 366  * have not been enabled by firmware. I decided we can still enable
 367  * channel 0 here at least, but channel 1 has to be enabled by
 368  * firmware or arch code. We still set both to 16 bits mode.
 369  */
 370 static unsigned int __devinit init_chipset_sl82c105(struct pci_dev *dev, const char *msg)
 371 {
 372         u32 val;
 373
 374         DBG(("init_chipset_sl82c105()\n"));
 375
 376         pci_read_config_dword(dev, 0x40, &val);
 377         val |= CTRL_P0EN | CTRL_P0F16 | CTRL_P1F16;
 378         pci_write_config_dword(dev, 0x40, val);
 379         pci_set_drvdata(dev, (void *)val);
 380
 381         return dev->irq;
 382 }
 383
 384 /*
 385  * Initialise IDE channel
 386  */
 387 static void __devinit init_hwif_sl82c105(ide_hwif_t *hwif)
 388 {
 389         unsigned int rev;
 390
 391         DBG(("init_hwif_sl82c105(hwif: ide%d)\n", hwif->index));
 392
 393         hwif->set_pio_mode      = &sl82c105_set_pio_mode;
 394         hwif->speedproc         = &sl82c105_tune_chipset;
 395         hwif->selectproc        = &sl82c105_selectproc;
 396         hwif->resetproc         = &sl82c105_resetproc;
 397
 398         /*
 399          * We support 32-bit I/O on this interface, and
 400          * it doesn't have problems with interrupts.
 401          */
 402         hwif->drives[0].io_32bit = hwif->drives[1].io_32bit = 1;
 403         hwif->drives[0].unmask   = hwif->drives[1].unmask   = 1;
 404
 405         /*
 406          * We always autotune PIO,  this is done before DMA is checked,
 407          * so there's no risk of accidentally disabling DMA
 408          */
 409         hwif->drives[0].autotune = hwif->drives[1].autotune = 1;
 410
 411         if (!hwif->dma_base)
 412                 return;
 413
 414         rev = sl82c105_bridge_revision(hwif->pci_dev);
 415         if (rev <= 5) {
 416                 /*
 417                  * Never ever EVER under any circumstances enable
 418                  * DMA when the bridge is this old.
 419                  */
 420                 printk("    %s: Winbond W83C553 bridge revision %d, "
 421                        "BM-DMA disabled\n", hwif->name, rev);
 422                 return;
 423         }
 424
 425         hwif->atapi_dma  = 1;
 426         hwif->mwdma_mask = 0x07;
 427
 428         hwif->ide_dma_check             = &sl82c105_ide_dma_check;
 429         hwif->ide_dma_on                = &sl82c105_ide_dma_on;
 430         hwif->dma_off_quietly           = &sl82c105_dma_off_quietly;
 431         hwif->dma_lost_irq              = &sl82c105_dma_lost_irq;
 432         hwif->dma_start                 = &sl82c105_dma_start;
 433         hwif->dma_timeout               = &sl82c105_dma_timeout;
 434
 435         if (!noautodma)
 436                 hwif->autodma = 1;
 437         hwif->drives[0].autodma = hwif->drives[1].autodma = hwif->autodma;
 438
 439         if (hwif->mate)
 440                 hwif->serialized = hwif->mate->serialized = 1;
 441 }
 442
 443 static ide_pci_device_t sl82c105_chipset __devinitdata = {
 444         .name           = "W82C105",
 445         .init_chipset   = init_chipset_sl82c105,
 446         .init_hwif      = init_hwif_sl82c105,
 447         .autodma        = NOAUTODMA,
 448         .enablebits     = {{0x40,0x01,0x01}, {0x40,0x10,0x10}},
 449         .bootable       = ON_BOARD,
 450         .pio_mask       = ATA_PIO5,
 451 };
 452
 453 static int __devinit sl82c105_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 454 {
 455         return ide_setup_pci_device(dev, &sl82c105_chipset);
 456 }
 457
 458 static struct pci_device_id sl82c105_pci_tbl[] = {
 459         { PCI_DEVICE(PCI_VENDOR_ID_WINBOND, PCI_DEVICE_ID_WINBOND_82C105), 0},
 460         { 0, },
 461 };
 462 MODULE_DEVICE_TABLE(pci, sl82c105_pci_tbl);
 463
 464 static struct pci_driver driver = {
 465         .name           = "W82C105_IDE",
 466         .id_table       = sl82c105_pci_tbl,
 467         .probe          = sl82c105_init_one,
 468 };
 469
 470 static int __init sl82c105_ide_init(void)
 471 {
 472         return ide_pci_register_driver(&driver);
 473 }
 474
 475 module_init(sl82c105_ide_init);
 476
 477 MODULE_DESCRIPTION("PCI driver module for W82C105 IDE");
 478 MODULE_LICENSE("GPL");