git.oblomov.eu Git - linux-2.6/blob - drivers/net/macmace.c

   1 /*
   2  *      Driver for the Macintosh 68K onboard MACE controller with PSC
   3  *      driven DMA. The MACE driver code is derived from mace.c. The
   4  *      Mac68k theory of operation is courtesy of the MacBSD wizards.
   5  *
   6  *      This program is free software; you can redistribute it and/or
   7  *      modify it under the terms of the GNU General Public License
   8  *      as published by the Free Software Foundation; either version
   9  *      2 of the License, or (at your option) any later version.
  10  *
  11  *      Copyright (C) 1996 Paul Mackerras.
  12  *      Copyright (C) 1998 Alan Cox <alan@redhat.com>
  13  *
  14  *      Modified heavily by Joshua M. Thompson based on Dave Huang's NetBSD driver
  15  *
  16  *      Copyright (C) 2007 Finn Thain
  17  *
  18  *      Converted to DMA API, converted to unified driver model,
  19  *      sync'd some routines with mace.c and fixed various bugs.
  20  */
  21
  22
  23 #include <linux/kernel.h>
  24 #include <linux/module.h>
  25 #include <linux/netdevice.h>
  26 #include <linux/etherdevice.h>
  27 #include <linux/delay.h>
  28 #include <linux/string.h>
  29 #include <linux/crc32.h>
  30 #include <linux/bitrev.h>
  31 #include <linux/dma-mapping.h>
  32 #include <linux/platform_device.h>
  33 #include <asm/io.h>
  34 #include <asm/irq.h>
  35 #include <asm/macintosh.h>
  36 #include <asm/macints.h>
  37 #include <asm/mac_psc.h>
  38 #include <asm/page.h>
  39 #include "mace.h"
  40
  41 static char mac_mace_string[] = "macmace";
  42 static struct platform_device *mac_mace_device;
  43
  44 #define N_TX_BUFF_ORDER 0
  45 #define N_TX_RING       (1 << N_TX_BUFF_ORDER)
  46 #define N_RX_BUFF_ORDER 3
  47 #define N_RX_RING       (1 << N_RX_BUFF_ORDER)
  48
  49 #define TX_TIMEOUT      HZ
  50
  51 #define MACE_BUFF_SIZE  0x800
  52
  53 /* Chip rev needs workaround on HW & multicast addr change */
  54 #define BROKEN_ADDRCHG_REV      0x0941
  55
  56 /* The MACE is simply wired down on a Mac68K box */
  57
  58 #define MACE_BASE       (void *)(0x50F1C000)
  59 #define MACE_PROM       (void *)(0x50F08001)
  60
  61 struct mace_data {
  62         volatile struct mace *mace;
  63         unsigned char *tx_ring;
  64         dma_addr_t tx_ring_phys;
  65         unsigned char *rx_ring;
  66         dma_addr_t rx_ring_phys;
  67         int dma_intr;
  68         struct net_device_stats stats;
  69         int rx_slot, rx_tail;
  70         int tx_slot, tx_sloti, tx_count;
  71         int chipid;
  72         struct device *device;
  73 };
  74
  75 struct mace_frame {
  76         u8      rcvcnt;
  77         u8      pad1;
  78         u8      rcvsts;
  79         u8      pad2;
  80         u8      rntpc;
  81         u8      pad3;
  82         u8      rcvcc;
  83         u8      pad4;
  84         u32     pad5;
  85         u32     pad6;
  86         u8      data[1];
  87         /* And frame continues.. */
  88 };
  89
  90 #define PRIV_BYTES      sizeof(struct mace_data)
  91
  92 static int mace_open(struct net_device *dev);
  93 static int mace_close(struct net_device *dev);
  94 static int mace_xmit_start(struct sk_buff *skb, struct net_device *dev);
  95 static struct net_device_stats *mace_stats(struct net_device *dev);
  96 static void mace_set_multicast(struct net_device *dev);
  97 static int mace_set_address(struct net_device *dev, void *addr);
  98 static void mace_reset(struct net_device *dev);
  99 static irqreturn_t mace_interrupt(int irq, void *dev_id);
 100 static irqreturn_t mace_dma_intr(int irq, void *dev_id);
 101 static void mace_tx_timeout(struct net_device *dev);
 102 static void __mace_set_address(struct net_device *dev, void *addr);
 103
 104 /*
 105  * Load a receive DMA channel with a base address and ring length
 106  */
 107
 108 static void mace_load_rxdma_base(struct net_device *dev, int set)
 109 {
 110         struct mace_data *mp = netdev_priv(dev);
 111
 112         psc_write_word(PSC_ENETRD_CMD + set, 0x0100);
 113         psc_write_long(PSC_ENETRD_ADDR + set, (u32) mp->rx_ring_phys);
 114         psc_write_long(PSC_ENETRD_LEN + set, N_RX_RING);
 115         psc_write_word(PSC_ENETRD_CMD + set, 0x9800);
 116         mp->rx_tail = 0;
 117 }
 118
 119 /*
 120  * Reset the receive DMA subsystem
 121  */
 122
 123 static void mace_rxdma_reset(struct net_device *dev)
 124 {
 125         struct mace_data *mp = netdev_priv(dev);
 126         volatile struct mace *mace = mp->mace;
 127         u8 maccc = mace->maccc;
 128
 129         mace->maccc = maccc & ~ENRCV;
 130
 131         psc_write_word(PSC_ENETRD_CTL, 0x8800);
 132         mace_load_rxdma_base(dev, 0x00);
 133         psc_write_word(PSC_ENETRD_CTL, 0x0400);
 134
 135         psc_write_word(PSC_ENETRD_CTL, 0x8800);
 136         mace_load_rxdma_base(dev, 0x10);
 137         psc_write_word(PSC_ENETRD_CTL, 0x0400);
 138
 139         mace->maccc = maccc;
 140         mp->rx_slot = 0;
 141
 142         psc_write_word(PSC_ENETRD_CMD + PSC_SET0, 0x9800);
 143         psc_write_word(PSC_ENETRD_CMD + PSC_SET1, 0x9800);
 144 }
 145
 146 /*
 147  * Reset the transmit DMA subsystem
 148  */
 149
 150 static void mace_txdma_reset(struct net_device *dev)
 151 {
 152         struct mace_data *mp = netdev_priv(dev);
 153         volatile struct mace *mace = mp->mace;
 154         u8 maccc;
 155
 156         psc_write_word(PSC_ENETWR_CTL, 0x8800);
 157
 158         maccc = mace->maccc;
 159         mace->maccc = maccc & ~ENXMT;
 160
 161         mp->tx_slot = mp->tx_sloti = 0;
 162         mp->tx_count = N_TX_RING;
 163
 164         psc_write_word(PSC_ENETWR_CTL, 0x0400);
 165         mace->maccc = maccc;
 166 }
 167
 168 /*
 169  * Disable DMA
 170  */
 171
 172 static void mace_dma_off(struct net_device *dev)
 173 {
 174         psc_write_word(PSC_ENETRD_CTL, 0x8800);
 175         psc_write_word(PSC_ENETRD_CTL, 0x1000);
 176         psc_write_word(PSC_ENETRD_CMD + PSC_SET0, 0x1100);
 177         psc_write_word(PSC_ENETRD_CMD + PSC_SET1, 0x1100);
 178
 179         psc_write_word(PSC_ENETWR_CTL, 0x8800);
 180         psc_write_word(PSC_ENETWR_CTL, 0x1000);
 181         psc_write_word(PSC_ENETWR_CMD + PSC_SET0, 0x1100);
 182         psc_write_word(PSC_ENETWR_CMD + PSC_SET1, 0x1100);
 183 }
 184
 185 /*
 186  * Not really much of a probe. The hardware table tells us if this
 187  * model of Macintrash has a MACE (AV macintoshes)
 188  */
 189
 190 static int __devinit mace_probe(struct platform_device *pdev)
 191 {
 192         int j;
 193         struct mace_data *mp;
 194         unsigned char *addr;
 195         struct net_device *dev;
 196         unsigned char checksum = 0;
 197         static int found = 0;
 198         int err;
 199
 200         if (found || macintosh_config->ether_type != MAC_ETHER_MACE)
 201                 return -ENODEV;
 202
 203         found = 1;      /* prevent 'finding' one on every device probe */
 204
 205         dev = alloc_etherdev(PRIV_BYTES);
 206         if (!dev)
 207                 return -ENOMEM;
 208
 209         mp = netdev_priv(dev);
 210
 211         mp->device = &pdev->dev;
 212         SET_NETDEV_DEV(dev, &pdev->dev);
 213
 214         dev->base_addr = (u32)MACE_BASE;
 215         mp->mace = (volatile struct mace *) MACE_BASE;
 216
 217         dev->irq = IRQ_MAC_MACE;
 218         mp->dma_intr = IRQ_MAC_MACE_DMA;
 219
 220         mp->chipid = mp->mace->chipid_hi << 8 | mp->mace->chipid_lo;
 221
 222         /*
 223          * The PROM contains 8 bytes which total 0xFF when XOR'd
 224          * together. Due to the usual peculiar apple brain damage
 225          * the bytes are spaced out in a strange boundary and the
 226          * bits are reversed.
 227          */
 228
 229         addr = (void *)MACE_PROM;
 230
 231         for (j = 0; j < 6; ++j) {
 232                 u8 v = bitrev8(addr[j<<4]);
 233                 checksum ^= v;
 234                 dev->dev_addr[j] = v;
 235         }
 236         for (; j < 8; ++j) {
 237                 checksum ^= bitrev8(addr[j<<4]);
 238         }
 239
 240         if (checksum != 0xFF) {
 241                 free_netdev(dev);
 242                 return -ENODEV;
 243         }
 244
 245         memset(&mp->stats, 0, sizeof(mp->stats));
 246
 247         dev->open               = mace_open;
 248         dev->stop               = mace_close;
 249         dev->hard_start_xmit    = mace_xmit_start;
 250         dev->tx_timeout         = mace_tx_timeout;
 251         dev->watchdog_timeo     = TX_TIMEOUT;
 252         dev->get_stats          = mace_stats;
 253         dev->set_multicast_list = mace_set_multicast;
 254         dev->set_mac_address    = mace_set_address;
 255
 256         printk(KERN_INFO "%s: 68K MACE, hardware address %.2X", dev->name, dev->dev_addr[0]);
 257         for (j = 1 ; j < 6 ; j++) printk(":%.2X", dev->dev_addr[j]);
 258         printk("\n");
 259
 260         err = register_netdev(dev);
 261         if (!err)
 262                 return 0;
 263
 264         free_netdev(dev);
 265         return err;
 266 }
 267
 268 /*
 269  * Reset the chip.
 270  */
 271
 272 static void mace_reset(struct net_device *dev)
 273 {
 274         struct mace_data *mp = netdev_priv(dev);
 275         volatile struct mace *mb = mp->mace;
 276         int i;
 277
 278         /* soft-reset the chip */
 279         i = 200;
 280         while (--i) {
 281                 mb->biucc = SWRST;
 282                 if (mb->biucc & SWRST) {
 283                         udelay(10);
 284                         continue;
 285                 }
 286                 break;
 287         }
 288         if (!i) {
 289                 printk(KERN_ERR "macmace: cannot reset chip!\n");
 290                 return;
 291         }
 292
 293         mb->maccc = 0;  /* turn off tx, rx */
 294         mb->imr = 0xFF; /* disable all intrs for now */
 295         i = mb->ir;
 296
 297         mb->biucc = XMTSP_64;
 298         mb->utr = RTRD;
 299         mb->fifocc = XMTFW_8 | RCVFW_64 | XMTFWU | RCVFWU;
 300
 301         mb->xmtfc = AUTO_PAD_XMIT; /* auto-pad short frames */
 302         mb->rcvfc = 0;
 303
 304         /* load up the hardware address */
 305         __mace_set_address(dev, dev->dev_addr);
 306
 307         /* clear the multicast filter */
 308         if (mp->chipid == BROKEN_ADDRCHG_REV)
 309                 mb->iac = LOGADDR;
 310         else {
 311                 mb->iac = ADDRCHG | LOGADDR;
 312                 while ((mb->iac & ADDRCHG) != 0)
 313                         ;
 314         }
 315         for (i = 0; i < 8; ++i)
 316                 mb->ladrf = 0;
 317
 318         /* done changing address */
 319         if (mp->chipid != BROKEN_ADDRCHG_REV)
 320                 mb->iac = 0;
 321
 322         mb->plscc = PORTSEL_AUI;
 323 }
 324
 325 /*
 326  * Load the address on a mace controller.
 327  */
 328
 329 static void __mace_set_address(struct net_device *dev, void *addr)
 330 {
 331         struct mace_data *mp = netdev_priv(dev);
 332         volatile struct mace *mb = mp->mace;
 333         unsigned char *p = addr;
 334         int i;
 335
 336         /* load up the hardware address */
 337         if (mp->chipid == BROKEN_ADDRCHG_REV)
 338                 mb->iac = PHYADDR;
 339         else {
 340                 mb->iac = ADDRCHG | PHYADDR;
 341                 while ((mb->iac & ADDRCHG) != 0)
 342                         ;
 343         }
 344         for (i = 0; i < 6; ++i)
 345                 mb->padr = dev->dev_addr[i] = p[i];
 346         if (mp->chipid != BROKEN_ADDRCHG_REV)
 347                 mb->iac = 0;
 348 }
 349
 350 static int mace_set_address(struct net_device *dev, void *addr)
 351 {
 352         struct mace_data *mp = netdev_priv(dev);
 353         volatile struct mace *mb = mp->mace;
 354         unsigned long flags;
 355         u8 maccc;
 356
 357         local_irq_save(flags);
 358
 359         maccc = mb->maccc;
 360
 361         __mace_set_address(dev, addr);
 362
 363         mb->maccc = maccc;
 364
 365         local_irq_restore(flags);
 366
 367         return 0;
 368 }
 369
 370 /*
 371  * Open the Macintosh MACE. Most of this is playing with the DMA
 372  * engine. The ethernet chip is quite friendly.
 373  */
 374
 375 static int mace_open(struct net_device *dev)
 376 {
 377         struct mace_data *mp = netdev_priv(dev);
 378         volatile struct mace *mb = mp->mace;
 379
 380         /* reset the chip */
 381         mace_reset(dev);
 382
 383         if (request_irq(dev->irq, mace_interrupt, 0, dev->name, dev)) {
 384                 printk(KERN_ERR "%s: can't get irq %d\n", dev->name, dev->irq);
 385                 return -EAGAIN;
 386         }
 387         if (request_irq(mp->dma_intr, mace_dma_intr, 0, dev->name, dev)) {
 388                 printk(KERN_ERR "%s: can't get irq %d\n", dev->name, mp->dma_intr);
 389                 free_irq(dev->irq, dev);
 390                 return -EAGAIN;
 391         }
 392
 393         /* Allocate the DMA ring buffers */
 394
 395         mp->tx_ring = dma_alloc_coherent(mp->device,
 396                         N_TX_RING * MACE_BUFF_SIZE,
 397                         &mp->tx_ring_phys, GFP_KERNEL);
 398         if (mp->tx_ring == NULL) {
 399                 printk(KERN_ERR "%s: unable to allocate DMA tx buffers\n", dev->name);
 400                 goto out1;
 401         }
 402
 403         mp->rx_ring = dma_alloc_coherent(mp->device,
 404                         N_RX_RING * MACE_BUFF_SIZE,
 405                         &mp->rx_ring_phys, GFP_KERNEL);
 406         if (mp->rx_ring == NULL) {
 407                 printk(KERN_ERR "%s: unable to allocate DMA rx buffers\n", dev->name);
 408                 goto out2;
 409         }
 410
 411         mace_dma_off(dev);
 412
 413         /* Not sure what these do */
 414
 415         psc_write_word(PSC_ENETWR_CTL, 0x9000);
 416         psc_write_word(PSC_ENETRD_CTL, 0x9000);
 417         psc_write_word(PSC_ENETWR_CTL, 0x0400);
 418         psc_write_word(PSC_ENETRD_CTL, 0x0400);
 419
 420         mace_rxdma_reset(dev);
 421         mace_txdma_reset(dev);
 422
 423         /* turn it on! */
 424         mb->maccc = ENXMT | ENRCV;
 425         /* enable all interrupts except receive interrupts */
 426         mb->imr = RCVINT;
 427         return 0;
 428
 429 out2:
 430         dma_free_coherent(mp->device, N_TX_RING * MACE_BUFF_SIZE,
 431                           mp->tx_ring, mp->tx_ring_phys);
 432 out1:
 433         free_irq(dev->irq, dev);
 434         free_irq(mp->dma_intr, dev);
 435         return -ENOMEM;
 436 }
 437
 438 /*
 439  * Shut down the mace and its interrupt channel
 440  */
 441
 442 static int mace_close(struct net_device *dev)
 443 {
 444         struct mace_data *mp = netdev_priv(dev);
 445         volatile struct mace *mb = mp->mace;
 446
 447         mb->maccc = 0;          /* disable rx and tx     */
 448         mb->imr = 0xFF;         /* disable all irqs      */
 449         mace_dma_off(dev);      /* disable rx and tx dma */
 450
 451         return 0;
 452 }
 453
 454 /*
 455  * Transmit a frame
 456  */
 457
 458 static int mace_xmit_start(struct sk_buff *skb, struct net_device *dev)
 459 {
 460         struct mace_data *mp = netdev_priv(dev);
 461         unsigned long flags;
 462
 463         /* Stop the queue since there's only the one buffer */
 464
 465         local_irq_save(flags);
 466         netif_stop_queue(dev);
 467         if (!mp->tx_count) {
 468                 printk(KERN_ERR "macmace: tx queue running but no free buffers.\n");
 469                 local_irq_restore(flags);
 470                 return NETDEV_TX_BUSY;
 471         }
 472         mp->tx_count--;
 473         local_irq_restore(flags);
 474
 475         mp->stats.tx_packets++;
 476         mp->stats.tx_bytes += skb->len;
 477
 478         /* We need to copy into our xmit buffer to take care of alignment and caching issues */
 479         skb_copy_from_linear_data(skb, mp->tx_ring, skb->len);
 480
 481         /* load the Tx DMA and fire it off */
 482
 483         psc_write_long(PSC_ENETWR_ADDR + mp->tx_slot, (u32)  mp->tx_ring_phys);
 484         psc_write_long(PSC_ENETWR_LEN + mp->tx_slot, skb->len);
 485         psc_write_word(PSC_ENETWR_CMD + mp->tx_slot, 0x9800);
 486
 487         mp->tx_slot ^= 0x10;
 488
 489         dev_kfree_skb(skb);
 490
 491         dev->trans_start = jiffies;
 492         return NETDEV_TX_OK;
 493 }
 494
 495 static struct net_device_stats *mace_stats(struct net_device *dev)
 496 {
 497         struct mace_data *mp = netdev_priv(dev);
 498         return &mp->stats;
 499 }
 500
 501 static void mace_set_multicast(struct net_device *dev)
 502 {
 503         struct mace_data *mp = netdev_priv(dev);
 504         volatile struct mace *mb = mp->mace;
 505         int i, j;
 506         u32 crc;
 507         u8 maccc;
 508         unsigned long flags;
 509
 510         local_irq_save(flags);
 511         maccc = mb->maccc;
 512         mb->maccc &= ~PROM;
 513
 514         if (dev->flags & IFF_PROMISC) {
 515                 mb->maccc |= PROM;
 516         } else {
 517                 unsigned char multicast_filter[8];
 518                 struct dev_mc_list *dmi = dev->mc_list;
 519
 520                 if (dev->flags & IFF_ALLMULTI) {
 521                         for (i = 0; i < 8; i++) {
 522                                 multicast_filter[i] = 0xFF;
 523                         }
 524                 } else {
 525                         for (i = 0; i < 8; i++)
 526                                 multicast_filter[i] = 0;
 527                         for (i = 0; i < dev->mc_count; i++) {
 528                                 crc = ether_crc_le(6, dmi->dmi_addr);
 529                                 j = crc >> 26;  /* bit number in multicast_filter */
 530                                 multicast_filter[j >> 3] |= 1 << (j & 7);
 531                                 dmi = dmi->next;
 532                         }
 533                 }
 534
 535                 if (mp->chipid == BROKEN_ADDRCHG_REV)
 536                         mb->iac = LOGADDR;
 537                 else {
 538                         mb->iac = ADDRCHG | LOGADDR;
 539                         while ((mb->iac & ADDRCHG) != 0)
 540                                 ;
 541                 }
 542                 for (i = 0; i < 8; ++i)
 543                         mb->ladrf = multicast_filter[i];
 544                 if (mp->chipid != BROKEN_ADDRCHG_REV)
 545                         mb->iac = 0;
 546         }
 547
 548         mb->maccc = maccc;
 549         local_irq_restore(flags);
 550 }
 551
 552 static void mace_handle_misc_intrs(struct mace_data *mp, int intr)
 553 {
 554         volatile struct mace *mb = mp->mace;
 555         static int mace_babbles, mace_jabbers;
 556
 557         if (intr & MPCO)
 558                 mp->stats.rx_missed_errors += 256;
 559         mp->stats.rx_missed_errors += mb->mpc;   /* reading clears it */
 560         if (intr & RNTPCO)
 561                 mp->stats.rx_length_errors += 256;
 562         mp->stats.rx_length_errors += mb->rntpc; /* reading clears it */
 563         if (intr & CERR)
 564                 ++mp->stats.tx_heartbeat_errors;
 565         if (intr & BABBLE)
 566                 if (mace_babbles++ < 4)
 567                         printk(KERN_DEBUG "macmace: babbling transmitter\n");
 568         if (intr & JABBER)
 569                 if (mace_jabbers++ < 4)
 570                         printk(KERN_DEBUG "macmace: jabbering transceiver\n");
 571 }
 572
 573 static irqreturn_t mace_interrupt(int irq, void *dev_id)
 574 {
 575         struct net_device *dev = (struct net_device *) dev_id;
 576         struct mace_data *mp = netdev_priv(dev);
 577         volatile struct mace *mb = mp->mace;
 578         int intr, fs;
 579         unsigned long flags;
 580
 581         /* don't want the dma interrupt handler to fire */
 582         local_irq_save(flags);
 583
 584         intr = mb->ir; /* read interrupt register */
 585         mace_handle_misc_intrs(mp, intr);
 586
 587         if (intr & XMTINT) {
 588                 fs = mb->xmtfs;
 589                 if ((fs & XMTSV) == 0) {
 590                         printk(KERN_ERR "macmace: xmtfs not valid! (fs=%x)\n", fs);
 591                         mace_reset(dev);
 592                         /*
 593                          * XXX mace likes to hang the machine after a xmtfs error.
 594                          * This is hard to reproduce, reseting *may* help
 595                          */
 596                 }
 597                 /* dma should have finished */
 598                 if (!mp->tx_count) {
 599                         printk(KERN_DEBUG "macmace: tx ring ran out? (fs=%x)\n", fs);
 600                 }
 601                 /* Update stats */
 602                 if (fs & (UFLO|LCOL|LCAR|RTRY)) {
 603                         ++mp->stats.tx_errors;
 604                         if (fs & LCAR)
 605                                 ++mp->stats.tx_carrier_errors;
 606                         else if (fs & (UFLO|LCOL|RTRY)) {
 607                                 ++mp->stats.tx_aborted_errors;
 608                                 if (mb->xmtfs & UFLO) {
 609                                         printk(KERN_ERR "%s: DMA underrun.\n", dev->name);
 610                                         mp->stats.tx_fifo_errors++;
 611                                         mace_txdma_reset(dev);
 612                                 }
 613                         }
 614                 }
 615         }
 616
 617         if (mp->tx_count)
 618                 netif_wake_queue(dev);
 619
 620         local_irq_restore(flags);
 621
 622         return IRQ_HANDLED;
 623 }
 624
 625 static void mace_tx_timeout(struct net_device *dev)
 626 {
 627         struct mace_data *mp = netdev_priv(dev);
 628         volatile struct mace *mb = mp->mace;
 629         unsigned long flags;
 630
 631         local_irq_save(flags);
 632
 633         /* turn off both tx and rx and reset the chip */
 634         mb->maccc = 0;
 635         printk(KERN_ERR "macmace: transmit timeout - resetting\n");
 636         mace_txdma_reset(dev);
 637         mace_reset(dev);
 638
 639         /* restart rx dma */
 640         mace_rxdma_reset(dev);
 641
 642         mp->tx_count = N_TX_RING;
 643         netif_wake_queue(dev);
 644
 645         /* turn it on! */
 646         mb->maccc = ENXMT | ENRCV;
 647         /* enable all interrupts except receive interrupts */
 648         mb->imr = RCVINT;
 649
 650         local_irq_restore(flags);
 651 }
 652
 653 /*
 654  * Handle a newly arrived frame
 655  */
 656
 657 static void mace_dma_rx_frame(struct net_device *dev, struct mace_frame *mf)
 658 {
 659         struct mace_data *mp = netdev_priv(dev);
 660         struct sk_buff *skb;
 661         unsigned int frame_status = mf->rcvsts;
 662
 663         if (frame_status & (RS_OFLO | RS_CLSN | RS_FRAMERR | RS_FCSERR)) {
 664                 mp->stats.rx_errors++;
 665                 if (frame_status & RS_OFLO) {
 666                         printk(KERN_DEBUG "%s: fifo overflow.\n", dev->name);
 667                         mp->stats.rx_fifo_errors++;
 668                 }
 669                 if (frame_status & RS_CLSN)
 670                         mp->stats.collisions++;
 671                 if (frame_status & RS_FRAMERR)
 672                         mp->stats.rx_frame_errors++;
 673                 if (frame_status & RS_FCSERR)
 674                         mp->stats.rx_crc_errors++;
 675         } else {
 676                 unsigned int frame_length = mf->rcvcnt + ((frame_status & 0x0F) << 8 );
 677
 678                 skb = dev_alloc_skb(frame_length + 2);
 679                 if (!skb) {
 680                         mp->stats.rx_dropped++;
 681                         return;
 682                 }
 683                 skb_reserve(skb, 2);
 684                 memcpy(skb_put(skb, frame_length), mf->data, frame_length);
 685
 686                 skb->protocol = eth_type_trans(skb, dev);
 687                 netif_rx(skb);
 688                 dev->last_rx = jiffies;
 689                 mp->stats.rx_packets++;
 690                 mp->stats.rx_bytes += frame_length;
 691         }
 692 }
 693
 694 /*
 695  * The PSC has passed us a DMA interrupt event.
 696  */
 697
 698 static irqreturn_t mace_dma_intr(int irq, void *dev_id)
 699 {
 700         struct net_device *dev = (struct net_device *) dev_id;
 701         struct mace_data *mp = netdev_priv(dev);
 702         int left, head;
 703         u16 status;
 704         u32 baka;
 705
 706         /* Not sure what this does */
 707
 708         while ((baka = psc_read_long(PSC_MYSTERY)) != psc_read_long(PSC_MYSTERY));
 709         if (!(baka & 0x60000000)) return IRQ_NONE;
 710
 711         /*
 712          * Process the read queue
 713          */
 714
 715         status = psc_read_word(PSC_ENETRD_CTL);
 716
 717         if (status & 0x2000) {
 718                 mace_rxdma_reset(dev);
 719         } else if (status & 0x0100) {
 720                 psc_write_word(PSC_ENETRD_CMD + mp->rx_slot, 0x1100);
 721
 722                 left = psc_read_long(PSC_ENETRD_LEN + mp->rx_slot);
 723                 head = N_RX_RING - left;
 724
 725                 /* Loop through the ring buffer and process new packages */
 726
 727                 while (mp->rx_tail < head) {
 728                         mace_dma_rx_frame(dev, (struct mace_frame*) (mp->rx_ring
 729                                 + (mp->rx_tail * MACE_BUFF_SIZE)));
 730                         mp->rx_tail++;
 731                 }
 732
 733                 /* If we're out of buffers in this ring then switch to */
 734                 /* the other set, otherwise just reactivate this one.  */
 735
 736                 if (!left) {
 737                         mace_load_rxdma_base(dev, mp->rx_slot);
 738                         mp->rx_slot ^= 0x10;
 739                 } else {
 740                         psc_write_word(PSC_ENETRD_CMD + mp->rx_slot, 0x9800);
 741                 }
 742         }
 743
 744         /*
 745          * Process the write queue
 746          */
 747
 748         status = psc_read_word(PSC_ENETWR_CTL);
 749
 750         if (status & 0x2000) {
 751                 mace_txdma_reset(dev);
 752         } else if (status & 0x0100) {
 753                 psc_write_word(PSC_ENETWR_CMD + mp->tx_sloti, 0x0100);
 754                 mp->tx_sloti ^= 0x10;
 755                 mp->tx_count++;
 756         }
 757         return IRQ_HANDLED;
 758 }
 759
 760 MODULE_LICENSE("GPL");
 761 MODULE_DESCRIPTION("Macintosh MACE ethernet driver");
 762
 763 static int __devexit mac_mace_device_remove (struct platform_device *pdev)
 764 {
 765         struct net_device *dev = platform_get_drvdata(pdev);
 766         struct mace_data *mp = netdev_priv(dev);
 767
 768         unregister_netdev(dev);
 769
 770         free_irq(dev->irq, dev);
 771         free_irq(IRQ_MAC_MACE_DMA, dev);
 772
 773         dma_free_coherent(mp->device, N_RX_RING * MACE_BUFF_SIZE,
 774                           mp->rx_ring, mp->rx_ring_phys);
 775         dma_free_coherent(mp->device, N_TX_RING * MACE_BUFF_SIZE,
 776                           mp->tx_ring, mp->tx_ring_phys);
 777
 778         free_netdev(dev);
 779
 780         return 0;
 781 }
 782
 783 static struct platform_driver mac_mace_driver = {
 784         .probe  = mace_probe,
 785         .remove = __devexit_p(mac_mace_device_remove),
 786         .driver = {
 787                 .name = mac_mace_string,
 788         },
 789 };
 790
 791 static int __init mac_mace_init_module(void)
 792 {
 793         int err;
 794
 795         if ((err = platform_driver_register(&mac_mace_driver))) {
 796                 printk(KERN_ERR "Driver registration failed\n");
 797                 return err;
 798         }
 799
 800         mac_mace_device = platform_device_alloc(mac_mace_string, 0);
 801         if (!mac_mace_device)
 802                 goto out_unregister;
 803
 804         if (platform_device_add(mac_mace_device)) {
 805                 platform_device_put(mac_mace_device);
 806                 mac_mace_device = NULL;
 807         }
 808
 809         return 0;
 810
 811 out_unregister:
 812         platform_driver_unregister(&mac_mace_driver);
 813
 814         return -ENOMEM;
 815 }
 816
 817 static void __exit mac_mace_cleanup_module(void)
 818 {
 819         platform_driver_unregister(&mac_mace_driver);
 820
 821         if (mac_mace_device) {
 822                 platform_device_unregister(mac_mace_device);
 823                 mac_mace_device = NULL;
 824         }
 825 }
 826
 827 module_init(mac_mace_init_module);
 828 module_exit(mac_mace_cleanup_module);