git.oblomov.eu Git - linux-2.6/blob - include/asm-arm/arch-ixp4xx/io.h

   1 /*
   2  * linux/include/asm-arm/arch-ixp4xx/io.h
   3  *
   4  * Author: Deepak Saxena <dsaxena@plexity.net>
   5  *
   6  * Copyright (C) 2002-2005  MontaVista Software, Inc.
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  */
  12
  13 #ifndef __ASM_ARM_ARCH_IO_H
  14 #define __ASM_ARM_ARCH_IO_H
  15
  16 #include <asm/hardware.h>
  17
  18 #define IO_SPACE_LIMIT 0xffff0000
  19
  20 #define BIT(x)  ((1)<<(x))
  21
  22
  23 extern int (*ixp4xx_pci_read)(u32 addr, u32 cmd, u32* data);
  24 extern int ixp4xx_pci_write(u32 addr, u32 cmd, u32 data);
  25
  26
  27 /*
  28  * IXP4xx provides two methods of accessing PCI memory space:
  29  *
  30  * 1) A direct mapped window from 0x48000000 to 0x4bffffff (64MB).
  31  *    To access PCI via this space, we simply ioremap() the BAR
  32  *    into the kernel and we can use the standard read[bwl]/write[bwl]
  33  *    macros. This is the preffered method due to speed but it
  34  *    limits the system to just 64MB of PCI memory. This can be
  35  *    problamatic if using video cards and other memory-heavy
  36  *    targets.
  37  *
  38  * 2) If > 64MB of memory space is required, the IXP4xx can be configured
  39  *    to use indirect registers to access PCI (as we do below for I/O
  40  *    transactions). This allows for up to 128MB (0x48000000 to 0x4fffffff)
  41  *    of memory on the bus. The disadvantage of this is that every
  42  *    PCI access requires three local register accesses plus a spinlock,
  43  *    but in some cases the performance hit is acceptable. In addition,
  44  *    you cannot mmap() PCI devices in this case.
  45  *
  46  */
  47 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
  48
  49 #define __mem_pci(a)            (a)
  50
  51 #else
  52
  53 #include <linux/mm.h>
  54
  55 /*
  56  * In the case of using indirect PCI, we simply return the actual PCI
  57  * address and our read/write implementation use that to drive the
  58  * access registers. If something outside of PCI is ioremap'd, we
  59  * fallback to the default.
  60  */
  61 static inline void __iomem *
  62 __ixp4xx_ioremap(unsigned long addr, size_t size, unsigned long flags)
  63 {
  64         if((addr < 0x48000000) || (addr > 0x4fffffff))
  65                 return __ioremap(addr, size, flags);
  66
  67         return (void *)addr;
  68 }
  69
  70 static inline void
  71 __ixp4xx_iounmap(void __iomem *addr)
  72 {
  73         if ((u32)addr >= VMALLOC_START)
  74                 __iounmap(addr);
  75 }
  76
  77 #define __arch_ioremap(a, s, f)         __ixp4xx_ioremap(a, s, f)
  78 #define __arch_iounmap(a)               __ixp4xx_iounmap(a)
  79
  80 #define writeb(v, p)                    __ixp4xx_writeb(v, p)
  81 #define writew(v, p)                    __ixp4xx_writew(v, p)
  82 #define writel(v, p)                    __ixp4xx_writel(v, p)
  83
  84 #define writesb(p, v, l)                __ixp4xx_writesb(p, v, l)
  85 #define writesw(p, v, l)                __ixp4xx_writesw(p, v, l)
  86 #define writesl(p, v, l)                __ixp4xx_writesl(p, v, l)
  87
  88 #define readb(p)                        __ixp4xx_readb(p)
  89 #define readw(p)                        __ixp4xx_readw(p)
  90 #define readl(p)                        __ixp4xx_readl(p)
  91
  92 #define readsb(p, v, l)                 __ixp4xx_readsb(p, v, l)
  93 #define readsw(p, v, l)                 __ixp4xx_readsw(p, v, l)
  94 #define readsl(p, v, l)                 __ixp4xx_readsl(p, v, l)
  95
  96 static inline void
  97 __ixp4xx_writeb(u8 value, volatile void __iomem *p)
  98 {
  99         u32 addr = (u32)p;
 100         u32 n, byte_enables, data;
 101
 102         if (addr >= VMALLOC_START) {
 103                 __raw_writeb(value, addr);
 104                 return;
 105         }
 106
 107         n = addr % 4;
 108         byte_enables = (0xf & ~BIT(n)) << IXP4XX_PCI_NP_CBE_BESL;
 109         data = value << (8*n);
 110         ixp4xx_pci_write(addr, byte_enables | NP_CMD_MEMWRITE, data);
 111 }
 112
 113 static inline void
 114 __ixp4xx_writesb(volatile void __iomem *bus_addr, const u8 *vaddr, int count)
 115 {
 116         while (count--)
 117                 writeb(*vaddr++, bus_addr);
 118 }
 119
 120 static inline void
 121 __ixp4xx_writew(u16 value, volatile void __iomem *p)
 122 {
 123         u32 addr = (u32)p;
 124         u32 n, byte_enables, data;
 125
 126         if (addr >= VMALLOC_START) {
 127                 __raw_writew(value, addr);
 128                 return;
 129         }
 130
 131         n = addr % 4;
 132         byte_enables = (0xf & ~(BIT(n) | BIT(n+1))) << IXP4XX_PCI_NP_CBE_BESL;
 133         data = value << (8*n);
 134         ixp4xx_pci_write(addr, byte_enables | NP_CMD_MEMWRITE, data);
 135 }
 136
 137 static inline void
 138 __ixp4xx_writesw(volatile void __iomem *bus_addr, const u16 *vaddr, int count)
 139 {
 140         while (count--)
 141                 writew(*vaddr++, bus_addr);
 142 }
 143
 144 static inline void
 145 __ixp4xx_writel(u32 value, volatile void __iomem *p)
 146 {
 147         u32 addr = (u32)p;
 148         if (addr >= VMALLOC_START) {
 149                 __raw_writel(value, addr);
 150                 return;
 151         }
 152
 153         ixp4xx_pci_write(addr, NP_CMD_MEMWRITE, value);
 154 }
 155
 156 static inline void
 157 __ixp4xx_writesl(volatile void __iomem *bus_addr, const u32 *vaddr, int count)
 158 {
 159         while (count--)
 160                 writel(*vaddr++, bus_addr);
 161 }
 162
 163 static inline unsigned char
 164 __ixp4xx_readb(const volatile void __iomem *p)
 165 {
 166         u32 addr = (u32)p;
 167         u32 n, byte_enables, data;
 168
 169         if (addr >= VMALLOC_START)
 170                 return __raw_readb(addr);
 171
 172         n = addr % 4;
 173         byte_enables = (0xf & ~BIT(n)) << IXP4XX_PCI_NP_CBE_BESL;
 174         if (ixp4xx_pci_read(addr, byte_enables | NP_CMD_MEMREAD, &data))
 175                 return 0xff;
 176
 177         return data >> (8*n);
 178 }
 179
 180 static inline void
 181 __ixp4xx_readsb(const volatile void __iomem *bus_addr, u8 *vaddr, u32 count)
 182 {
 183         while (count--)
 184                 *vaddr++ = readb(bus_addr);
 185 }
 186
 187 static inline unsigned short
 188 __ixp4xx_readw(const volatile void __iomem *p)
 189 {
 190         u32 addr = (u32)p;
 191         u32 n, byte_enables, data;
 192
 193         if (addr >= VMALLOC_START)
 194                 return __raw_readw(addr);
 195
 196         n = addr % 4;
 197         byte_enables = (0xf & ~(BIT(n) | BIT(n+1))) << IXP4XX_PCI_NP_CBE_BESL;
 198         if (ixp4xx_pci_read(addr, byte_enables | NP_CMD_MEMREAD, &data))
 199                 return 0xffff;
 200
 201         return data>>(8*n);
 202 }
 203
 204 static inline void
 205 __ixp4xx_readsw(const volatile void __iomem *bus_addr, u16 *vaddr, u32 count)
 206 {
 207         while (count--)
 208                 *vaddr++ = readw(bus_addr);
 209 }
 210
 211 static inline unsigned long
 212 __ixp4xx_readl(const volatile void __iomem *p)
 213 {
 214         u32 addr = (u32)p;
 215         u32 data;
 216
 217         if (addr >= VMALLOC_START)
 218                 return __raw_readl(addr);
 219
 220         if (ixp4xx_pci_read(addr, NP_CMD_MEMREAD, &data))
 221                 return 0xffffffff;
 222
 223         return data;
 224 }
 225
 226 static inline void
 227 __ixp4xx_readsl(const volatile void __iomem *bus_addr, u32 *vaddr, u32 count)
 228 {
 229         while (count--)
 230                 *vaddr++ = readl(bus_addr);
 231 }
 232
 233
 234 /*
 235  * We can use the built-in functions b/c they end up calling writeb/readb
 236  */
 237 #define memset_io(c,v,l)                _memset_io((c),(v),(l))
 238 #define memcpy_fromio(a,c,l)            _memcpy_fromio((a),(c),(l))
 239 #define memcpy_toio(c,a,l)              _memcpy_toio((c),(a),(l))
 240
 241 static inline int
 242 check_signature(const unsigned char __iomem *bus_addr, const unsigned char *signature,
 243                 int length)
 244 {
 245         int retval = 0;
 246         do {
 247                 if (readb(bus_addr) != *signature)
 248                         goto out;
 249                 bus_addr++;
 250                 signature++;
 251                 length--;
 252         } while (length);
 253         retval = 1;
 254 out:
 255         return retval;
 256 }
 257
 258 #endif
 259
 260 #ifndef CONFIG_PCI
 261
 262 #define __io(v)         v
 263
 264 #else
 265
 266 /*
 267  * IXP4xx does not have a transparent cpu -> PCI I/O translation
 268  * window.  Instead, it has a set of registers that must be tweaked
 269  * with the proper byte lanes, command types, and address for the
 270  * transaction.  This means that we need to override the default
 271  * I/O functions.
 272  */
 273 #define outb(p, v)                      __ixp4xx_outb(p, v)
 274 #define outw(p, v)                      __ixp4xx_outw(p, v)
 275 #define outl(p, v)                      __ixp4xx_outl(p, v)
 276
 277 #define outsb(p, v, l)                  __ixp4xx_outsb(p, v, l)
 278 #define outsw(p, v, l)                  __ixp4xx_outsw(p, v, l)
 279 #define outsl(p, v, l)                  __ixp4xx_outsl(p, v, l)
 280
 281 #define inb(p)                          __ixp4xx_inb(p)
 282 #define inw(p)                          __ixp4xx_inw(p)
 283 #define inl(p)                          __ixp4xx_inl(p)
 284
 285 #define insb(p, v, l)                   __ixp4xx_insb(p, v, l)
 286 #define insw(p, v, l)                   __ixp4xx_insw(p, v, l)
 287 #define insl(p, v, l)                   __ixp4xx_insl(p, v, l)
 288
 289
 290 static inline void
 291 __ixp4xx_outb(u8 value, u32 addr)
 292 {
 293         u32 n, byte_enables, data;
 294         n = addr % 4;
 295         byte_enables = (0xf & ~BIT(n)) << IXP4XX_PCI_NP_CBE_BESL;
 296         data = value << (8*n);
 297         ixp4xx_pci_write(addr, byte_enables | NP_CMD_IOWRITE, data);
 298 }
 299
 300 static inline void
 301 __ixp4xx_outsb(u32 io_addr, const u8 *vaddr, u32 count)
 302 {
 303         while (count--)
 304                 outb(*vaddr++, io_addr);
 305 }
 306
 307 static inline void
 308 __ixp4xx_outw(u16 value, u32 addr)
 309 {
 310         u32 n, byte_enables, data;
 311         n = addr % 4;
 312         byte_enables = (0xf & ~(BIT(n) | BIT(n+1))) << IXP4XX_PCI_NP_CBE_BESL;
 313         data = value << (8*n);
 314         ixp4xx_pci_write(addr, byte_enables | NP_CMD_IOWRITE, data);
 315 }
 316
 317 static inline void
 318 __ixp4xx_outsw(u32 io_addr, const u16 *vaddr, u32 count)
 319 {
 320         while (count--)
 321                 outw(cpu_to_le16(*vaddr++), io_addr);
 322 }
 323
 324 static inline void
 325 __ixp4xx_outl(u32 value, u32 addr)
 326 {
 327         ixp4xx_pci_write(addr, NP_CMD_IOWRITE, value);
 328 }
 329
 330 static inline void
 331 __ixp4xx_outsl(u32 io_addr, const u32 *vaddr, u32 count)
 332 {
 333         while (count--)
 334                 outl(*vaddr++, io_addr);
 335 }
 336
 337 static inline u8
 338 __ixp4xx_inb(u32 addr)
 339 {
 340         u32 n, byte_enables, data;
 341         n = addr % 4;
 342         byte_enables = (0xf & ~BIT(n)) << IXP4XX_PCI_NP_CBE_BESL;
 343         if (ixp4xx_pci_read(addr, byte_enables | NP_CMD_IOREAD, &data))
 344                 return 0xff;
 345
 346         return data >> (8*n);
 347 }
 348
 349 static inline void
 350 __ixp4xx_insb(u32 io_addr, u8 *vaddr, u32 count)
 351 {
 352         while (count--)
 353                 *vaddr++ = inb(io_addr);
 354 }
 355
 356 static inline u16
 357 __ixp4xx_inw(u32 addr)
 358 {
 359         u32 n, byte_enables, data;
 360         n = addr % 4;
 361         byte_enables = (0xf & ~(BIT(n) | BIT(n+1))) << IXP4XX_PCI_NP_CBE_BESL;
 362         if (ixp4xx_pci_read(addr, byte_enables | NP_CMD_IOREAD, &data))
 363                 return 0xffff;
 364
 365         return data>>(8*n);
 366 }
 367
 368 static inline void
 369 __ixp4xx_insw(u32 io_addr, u16 *vaddr, u32 count)
 370 {
 371         while (count--)
 372                 *vaddr++ = le16_to_cpu(inw(io_addr));
 373 }
 374
 375 static inline u32
 376 __ixp4xx_inl(u32 addr)
 377 {
 378         u32 data;
 379         if (ixp4xx_pci_read(addr, NP_CMD_IOREAD, &data))
 380                 return 0xffffffff;
 381
 382         return data;
 383 }
 384
 385 static inline void
 386 __ixp4xx_insl(u32 io_addr, u32 *vaddr, u32 count)
 387 {
 388         while (count--)
 389                 *vaddr++ = inl(io_addr);
 390 }
 391
 392 #define PIO_OFFSET      0x10000UL
 393 #define PIO_MASK        0x0ffffUL
 394
 395 #define __is_io_address(p)      (((unsigned long)p >= PIO_OFFSET) && \
 396                                         ((unsigned long)p <= (PIO_MASK + PIO_OFFSET)))
 397 static inline unsigned int
 398 __ixp4xx_ioread8(const void __iomem *addr)
 399 {
 400         unsigned long port = (unsigned long __force)addr;
 401         if (__is_io_address(port))
 402                 return  (unsigned int)__ixp4xx_inb(port & PIO_MASK);
 403         else
 404 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 405                 return (unsigned int)__raw_readb(port);
 406 #else
 407                 return (unsigned int)__ixp4xx_readb(addr);
 408 #endif
 409 }
 410
 411 static inline void
 412 __ixp4xx_ioread8_rep(const void __iomem *addr, void *vaddr, u32 count)
 413 {
 414         unsigned long port = (unsigned long __force)addr;
 415         if (__is_io_address(port))
 416                 __ixp4xx_insb(port & PIO_MASK, vaddr, count);
 417         else
 418 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 419                 __raw_readsb(addr, vaddr, count);
 420 #else
 421                 __ixp4xx_readsb(addr, vaddr, count);
 422 #endif
 423 }
 424
 425 static inline unsigned int
 426 __ixp4xx_ioread16(const void __iomem *addr)
 427 {
 428         unsigned long port = (unsigned long __force)addr;
 429         if (__is_io_address(port))
 430                 return  (unsigned int)__ixp4xx_inw(port & PIO_MASK);
 431         else
 432 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 433                 return le16_to_cpu(__raw_readw((u32)port));
 434 #else
 435                 return (unsigned int)__ixp4xx_readw(addr);
 436 #endif
 437 }
 438
 439 static inline void
 440 __ixp4xx_ioread16_rep(const void __iomem *addr, void *vaddr, u32 count)
 441 {
 442         unsigned long port = (unsigned long __force)addr;
 443         if (__is_io_address(port))
 444                 __ixp4xx_insw(port & PIO_MASK, vaddr, count);
 445         else
 446 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 447                 __raw_readsw(addr, vaddr, count);
 448 #else
 449                 __ixp4xx_readsw(addr, vaddr, count);
 450 #endif
 451 }
 452
 453 static inline unsigned int
 454 __ixp4xx_ioread32(const void __iomem *addr)
 455 {
 456         unsigned long port = (unsigned long __force)addr;
 457         if (__is_io_address(port))
 458                 return  (unsigned int)__ixp4xx_inl(port & PIO_MASK);
 459         else {
 460 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 461                 return le32_to_cpu(__raw_readl((u32)port));
 462 #else
 463                 return (unsigned int)__ixp4xx_readl(addr);
 464 #endif
 465         }
 466 }
 467
 468 static inline void
 469 __ixp4xx_ioread32_rep(const void __iomem *addr, void *vaddr, u32 count)
 470 {
 471         unsigned long port = (unsigned long __force)addr;
 472         if (__is_io_address(port))
 473                 __ixp4xx_insl(port & PIO_MASK, vaddr, count);
 474         else
 475 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 476                 __raw_readsl(addr, vaddr, count);
 477 #else
 478                 __ixp4xx_readsl(addr, vaddr, count);
 479 #endif
 480 }
 481
 482 static inline void
 483 __ixp4xx_iowrite8(u8 value, void __iomem *addr)
 484 {
 485         unsigned long port = (unsigned long __force)addr;
 486         if (__is_io_address(port))
 487                 __ixp4xx_outb(value, port & PIO_MASK);
 488         else
 489 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 490                 __raw_writeb(value, port);
 491 #else
 492                 __ixp4xx_writeb(value, addr);
 493 #endif
 494 }
 495
 496 static inline void
 497 __ixp4xx_iowrite8_rep(void __iomem *addr, const void *vaddr, u32 count)
 498 {
 499         unsigned long port = (unsigned long __force)addr;
 500         if (__is_io_address(port))
 501                 __ixp4xx_outsb(port & PIO_MASK, vaddr, count);
 502         else
 503 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 504                 __raw_writesb(addr, vaddr, count);
 505 #else
 506                 __ixp4xx_writesb(addr, vaddr, count);
 507 #endif
 508 }
 509
 510 static inline void
 511 __ixp4xx_iowrite16(u16 value, void __iomem *addr)
 512 {
 513         unsigned long port = (unsigned long __force)addr;
 514         if (__is_io_address(port))
 515                 __ixp4xx_outw(value, port & PIO_MASK);
 516         else
 517 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 518                 __raw_writew(cpu_to_le16(value), addr);
 519 #else
 520                 __ixp4xx_writew(value, addr);
 521 #endif
 522 }
 523
 524 static inline void
 525 __ixp4xx_iowrite16_rep(void __iomem *addr, const void *vaddr, u32 count)
 526 {
 527         unsigned long port = (unsigned long __force)addr;
 528         if (__is_io_address(port))
 529                 __ixp4xx_outsw(port & PIO_MASK, vaddr, count);
 530         else
 531 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 532                 __raw_writesw(addr, vaddr, count);
 533 #else
 534                 __ixp4xx_writesw(addr, vaddr, count);
 535 #endif
 536 }
 537
 538 static inline void
 539 __ixp4xx_iowrite32(u32 value, void __iomem *addr)
 540 {
 541         unsigned long port = (unsigned long __force)addr;
 542         if (__is_io_address(port))
 543                 __ixp4xx_outl(value, port & PIO_MASK);
 544         else
 545 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 546                 __raw_writel(cpu_to_le32(value), port);
 547 #else
 548                 __ixp4xx_writel(value, addr);
 549 #endif
 550 }
 551
 552 static inline void
 553 __ixp4xx_iowrite32_rep(void __iomem *addr, const void *vaddr, u32 count)
 554 {
 555         unsigned long port = (unsigned long __force)addr;
 556         if (__is_io_address(port))
 557                 __ixp4xx_outsl(port & PIO_MASK, vaddr, count);
 558         else
 559 #ifndef CONFIG_IXP4XX_INDIRECT_PCI
 560                 __raw_writesl(addr, vaddr, count);
 561 #else
 562                 __ixp4xx_writesl(addr, vaddr, count);
 563 #endif
 564 }
 565
 566 #define ioread8(p)                      __ixp4xx_ioread8(p)
 567 #define ioread16(p)                     __ixp4xx_ioread16(p)
 568 #define ioread32(p)                     __ixp4xx_ioread32(p)
 569
 570 #define ioread8_rep(p, v, c)            __ixp4xx_ioread8_rep(p, v, c)
 571 #define ioread16_rep(p, v, c)           __ixp4xx_ioread16_rep(p, v, c)
 572 #define ioread32_rep(p, v, c)           __ixp4xx_ioread32_rep(p, v, c)
 573
 574 #define iowrite8(v,p)                   __ixp4xx_iowrite8(v,p)
 575 #define iowrite16(v,p)                  __ixp4xx_iowrite16(v,p)
 576 #define iowrite32(v,p)                  __ixp4xx_iowrite32(v,p)
 577
 578 #define iowrite8_rep(p, v, c)           __ixp4xx_iowrite8_rep(p, v, c)
 579 #define iowrite16_rep(p, v, c)          __ixp4xx_iowrite16_rep(p, v, c)
 580 #define iowrite32_rep(p, v, c)          __ixp4xx_iowrite32_rep(p, v, c)
 581
 582 #define ioport_map(port, nr)            ((void __iomem*)(port + PIO_OFFSET))
 583 #define ioport_unmap(addr)
 584 #endif  // !CONFIG_PCI
 585
 586 #endif  //  __ASM_ARM_ARCH_IO_H
 587