sh: Make NUMA depend on sparsemem.
[linux-2.6] / arch / sh / mm / Kconfig
1 #
2 # Processor families
3 #
4 config CPU_SH2
5         select SH_WRITETHROUGH if !CPU_SH2A
6         bool
7
8 config CPU_SH2A
9         bool
10         select CPU_SH2
11
12 config CPU_SH3
13         bool
14         select CPU_HAS_INTEVT
15         select CPU_HAS_SR_RB
16
17 config CPU_SH4
18         bool
19         select CPU_HAS_INTEVT
20         select CPU_HAS_SR_RB
21         select CPU_HAS_PTEA if (!CPU_SUBTYPE_ST40 && !CPU_SH4A) || CPU_SHX2
22
23 config CPU_SH4A
24         bool
25         select CPU_SH4
26
27 config CPU_SH4AL_DSP
28         bool
29         select CPU_SH4A
30
31 config CPU_SUBTYPE_ST40
32         bool
33         select CPU_SH4
34         select CPU_HAS_INTC2_IRQ
35
36 config CPU_SHX2
37         bool
38
39 choice
40         prompt "Processor sub-type selection"
41
42 #
43 # Processor subtypes
44 #
45
46 # SH-2 Processor Support
47
48 config CPU_SUBTYPE_SH7604
49         bool "Support SH7604 processor"
50         select CPU_SH2
51
52 config CPU_SUBTYPE_SH7619
53         bool "Support SH7619 processor"
54         select CPU_SH2
55
56 # SH-2A Processor Support
57
58 config CPU_SUBTYPE_SH7206
59         bool "Support SH7206 processor"
60         select CPU_SH2A
61         select CPU_HAS_IPR_IRQ
62
63 # SH-3 Processor Support
64
65 config CPU_SUBTYPE_SH7300
66         bool "Support SH7300 processor"
67         select CPU_SH3
68
69 config CPU_SUBTYPE_SH7705
70         bool "Support SH7705 processor"
71         select CPU_SH3
72         select CPU_HAS_IPR_IRQ
73         select CPU_HAS_PINT_IRQ
74
75 config CPU_SUBTYPE_SH7706
76         bool "Support SH7706 processor"
77         select CPU_SH3
78         select CPU_HAS_IPR_IRQ
79         help
80           Select SH7706 if you have a 133 Mhz SH-3 HD6417706 CPU.
81
82 config CPU_SUBTYPE_SH7707
83         bool "Support SH7707 processor"
84         select CPU_SH3
85         select CPU_HAS_PINT_IRQ
86         help
87           Select SH7707 if you have a  60 Mhz SH-3 HD6417707 CPU.
88
89 config CPU_SUBTYPE_SH7708
90         bool "Support SH7708 processor"
91         select CPU_SH3
92         help
93           Select SH7708 if you have a  60 Mhz SH-3 HD6417708S or
94           if you have a 100 Mhz SH-3 HD6417708R CPU.
95
96 config CPU_SUBTYPE_SH7709
97         bool "Support SH7709 processor"
98         select CPU_SH3
99         select CPU_HAS_IPR_IRQ
100         select CPU_HAS_PINT_IRQ
101         help
102           Select SH7709 if you have a  80 Mhz SH-3 HD6417709 CPU.
103
104 config CPU_SUBTYPE_SH7710
105         bool "Support SH7710 processor"
106         select CPU_SH3
107         select CPU_HAS_IPR_IRQ
108         help
109           Select SH7710 if you have a SH3-DSP SH7710 CPU.
110
111 config CPU_SUBTYPE_SH7712
112         bool "Support SH7712 processor"
113         select CPU_SH3
114         select CPU_HAS_IPR_IRQ
115         help
116           Select SH7712 if you have a SH3-DSP SH7712 CPU.
117
118 # SH-4 Processor Support
119
120 config CPU_SUBTYPE_SH7750
121         bool "Support SH7750 processor"
122         select CPU_SH4
123         select CPU_HAS_IPR_IRQ
124         help
125           Select SH7750 if you have a 200 Mhz SH-4 HD6417750 CPU.
126
127 config CPU_SUBTYPE_SH7091
128         bool "Support SH7091 processor"
129         select CPU_SH4
130         help
131           Select SH7091 if you have an SH-4 based Sega device (such as
132           the Dreamcast, Naomi, and Naomi 2).
133
134 config CPU_SUBTYPE_SH7750R
135         bool "Support SH7750R processor"
136         select CPU_SH4
137         select CPU_HAS_IPR_IRQ
138
139 config CPU_SUBTYPE_SH7750S
140         bool "Support SH7750S processor"
141         select CPU_SH4
142         select CPU_HAS_IPR_IRQ
143
144 config CPU_SUBTYPE_SH7751
145         bool "Support SH7751 processor"
146         select CPU_SH4
147         select CPU_HAS_IPR_IRQ
148         help
149           Select SH7751 if you have a 166 Mhz SH-4 HD6417751 CPU,
150           or if you have a HD6417751R CPU.
151
152 config CPU_SUBTYPE_SH7751R
153         bool "Support SH7751R processor"
154         select CPU_SH4
155         select CPU_HAS_IPR_IRQ
156
157 config CPU_SUBTYPE_SH7760
158         bool "Support SH7760 processor"
159         select CPU_SH4
160         select CPU_HAS_INTC2_IRQ
161         select CPU_HAS_IPR_IRQ
162
163 config CPU_SUBTYPE_SH4_202
164         bool "Support SH4-202 processor"
165         select CPU_SH4
166
167 # ST40 Processor Support
168
169 config CPU_SUBTYPE_ST40STB1
170         bool "Support ST40STB1/ST40RA processors"
171         select CPU_SUBTYPE_ST40
172         help
173           Select ST40STB1 if you have a ST40RA CPU.
174           This was previously called the ST40STB1, hence the option name.
175
176 config CPU_SUBTYPE_ST40GX1
177         bool "Support ST40GX1 processor"
178         select CPU_SUBTYPE_ST40
179         help
180           Select ST40GX1 if you have a ST40GX1 CPU.
181
182 # SH-4A Processor Support
183
184 config CPU_SUBTYPE_SH7770
185         bool "Support SH7770 processor"
186         select CPU_SH4A
187
188 config CPU_SUBTYPE_SH7780
189         bool "Support SH7780 processor"
190         select CPU_SH4A
191         select CPU_HAS_INTC2_IRQ
192
193 config CPU_SUBTYPE_SH7785
194         bool "Support SH7785 processor"
195         select CPU_SH4A
196         select CPU_SHX2
197         select CPU_HAS_INTC2_IRQ
198
199 # SH4AL-DSP Processor Support
200
201 config CPU_SUBTYPE_SH73180
202         bool "Support SH73180 processor"
203         select CPU_SH4AL_DSP
204
205 config CPU_SUBTYPE_SH7343
206         bool "Support SH7343 processor"
207         select CPU_SH4AL_DSP
208
209 config CPU_SUBTYPE_SH7722
210         bool "Support SH7722 processor"
211         select CPU_SH4AL_DSP
212         select CPU_SHX2
213         select CPU_HAS_IPR_IRQ
214         select ARCH_SPARSEMEM_ENABLE
215
216 endchoice
217
218 menu "Memory management options"
219
220 config QUICKLIST
221         def_bool y
222
223 config MMU
224         bool "Support for memory management hardware"
225         depends on !CPU_SH2
226         default y
227         help
228           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
229           boot on these systems, this option must not be set.
230
231           On other systems (such as the SH-3 and 4) where an MMU exists,
232           turning this off will boot the kernel on these machines with the
233           MMU implicitly switched off.
234
235 config PAGE_OFFSET
236         hex
237         default "0x80000000" if MMU
238         default "0x00000000"
239
240 config MEMORY_START
241         hex "Physical memory start address"
242         default "0x08000000"
243         ---help---
244           Computers built with Hitachi SuperH processors always
245           map the ROM starting at address zero.  But the processor
246           does not specify the range that RAM takes.
247
248           The physical memory (RAM) start address will be automatically
249           set to 08000000. Other platforms, such as the Solution Engine
250           boards typically map RAM at 0C000000.
251
252           Tweak this only when porting to a new machine which does not
253           already have a defconfig. Changing it from the known correct
254           value on any of the known systems will only lead to disaster.
255
256 config MEMORY_SIZE
257         hex "Physical memory size"
258         default "0x00400000"
259         help
260           This sets the default memory size assumed by your SH kernel. It can
261           be overridden as normal by the 'mem=' argument on the kernel command
262           line. If unsure, consult your board specifications or just leave it
263           as 0x00400000 which was the default value before this became
264           configurable.
265
266 config 32BIT
267         bool "Support 32-bit physical addressing through PMB"
268         depends on CPU_SH4A && MMU && (!X2TLB || BROKEN)
269         default y
270         help
271           If you say Y here, physical addressing will be extended to
272           32-bits through the SH-4A PMB. If this is not set, legacy
273           29-bit physical addressing will be used.
274
275 config X2TLB
276         bool "Enable extended TLB mode"
277         depends on CPU_SHX2 && MMU && EXPERIMENTAL
278         help
279           Selecting this option will enable the extended mode of the SH-X2
280           TLB. For legacy SH-X behaviour and interoperability, say N. For
281           all of the fun new features and a willingless to submit bug reports,
282           say Y.
283
284 config VSYSCALL
285         bool "Support vsyscall page"
286         depends on MMU
287         default y
288         help
289           This will enable support for the kernel mapping a vDSO page
290           in process space, and subsequently handing down the entry point
291           to the libc through the ELF auxiliary vector.
292
293           From the kernel side this is used for the signal trampoline.
294           For systems with an MMU that can afford to give up a page,
295           (the default value) say Y.
296
297 config NUMA
298         bool "Non Uniform Memory Access (NUMA) Support"
299         depends on MMU && SPARSEMEM && EXPERIMENTAL
300         default n
301         help
302           Some SH systems have many various memories scattered around
303           the address space, each with varying latencies. This enables
304           support for these blocks by binding them to nodes and allowing
305           memory policies to be used for prioritizing and controlling
306           allocation behaviour.
307
308 config NODES_SHIFT
309         int
310         default "1"
311         depends on NEED_MULTIPLE_NODES
312
313 config ARCH_FLATMEM_ENABLE
314         def_bool y
315
316 config ARCH_SPARSEMEM_ENABLE
317         def_bool y
318         select SPARSEMEM_STATIC
319
320 config ARCH_SPARSEMEM_DEFAULT
321         def_bool y
322
323 config MAX_ACTIVE_REGIONS
324         int
325         default "2" if (CPU_SUBTYPE_SH7722 && SPARSEMEM)
326         default "1"
327
328 config ARCH_POPULATES_NODE_MAP
329         def_bool y
330
331 config ARCH_SELECT_MEMORY_MODEL
332         def_bool y
333
334 choice
335         prompt "Kernel page size"
336         default PAGE_SIZE_4KB
337
338 config PAGE_SIZE_4KB
339         bool "4kB"
340         help
341           This is the default page size used by all SuperH CPUs.
342
343 config PAGE_SIZE_8KB
344         bool "8kB"
345         depends on EXPERIMENTAL && X2TLB
346         help
347           This enables 8kB pages as supported by SH-X2 and later MMUs.
348
349 config PAGE_SIZE_64KB
350         bool "64kB"
351         depends on EXPERIMENTAL && CPU_SH4
352         help
353           This enables support for 64kB pages, possible on all SH-4
354           CPUs and later. Highly experimental, not recommended.
355
356 endchoice
357
358 choice
359         prompt "HugeTLB page size"
360         depends on HUGETLB_PAGE && CPU_SH4 && MMU
361         default HUGETLB_PAGE_SIZE_64K
362
363 config HUGETLB_PAGE_SIZE_64K
364         bool "64kB"
365
366 config HUGETLB_PAGE_SIZE_256K
367         bool "256kB"
368         depends on X2TLB
369
370 config HUGETLB_PAGE_SIZE_1MB
371         bool "1MB"
372
373 config HUGETLB_PAGE_SIZE_4MB
374         bool "4MB"
375         depends on X2TLB
376
377 config HUGETLB_PAGE_SIZE_64MB
378         bool "64MB"
379         depends on X2TLB
380
381 endchoice
382
383 source "mm/Kconfig"
384
385 endmenu
386
387 menu "Cache configuration"
388
389 config SH7705_CACHE_32KB
390         bool "Enable 32KB cache size for SH7705"
391         depends on CPU_SUBTYPE_SH7705
392         default y
393
394 config SH_DIRECT_MAPPED
395         bool "Use direct-mapped caching"
396         default n
397         help
398           Selecting this option will configure the caches to be direct-mapped,
399           even if the cache supports a 2 or 4-way mode. This is useful primarily
400           for debugging on platforms with 2 and 4-way caches (SH7750R/SH7751R,
401           SH4-202, SH4-501, etc.)
402
403           Turn this option off for platforms that do not have a direct-mapped
404           cache, and you have no need to run the caches in such a configuration.
405
406 config SH_WRITETHROUGH
407         bool "Use write-through caching"
408         help
409           Selecting this option will configure the caches in write-through
410           mode, as opposed to the default write-back configuration.
411
412           Since there's sill some aliasing issues on SH-4, this option will
413           unfortunately still require the majority of flushing functions to
414           be implemented to deal with aliasing.
415
416           If unsure, say N.
417
418 config SH_OCRAM
419         bool "Operand Cache RAM (OCRAM) support"
420         help
421           Selecting this option will automatically tear down the number of
422           sets in the dcache by half, which in turn exposes a memory range.
423
424           The addresses for the OC RAM base will vary according to the
425           processor version. Consult vendor documentation for specifics.
426
427           If unsure, say N.
428
429 endmenu