Pull rework-memory-attribute-aliasing into release branch
[linux-2.6] / drivers / ide / ppc / pmac.c
1 /*
2  * linux/drivers/ide/ide-pmac.c
3  *
4  * Support for IDE interfaces on PowerMacs.
5  * These IDE interfaces are memory-mapped and have a DBDMA channel
6  * for doing DMA.
7  *
8  *  Copyright (C) 1998-2003 Paul Mackerras & Ben. Herrenschmidt
9  *
10  *  This program is free software; you can redistribute it and/or
11  *  modify it under the terms of the GNU General Public License
12  *  as published by the Free Software Foundation; either version
13  *  2 of the License, or (at your option) any later version.
14  *
15  * Some code taken from drivers/ide/ide-dma.c:
16  *
17  *  Copyright (c) 1995-1998  Mark Lord
18  *
19  * TODO: - Use pre-calculated (kauai) timing tables all the time and
20  * get rid of the "rounded" tables used previously, so we have the
21  * same table format for all controllers and can then just have one
22  * big table
23  * 
24  */
25 #include <linux/config.h>
26 #include <linux/types.h>
27 #include <linux/kernel.h>
28 #include <linux/sched.h>
29 #include <linux/init.h>
30 #include <linux/delay.h>
31 #include <linux/ide.h>
32 #include <linux/notifier.h>
33 #include <linux/reboot.h>
34 #include <linux/pci.h>
35 #include <linux/adb.h>
36 #include <linux/pmu.h>
37 #include <linux/scatterlist.h>
38
39 #include <asm/prom.h>
40 #include <asm/io.h>
41 #include <asm/dbdma.h>
42 #include <asm/ide.h>
43 #include <asm/pci-bridge.h>
44 #include <asm/machdep.h>
45 #include <asm/pmac_feature.h>
46 #include <asm/sections.h>
47 #include <asm/irq.h>
48
49 #ifndef CONFIG_PPC64
50 #include <asm/mediabay.h>
51 #endif
52
53 #include "ide-timing.h"
54
55 #undef IDE_PMAC_DEBUG
56
57 #define DMA_WAIT_TIMEOUT        50
58
59 typedef struct pmac_ide_hwif {
60         unsigned long                   regbase;
61         int                             irq;
62         int                             kind;
63         int                             aapl_bus_id;
64         unsigned                        cable_80 : 1;
65         unsigned                        mediabay : 1;
66         unsigned                        broken_dma : 1;
67         unsigned                        broken_dma_warn : 1;
68         struct device_node*             node;
69         struct macio_dev                *mdev;
70         u32                             timings[4];
71         volatile u32 __iomem *          *kauai_fcr;
72 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
73         /* Those fields are duplicating what is in hwif. We currently
74          * can't use the hwif ones because of some assumptions that are
75          * beeing done by the generic code about the kind of dma controller
76          * and format of the dma table. This will have to be fixed though.
77          */
78         volatile struct dbdma_regs __iomem *    dma_regs;
79         struct dbdma_cmd*               dma_table_cpu;
80 #endif
81         
82 } pmac_ide_hwif_t;
83
84 static pmac_ide_hwif_t pmac_ide[MAX_HWIFS];
85 static int pmac_ide_count;
86
87 enum {
88         controller_ohare,       /* OHare based */
89         controller_heathrow,    /* Heathrow/Paddington */
90         controller_kl_ata3,     /* KeyLargo ATA-3 */
91         controller_kl_ata4,     /* KeyLargo ATA-4 */
92         controller_un_ata6,     /* UniNorth2 ATA-6 */
93         controller_k2_ata6,     /* K2 ATA-6 */
94         controller_sh_ata6,     /* Shasta ATA-6 */
95 };
96
97 static const char* model_name[] = {
98         "OHare ATA",            /* OHare based */
99         "Heathrow ATA",         /* Heathrow/Paddington */
100         "KeyLargo ATA-3",       /* KeyLargo ATA-3 (MDMA only) */
101         "KeyLargo ATA-4",       /* KeyLargo ATA-4 (UDMA/66) */
102         "UniNorth ATA-6",       /* UniNorth2 ATA-6 (UDMA/100) */
103         "K2 ATA-6",             /* K2 ATA-6 (UDMA/100) */
104         "Shasta ATA-6",         /* Shasta ATA-6 (UDMA/133) */
105 };
106
107 /*
108  * Extra registers, both 32-bit little-endian
109  */
110 #define IDE_TIMING_CONFIG       0x200
111 #define IDE_INTERRUPT           0x300
112
113 /* Kauai (U2) ATA has different register setup */
114 #define IDE_KAUAI_PIO_CONFIG    0x200
115 #define IDE_KAUAI_ULTRA_CONFIG  0x210
116 #define IDE_KAUAI_POLL_CONFIG   0x220
117
118 /*
119  * Timing configuration register definitions
120  */
121
122 /* Number of IDE_SYSCLK_NS ticks, argument is in nanoseconds */
123 #define SYSCLK_TICKS(t)         (((t) + IDE_SYSCLK_NS - 1) / IDE_SYSCLK_NS)
124 #define SYSCLK_TICKS_66(t)      (((t) + IDE_SYSCLK_66_NS - 1) / IDE_SYSCLK_66_NS)
125 #define IDE_SYSCLK_NS           30      /* 33Mhz cell */
126 #define IDE_SYSCLK_66_NS        15      /* 66Mhz cell */
127
128 /* 133Mhz cell, found in shasta.
129  * See comments about 100 Mhz Uninorth 2...
130  * Note that PIO_MASK and MDMA_MASK seem to overlap
131  */
132 #define TR_133_PIOREG_PIO_MASK          0xff000fff
133 #define TR_133_PIOREG_MDMA_MASK         0x00fff800
134 #define TR_133_UDMAREG_UDMA_MASK        0x0003ffff
135 #define TR_133_UDMAREG_UDMA_EN          0x00000001
136
137 /* 100Mhz cell, found in Uninorth 2. I don't have much infos about
138  * this one yet, it appears as a pci device (106b/0033) on uninorth
139  * internal PCI bus and it's clock is controlled like gem or fw. It
140  * appears to be an evolution of keylargo ATA4 with a timing register
141  * extended to 2 32bits registers and a similar DBDMA channel. Other
142  * registers seem to exist but I can't tell much about them.
143  * 
144  * So far, I'm using pre-calculated tables for this extracted from
145  * the values used by the MacOS X driver.
146  * 
147  * The "PIO" register controls PIO and MDMA timings, the "ULTRA"
148  * register controls the UDMA timings. At least, it seems bit 0
149  * of this one enables UDMA vs. MDMA, and bits 4..7 are the
150  * cycle time in units of 10ns. Bits 8..15 are used by I don't
151  * know their meaning yet
152  */
153 #define TR_100_PIOREG_PIO_MASK          0xff000fff
154 #define TR_100_PIOREG_MDMA_MASK         0x00fff000
155 #define TR_100_UDMAREG_UDMA_MASK        0x0000ffff
156 #define TR_100_UDMAREG_UDMA_EN          0x00000001
157
158
159 /* 66Mhz cell, found in KeyLargo. Can do ultra mode 0 to 2 on
160  * 40 connector cable and to 4 on 80 connector one.
161  * Clock unit is 15ns (66Mhz)
162  * 
163  * 3 Values can be programmed:
164  *  - Write data setup, which appears to match the cycle time. They
165  *    also call it DIOW setup.
166  *  - Ready to pause time (from spec)
167  *  - Address setup. That one is weird. I don't see where exactly
168  *    it fits in UDMA cycles, I got it's name from an obscure piece
169  *    of commented out code in Darwin. They leave it to 0, we do as
170  *    well, despite a comment that would lead to think it has a
171  *    min value of 45ns.
172  * Apple also add 60ns to the write data setup (or cycle time ?) on
173  * reads.
174  */
175 #define TR_66_UDMA_MASK                 0xfff00000
176 #define TR_66_UDMA_EN                   0x00100000 /* Enable Ultra mode for DMA */
177 #define TR_66_UDMA_ADDRSETUP_MASK       0xe0000000 /* Address setup */
178 #define TR_66_UDMA_ADDRSETUP_SHIFT      29
179 #define TR_66_UDMA_RDY2PAUS_MASK        0x1e000000 /* Ready 2 pause time */
180 #define TR_66_UDMA_RDY2PAUS_SHIFT       25
181 #define TR_66_UDMA_WRDATASETUP_MASK     0x01e00000 /* Write data setup time */
182 #define TR_66_UDMA_WRDATASETUP_SHIFT    21
183 #define TR_66_MDMA_MASK                 0x000ffc00
184 #define TR_66_MDMA_RECOVERY_MASK        0x000f8000
185 #define TR_66_MDMA_RECOVERY_SHIFT       15
186 #define TR_66_MDMA_ACCESS_MASK          0x00007c00
187 #define TR_66_MDMA_ACCESS_SHIFT         10
188 #define TR_66_PIO_MASK                  0x000003ff
189 #define TR_66_PIO_RECOVERY_MASK         0x000003e0
190 #define TR_66_PIO_RECOVERY_SHIFT        5
191 #define TR_66_PIO_ACCESS_MASK           0x0000001f
192 #define TR_66_PIO_ACCESS_SHIFT          0
193
194 /* 33Mhz cell, found in OHare, Heathrow (& Paddington) and KeyLargo
195  * Can do pio & mdma modes, clock unit is 30ns (33Mhz)
196  * 
197  * The access time and recovery time can be programmed. Some older
198  * Darwin code base limit OHare to 150ns cycle time. I decided to do
199  * the same here fore safety against broken old hardware ;)
200  * The HalfTick bit, when set, adds half a clock (15ns) to the access
201  * time and removes one from recovery. It's not supported on KeyLargo
202  * implementation afaik. The E bit appears to be set for PIO mode 0 and
203  * is used to reach long timings used in this mode.
204  */
205 #define TR_33_MDMA_MASK                 0x003ff800
206 #define TR_33_MDMA_RECOVERY_MASK        0x001f0000
207 #define TR_33_MDMA_RECOVERY_SHIFT       16
208 #define TR_33_MDMA_ACCESS_MASK          0x0000f800
209 #define TR_33_MDMA_ACCESS_SHIFT         11
210 #define TR_33_MDMA_HALFTICK             0x00200000
211 #define TR_33_PIO_MASK                  0x000007ff
212 #define TR_33_PIO_E                     0x00000400
213 #define TR_33_PIO_RECOVERY_MASK         0x000003e0
214 #define TR_33_PIO_RECOVERY_SHIFT        5
215 #define TR_33_PIO_ACCESS_MASK           0x0000001f
216 #define TR_33_PIO_ACCESS_SHIFT          0
217
218 /*
219  * Interrupt register definitions
220  */
221 #define IDE_INTR_DMA                    0x80000000
222 #define IDE_INTR_DEVICE                 0x40000000
223
224 /*
225  * FCR Register on Kauai. Not sure what bit 0x4 is  ...
226  */
227 #define KAUAI_FCR_UATA_MAGIC            0x00000004
228 #define KAUAI_FCR_UATA_RESET_N          0x00000002
229 #define KAUAI_FCR_UATA_ENABLE           0x00000001
230
231 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
232
233 /* Rounded Multiword DMA timings
234  * 
235  * I gave up finding a generic formula for all controller
236  * types and instead, built tables based on timing values
237  * used by Apple in Darwin's implementation.
238  */
239 struct mdma_timings_t {
240         int     accessTime;
241         int     recoveryTime;
242         int     cycleTime;
243 };
244
245 struct mdma_timings_t mdma_timings_33[] =
246 {
247     { 240, 240, 480 },
248     { 180, 180, 360 },
249     { 135, 135, 270 },
250     { 120, 120, 240 },
251     { 105, 105, 210 },
252     {  90,  90, 180 },
253     {  75,  75, 150 },
254     {  75,  45, 120 },
255     {   0,   0,   0 }
256 };
257
258 struct mdma_timings_t mdma_timings_33k[] =
259 {
260     { 240, 240, 480 },
261     { 180, 180, 360 },
262     { 150, 150, 300 },
263     { 120, 120, 240 },
264     {  90, 120, 210 },
265     {  90,  90, 180 },
266     {  90,  60, 150 },
267     {  90,  30, 120 },
268     {   0,   0,   0 }
269 };
270
271 struct mdma_timings_t mdma_timings_66[] =
272 {
273     { 240, 240, 480 },
274     { 180, 180, 360 },
275     { 135, 135, 270 },
276     { 120, 120, 240 },
277     { 105, 105, 210 },
278     {  90,  90, 180 },
279     {  90,  75, 165 },
280     {  75,  45, 120 },
281     {   0,   0,   0 }
282 };
283
284 /* KeyLargo ATA-4 Ultra DMA timings (rounded) */
285 struct {
286         int     addrSetup; /* ??? */
287         int     rdy2pause;
288         int     wrDataSetup;
289 } kl66_udma_timings[] =
290 {
291     {   0, 180,  120 }, /* Mode 0 */
292     {   0, 150,  90 },  /*      1 */
293     {   0, 120,  60 },  /*      2 */
294     {   0, 90,   45 },  /*      3 */
295     {   0, 90,   30 }   /*      4 */
296 };
297
298 /* UniNorth 2 ATA/100 timings */
299 struct kauai_timing {
300         int     cycle_time;
301         u32     timing_reg;
302 };
303
304 static struct kauai_timing      kauai_pio_timings[] =
305 {
306         { 930   , 0x08000fff },
307         { 600   , 0x08000a92 },
308         { 383   , 0x0800060f },
309         { 360   , 0x08000492 },
310         { 330   , 0x0800048f },
311         { 300   , 0x080003cf },
312         { 270   , 0x080003cc },
313         { 240   , 0x0800038b },
314         { 239   , 0x0800030c },
315         { 180   , 0x05000249 },
316         { 120   , 0x04000148 }
317 };
318
319 static struct kauai_timing      kauai_mdma_timings[] =
320 {
321         { 1260  , 0x00fff000 },
322         { 480   , 0x00618000 },
323         { 360   , 0x00492000 },
324         { 270   , 0x0038e000 },
325         { 240   , 0x0030c000 },
326         { 210   , 0x002cb000 },
327         { 180   , 0x00249000 },
328         { 150   , 0x00209000 },
329         { 120   , 0x00148000 },
330         { 0     , 0 },
331 };
332
333 static struct kauai_timing      kauai_udma_timings[] =
334 {
335         { 120   , 0x000070c0 },
336         { 90    , 0x00005d80 },
337         { 60    , 0x00004a60 },
338         { 45    , 0x00003a50 },
339         { 30    , 0x00002a30 },
340         { 20    , 0x00002921 },
341         { 0     , 0 },
342 };
343
344 static struct kauai_timing      shasta_pio_timings[] =
345 {
346         { 930   , 0x08000fff },
347         { 600   , 0x0A000c97 },
348         { 383   , 0x07000712 },
349         { 360   , 0x040003cd },
350         { 330   , 0x040003cd },
351         { 300   , 0x040003cd },
352         { 270   , 0x040003cd },
353         { 240   , 0x040003cd },
354         { 239   , 0x040003cd },
355         { 180   , 0x0400028b },
356         { 120   , 0x0400010a }
357 };
358
359 static struct kauai_timing      shasta_mdma_timings[] =
360 {
361         { 1260  , 0x00fff000 },
362         { 480   , 0x00820800 },
363         { 360   , 0x00820800 },
364         { 270   , 0x00820800 },
365         { 240   , 0x00820800 },
366         { 210   , 0x00820800 },
367         { 180   , 0x00820800 },
368         { 150   , 0x0028b000 },
369         { 120   , 0x001ca000 },
370         { 0     , 0 },
371 };
372
373 static struct kauai_timing      shasta_udma133_timings[] =
374 {
375         { 120   , 0x00035901, },
376         { 90    , 0x000348b1, },
377         { 60    , 0x00033881, },
378         { 45    , 0x00033861, },
379         { 30    , 0x00033841, },
380         { 20    , 0x00033031, },
381         { 15    , 0x00033021, },
382         { 0     , 0 },
383 };
384
385
386 static inline u32
387 kauai_lookup_timing(struct kauai_timing* table, int cycle_time)
388 {
389         int i;
390         
391         for (i=0; table[i].cycle_time; i++)
392                 if (cycle_time > table[i+1].cycle_time)
393                         return table[i].timing_reg;
394         return 0;
395 }
396
397 /* allow up to 256 DBDMA commands per xfer */
398 #define MAX_DCMDS               256
399
400 /* 
401  * Wait 1s for disk to answer on IDE bus after a hard reset
402  * of the device (via GPIO/FCR).
403  * 
404  * Some devices seem to "pollute" the bus even after dropping
405  * the BSY bit (typically some combo drives slave on the UDMA
406  * bus) after a hard reset. Since we hard reset all drives on
407  * KeyLargo ATA66, we have to keep that delay around. I may end
408  * up not hard resetting anymore on these and keep the delay only
409  * for older interfaces instead (we have to reset when coming
410  * from MacOS...) --BenH. 
411  */
412 #define IDE_WAKEUP_DELAY        (1*HZ)
413
414 static void pmac_ide_setup_dma(pmac_ide_hwif_t *pmif, ide_hwif_t *hwif);
415 static int pmac_ide_build_dmatable(ide_drive_t *drive, struct request *rq);
416 static int pmac_ide_tune_chipset(ide_drive_t *drive, u8 speed);
417 static void pmac_ide_tuneproc(ide_drive_t *drive, u8 pio);
418 static void pmac_ide_selectproc(ide_drive_t *drive);
419 static void pmac_ide_kauai_selectproc(ide_drive_t *drive);
420
421 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
422
423 /*
424  * Below is the code for blinking the laptop LED along with hard
425  * disk activity.
426  */
427
428 #ifdef CONFIG_BLK_DEV_IDE_PMAC_BLINK
429
430 /* Set to 50ms minimum led-on time (also used to limit frequency
431  * of requests sent to the PMU
432  */
433 #define PMU_HD_BLINK_TIME       (HZ/50)
434
435 static struct adb_request pmu_blink_on, pmu_blink_off;
436 static spinlock_t pmu_blink_lock;
437 static unsigned long pmu_blink_stoptime;
438 static int pmu_blink_ledstate;
439 static struct timer_list pmu_blink_timer;
440 static int pmu_ide_blink_enabled;
441
442
443 static void
444 pmu_hd_blink_timeout(unsigned long data)
445 {
446         unsigned long flags;
447         
448         spin_lock_irqsave(&pmu_blink_lock, flags);
449
450         /* We may have been triggered again in a racy way, check
451          * that we really want to switch it off
452          */
453         if (time_after(pmu_blink_stoptime, jiffies))
454                 goto done;
455
456         /* Previous req. not complete, try 100ms more */
457         if (pmu_blink_off.complete == 0)
458                 mod_timer(&pmu_blink_timer, jiffies + PMU_HD_BLINK_TIME);
459         else if (pmu_blink_ledstate) {
460                 pmu_request(&pmu_blink_off, NULL, 4, 0xee, 4, 0, 0);
461                 pmu_blink_ledstate = 0;
462         }
463 done:
464         spin_unlock_irqrestore(&pmu_blink_lock, flags);
465 }
466
467 static void
468 pmu_hd_kick_blink(void *data, int rw)
469 {
470         unsigned long flags;
471         
472         pmu_blink_stoptime = jiffies + PMU_HD_BLINK_TIME;
473         wmb();
474         mod_timer(&pmu_blink_timer, pmu_blink_stoptime);
475         /* Fast path when LED is already ON */
476         if (pmu_blink_ledstate == 1)
477                 return;
478         spin_lock_irqsave(&pmu_blink_lock, flags);
479         if (pmu_blink_on.complete && !pmu_blink_ledstate) {
480                 pmu_request(&pmu_blink_on, NULL, 4, 0xee, 4, 0, 1);
481                 pmu_blink_ledstate = 1;
482         }
483         spin_unlock_irqrestore(&pmu_blink_lock, flags);
484 }
485
486 static int
487 pmu_hd_blink_init(void)
488 {
489         struct device_node *dt;
490         const char *model;
491
492         /* Currently, I only enable this feature on KeyLargo based laptops,
493          * older laptops may support it (at least heathrow/paddington) but
494          * I don't feel like loading those venerable old machines with so
495          * much additional interrupt & PMU activity...
496          */
497         if (pmu_get_model() != PMU_KEYLARGO_BASED)
498                 return 0;
499         
500         dt = of_find_node_by_path("/");
501         if (dt == NULL)
502                 return 0;
503         model = (const char *)get_property(dt, "model", NULL);
504         if (model == NULL)
505                 return 0;
506         if (strncmp(model, "PowerBook", strlen("PowerBook")) != 0 &&
507             strncmp(model, "iBook", strlen("iBook")) != 0) {
508                 of_node_put(dt);
509                 return 0;
510         }
511         of_node_put(dt);
512
513         pmu_blink_on.complete = 1;
514         pmu_blink_off.complete = 1;
515         spin_lock_init(&pmu_blink_lock);
516         init_timer(&pmu_blink_timer);
517         pmu_blink_timer.function = pmu_hd_blink_timeout;
518
519         return 1;
520 }
521
522 #endif /* CONFIG_BLK_DEV_IDE_PMAC_BLINK */
523
524 /*
525  * N.B. this can't be an initfunc, because the media-bay task can
526  * call ide_[un]register at any time.
527  */
528 void
529 pmac_ide_init_hwif_ports(hw_regs_t *hw,
530                               unsigned long data_port, unsigned long ctrl_port,
531                               int *irq)
532 {
533         int i, ix;
534
535         if (data_port == 0)
536                 return;
537
538         for (ix = 0; ix < MAX_HWIFS; ++ix)
539                 if (data_port == pmac_ide[ix].regbase)
540                         break;
541
542         if (ix >= MAX_HWIFS) {
543                 /* Probably a PCI interface... */
544                 for (i = IDE_DATA_OFFSET; i <= IDE_STATUS_OFFSET; ++i)
545                         hw->io_ports[i] = data_port + i - IDE_DATA_OFFSET;
546                 hw->io_ports[IDE_CONTROL_OFFSET] = ctrl_port;
547                 return;
548         }
549
550         for (i = 0; i < 8; ++i)
551                 hw->io_ports[i] = data_port + i * 0x10;
552         hw->io_ports[8] = data_port + 0x160;
553
554         if (irq != NULL)
555                 *irq = pmac_ide[ix].irq;
556
557         hw->dev = &pmac_ide[ix].mdev->ofdev.dev;
558 }
559
560 #define PMAC_IDE_REG(x) ((void __iomem *)(IDE_DATA_REG+(x)))
561
562 /*
563  * Apply the timings of the proper unit (master/slave) to the shared
564  * timing register when selecting that unit. This version is for
565  * ASICs with a single timing register
566  */
567 static void
568 pmac_ide_selectproc(ide_drive_t *drive)
569 {
570         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
571
572         if (pmif == NULL)
573                 return;
574
575         if (drive->select.b.unit & 0x01)
576                 writel(pmif->timings[1], PMAC_IDE_REG(IDE_TIMING_CONFIG));
577         else
578                 writel(pmif->timings[0], PMAC_IDE_REG(IDE_TIMING_CONFIG));
579         (void)readl(PMAC_IDE_REG(IDE_TIMING_CONFIG));
580 }
581
582 /*
583  * Apply the timings of the proper unit (master/slave) to the shared
584  * timing register when selecting that unit. This version is for
585  * ASICs with a dual timing register (Kauai)
586  */
587 static void
588 pmac_ide_kauai_selectproc(ide_drive_t *drive)
589 {
590         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
591
592         if (pmif == NULL)
593                 return;
594
595         if (drive->select.b.unit & 0x01) {
596                 writel(pmif->timings[1], PMAC_IDE_REG(IDE_KAUAI_PIO_CONFIG));
597                 writel(pmif->timings[3], PMAC_IDE_REG(IDE_KAUAI_ULTRA_CONFIG));
598         } else {
599                 writel(pmif->timings[0], PMAC_IDE_REG(IDE_KAUAI_PIO_CONFIG));
600                 writel(pmif->timings[2], PMAC_IDE_REG(IDE_KAUAI_ULTRA_CONFIG));
601         }
602         (void)readl(PMAC_IDE_REG(IDE_KAUAI_PIO_CONFIG));
603 }
604
605 /*
606  * Force an update of controller timing values for a given drive
607  */
608 static void
609 pmac_ide_do_update_timings(ide_drive_t *drive)
610 {
611         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
612
613         if (pmif == NULL)
614                 return;
615
616         if (pmif->kind == controller_sh_ata6 ||
617             pmif->kind == controller_un_ata6 ||
618             pmif->kind == controller_k2_ata6)
619                 pmac_ide_kauai_selectproc(drive);
620         else
621                 pmac_ide_selectproc(drive);
622 }
623
624 static void
625 pmac_outbsync(ide_drive_t *drive, u8 value, unsigned long port)
626 {
627         u32 tmp;
628         
629         writeb(value, (void __iomem *) port);
630         tmp = readl(PMAC_IDE_REG(IDE_TIMING_CONFIG));
631 }
632
633 /*
634  * Send the SET_FEATURE IDE command to the drive and update drive->id with
635  * the new state. We currently don't use the generic routine as it used to
636  * cause various trouble, especially with older mediabays.
637  * This code is sometimes triggering a spurrious interrupt though, I need
638  * to sort that out sooner or later and see if I can finally get the
639  * common version to work properly in all cases
640  */
641 static int
642 pmac_ide_do_setfeature(ide_drive_t *drive, u8 command)
643 {
644         ide_hwif_t *hwif = HWIF(drive);
645         int result = 1;
646         
647         disable_irq_nosync(hwif->irq);
648         udelay(1);
649         SELECT_DRIVE(drive);
650         SELECT_MASK(drive, 0);
651         udelay(1);
652         /* Get rid of pending error state */
653         (void) hwif->INB(IDE_STATUS_REG);
654         /* Timeout bumped for some powerbooks */
655         if (wait_for_ready(drive, 2000)) {
656                 /* Timeout bumped for some powerbooks */
657                 printk(KERN_ERR "%s: pmac_ide_do_setfeature disk not ready "
658                         "before SET_FEATURE!\n", drive->name);
659                 goto out;
660         }
661         udelay(10);
662         hwif->OUTB(drive->ctl | 2, IDE_CONTROL_REG);
663         hwif->OUTB(command, IDE_NSECTOR_REG);
664         hwif->OUTB(SETFEATURES_XFER, IDE_FEATURE_REG);
665         hwif->OUTBSYNC(drive, WIN_SETFEATURES, IDE_COMMAND_REG);
666         udelay(1);
667         /* Timeout bumped for some powerbooks */
668         result = wait_for_ready(drive, 2000);
669         hwif->OUTB(drive->ctl, IDE_CONTROL_REG);
670         if (result)
671                 printk(KERN_ERR "%s: pmac_ide_do_setfeature disk not ready "
672                         "after SET_FEATURE !\n", drive->name);
673 out:
674         SELECT_MASK(drive, 0);
675         if (result == 0) {
676                 drive->id->dma_ultra &= ~0xFF00;
677                 drive->id->dma_mword &= ~0x0F00;
678                 drive->id->dma_1word &= ~0x0F00;
679                 switch(command) {
680                         case XFER_UDMA_7:
681                                 drive->id->dma_ultra |= 0x8080; break;
682                         case XFER_UDMA_6:
683                                 drive->id->dma_ultra |= 0x4040; break;
684                         case XFER_UDMA_5:
685                                 drive->id->dma_ultra |= 0x2020; break;
686                         case XFER_UDMA_4:
687                                 drive->id->dma_ultra |= 0x1010; break;
688                         case XFER_UDMA_3:
689                                 drive->id->dma_ultra |= 0x0808; break;
690                         case XFER_UDMA_2:
691                                 drive->id->dma_ultra |= 0x0404; break;
692                         case XFER_UDMA_1:
693                                 drive->id->dma_ultra |= 0x0202; break;
694                         case XFER_UDMA_0:
695                                 drive->id->dma_ultra |= 0x0101; break;
696                         case XFER_MW_DMA_2:
697                                 drive->id->dma_mword |= 0x0404; break;
698                         case XFER_MW_DMA_1:
699                                 drive->id->dma_mword |= 0x0202; break;
700                         case XFER_MW_DMA_0:
701                                 drive->id->dma_mword |= 0x0101; break;
702                         case XFER_SW_DMA_2:
703                                 drive->id->dma_1word |= 0x0404; break;
704                         case XFER_SW_DMA_1:
705                                 drive->id->dma_1word |= 0x0202; break;
706                         case XFER_SW_DMA_0:
707                                 drive->id->dma_1word |= 0x0101; break;
708                         default: break;
709                 }
710         }
711         enable_irq(hwif->irq);
712         return result;
713 }
714
715 /*
716  * Old tuning functions (called on hdparm -p), sets up drive PIO timings
717  */
718 static void
719 pmac_ide_tuneproc(ide_drive_t *drive, u8 pio)
720 {
721         ide_pio_data_t d;
722         u32 *timings;
723         unsigned accessTicks, recTicks;
724         unsigned accessTime, recTime;
725         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
726         
727         if (pmif == NULL)
728                 return;
729                 
730         /* which drive is it ? */
731         timings = &pmif->timings[drive->select.b.unit & 0x01];
732
733         pio = ide_get_best_pio_mode(drive, pio, 4, &d);
734
735         switch (pmif->kind) {
736         case controller_sh_ata6: {
737                 /* 133Mhz cell */
738                 u32 tr = kauai_lookup_timing(shasta_pio_timings, d.cycle_time);
739                 if (tr == 0)
740                         return;
741                 *timings = ((*timings) & ~TR_133_PIOREG_PIO_MASK) | tr;
742                 break;
743                 }
744         case controller_un_ata6:
745         case controller_k2_ata6: {
746                 /* 100Mhz cell */
747                 u32 tr = kauai_lookup_timing(kauai_pio_timings, d.cycle_time);
748                 if (tr == 0)
749                         return;
750                 *timings = ((*timings) & ~TR_100_PIOREG_PIO_MASK) | tr;
751                 break;
752                 }
753         case controller_kl_ata4:
754                 /* 66Mhz cell */
755                 recTime = d.cycle_time - ide_pio_timings[pio].active_time
756                                 - ide_pio_timings[pio].setup_time;
757                 recTime = max(recTime, 150U);
758                 accessTime = ide_pio_timings[pio].active_time;
759                 accessTime = max(accessTime, 150U);
760                 accessTicks = SYSCLK_TICKS_66(accessTime);
761                 accessTicks = min(accessTicks, 0x1fU);
762                 recTicks = SYSCLK_TICKS_66(recTime);
763                 recTicks = min(recTicks, 0x1fU);
764                 *timings = ((*timings) & ~TR_66_PIO_MASK) |
765                                 (accessTicks << TR_66_PIO_ACCESS_SHIFT) |
766                                 (recTicks << TR_66_PIO_RECOVERY_SHIFT);
767                 break;
768         default: {
769                 /* 33Mhz cell */
770                 int ebit = 0;
771                 recTime = d.cycle_time - ide_pio_timings[pio].active_time
772                                 - ide_pio_timings[pio].setup_time;
773                 recTime = max(recTime, 150U);
774                 accessTime = ide_pio_timings[pio].active_time;
775                 accessTime = max(accessTime, 150U);
776                 accessTicks = SYSCLK_TICKS(accessTime);
777                 accessTicks = min(accessTicks, 0x1fU);
778                 accessTicks = max(accessTicks, 4U);
779                 recTicks = SYSCLK_TICKS(recTime);
780                 recTicks = min(recTicks, 0x1fU);
781                 recTicks = max(recTicks, 5U) - 4;
782                 if (recTicks > 9) {
783                         recTicks--; /* guess, but it's only for PIO0, so... */
784                         ebit = 1;
785                 }
786                 *timings = ((*timings) & ~TR_33_PIO_MASK) |
787                                 (accessTicks << TR_33_PIO_ACCESS_SHIFT) |
788                                 (recTicks << TR_33_PIO_RECOVERY_SHIFT);
789                 if (ebit)
790                         *timings |= TR_33_PIO_E;
791                 break;
792                 }
793         }
794
795 #ifdef IDE_PMAC_DEBUG
796         printk(KERN_ERR "%s: Set PIO timing for mode %d, reg: 0x%08x\n",
797                 drive->name, pio,  *timings);
798 #endif  
799
800         if (drive->select.all == HWIF(drive)->INB(IDE_SELECT_REG))
801                 pmac_ide_do_update_timings(drive);
802 }
803
804 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
805
806 /*
807  * Calculate KeyLargo ATA/66 UDMA timings
808  */
809 static int
810 set_timings_udma_ata4(u32 *timings, u8 speed)
811 {
812         unsigned rdyToPauseTicks, wrDataSetupTicks, addrTicks;
813
814         if (speed > XFER_UDMA_4)
815                 return 1;
816
817         rdyToPauseTicks = SYSCLK_TICKS_66(kl66_udma_timings[speed & 0xf].rdy2pause);
818         wrDataSetupTicks = SYSCLK_TICKS_66(kl66_udma_timings[speed & 0xf].wrDataSetup);
819         addrTicks = SYSCLK_TICKS_66(kl66_udma_timings[speed & 0xf].addrSetup);
820
821         *timings = ((*timings) & ~(TR_66_UDMA_MASK | TR_66_MDMA_MASK)) |
822                         (wrDataSetupTicks << TR_66_UDMA_WRDATASETUP_SHIFT) | 
823                         (rdyToPauseTicks << TR_66_UDMA_RDY2PAUS_SHIFT) |
824                         (addrTicks <<TR_66_UDMA_ADDRSETUP_SHIFT) |
825                         TR_66_UDMA_EN;
826 #ifdef IDE_PMAC_DEBUG
827         printk(KERN_ERR "ide_pmac: Set UDMA timing for mode %d, reg: 0x%08x\n",
828                 speed & 0xf,  *timings);
829 #endif  
830
831         return 0;
832 }
833
834 /*
835  * Calculate Kauai ATA/100 UDMA timings
836  */
837 static int
838 set_timings_udma_ata6(u32 *pio_timings, u32 *ultra_timings, u8 speed)
839 {
840         struct ide_timing *t = ide_timing_find_mode(speed);
841         u32 tr;
842
843         if (speed > XFER_UDMA_5 || t == NULL)
844                 return 1;
845         tr = kauai_lookup_timing(kauai_udma_timings, (int)t->udma);
846         if (tr == 0)
847                 return 1;
848         *ultra_timings = ((*ultra_timings) & ~TR_100_UDMAREG_UDMA_MASK) | tr;
849         *ultra_timings = (*ultra_timings) | TR_100_UDMAREG_UDMA_EN;
850
851         return 0;
852 }
853
854 /*
855  * Calculate Shasta ATA/133 UDMA timings
856  */
857 static int
858 set_timings_udma_shasta(u32 *pio_timings, u32 *ultra_timings, u8 speed)
859 {
860         struct ide_timing *t = ide_timing_find_mode(speed);
861         u32 tr;
862
863         if (speed > XFER_UDMA_6 || t == NULL)
864                 return 1;
865         tr = kauai_lookup_timing(shasta_udma133_timings, (int)t->udma);
866         if (tr == 0)
867                 return 1;
868         *ultra_timings = ((*ultra_timings) & ~TR_133_UDMAREG_UDMA_MASK) | tr;
869         *ultra_timings = (*ultra_timings) | TR_133_UDMAREG_UDMA_EN;
870
871         return 0;
872 }
873
874 /*
875  * Calculate MDMA timings for all cells
876  */
877 static int
878 set_timings_mdma(ide_drive_t *drive, int intf_type, u32 *timings, u32 *timings2,
879                         u8 speed, int drive_cycle_time)
880 {
881         int cycleTime, accessTime = 0, recTime = 0;
882         unsigned accessTicks, recTicks;
883         struct mdma_timings_t* tm = NULL;
884         int i;
885
886         /* Get default cycle time for mode */
887         switch(speed & 0xf) {
888                 case 0: cycleTime = 480; break;
889                 case 1: cycleTime = 150; break;
890                 case 2: cycleTime = 120; break;
891                 default:
892                         return 1;
893         }
894         /* Adjust for drive */
895         if (drive_cycle_time && drive_cycle_time > cycleTime)
896                 cycleTime = drive_cycle_time;
897         /* OHare limits according to some old Apple sources */  
898         if ((intf_type == controller_ohare) && (cycleTime < 150))
899                 cycleTime = 150;
900         /* Get the proper timing array for this controller */
901         switch(intf_type) {
902                 case controller_sh_ata6:
903                 case controller_un_ata6:
904                 case controller_k2_ata6:
905                         break;
906                 case controller_kl_ata4:
907                         tm = mdma_timings_66;
908                         break;
909                 case controller_kl_ata3:
910                         tm = mdma_timings_33k;
911                         break;
912                 default:
913                         tm = mdma_timings_33;
914                         break;
915         }
916         if (tm != NULL) {
917                 /* Lookup matching access & recovery times */
918                 i = -1;
919                 for (;;) {
920                         if (tm[i+1].cycleTime < cycleTime)
921                                 break;
922                         i++;
923                 }
924                 if (i < 0)
925                         return 1;
926                 cycleTime = tm[i].cycleTime;
927                 accessTime = tm[i].accessTime;
928                 recTime = tm[i].recoveryTime;
929
930 #ifdef IDE_PMAC_DEBUG
931                 printk(KERN_ERR "%s: MDMA, cycleTime: %d, accessTime: %d, recTime: %d\n",
932                         drive->name, cycleTime, accessTime, recTime);
933 #endif
934         }
935         switch(intf_type) {
936         case controller_sh_ata6: {
937                 /* 133Mhz cell */
938                 u32 tr = kauai_lookup_timing(shasta_mdma_timings, cycleTime);
939                 if (tr == 0)
940                         return 1;
941                 *timings = ((*timings) & ~TR_133_PIOREG_MDMA_MASK) | tr;
942                 *timings2 = (*timings2) & ~TR_133_UDMAREG_UDMA_EN;
943                 }
944         case controller_un_ata6:
945         case controller_k2_ata6: {
946                 /* 100Mhz cell */
947                 u32 tr = kauai_lookup_timing(kauai_mdma_timings, cycleTime);
948                 if (tr == 0)
949                         return 1;
950                 *timings = ((*timings) & ~TR_100_PIOREG_MDMA_MASK) | tr;
951                 *timings2 = (*timings2) & ~TR_100_UDMAREG_UDMA_EN;
952                 }
953                 break;
954         case controller_kl_ata4:
955                 /* 66Mhz cell */
956                 accessTicks = SYSCLK_TICKS_66(accessTime);
957                 accessTicks = min(accessTicks, 0x1fU);
958                 accessTicks = max(accessTicks, 0x1U);
959                 recTicks = SYSCLK_TICKS_66(recTime);
960                 recTicks = min(recTicks, 0x1fU);
961                 recTicks = max(recTicks, 0x3U);
962                 /* Clear out mdma bits and disable udma */
963                 *timings = ((*timings) & ~(TR_66_MDMA_MASK | TR_66_UDMA_MASK)) |
964                         (accessTicks << TR_66_MDMA_ACCESS_SHIFT) |
965                         (recTicks << TR_66_MDMA_RECOVERY_SHIFT);
966                 break;
967         case controller_kl_ata3:
968                 /* 33Mhz cell on KeyLargo */
969                 accessTicks = SYSCLK_TICKS(accessTime);
970                 accessTicks = max(accessTicks, 1U);
971                 accessTicks = min(accessTicks, 0x1fU);
972                 accessTime = accessTicks * IDE_SYSCLK_NS;
973                 recTicks = SYSCLK_TICKS(recTime);
974                 recTicks = max(recTicks, 1U);
975                 recTicks = min(recTicks, 0x1fU);
976                 *timings = ((*timings) & ~TR_33_MDMA_MASK) |
977                                 (accessTicks << TR_33_MDMA_ACCESS_SHIFT) |
978                                 (recTicks << TR_33_MDMA_RECOVERY_SHIFT);
979                 break;
980         default: {
981                 /* 33Mhz cell on others */
982                 int halfTick = 0;
983                 int origAccessTime = accessTime;
984                 int origRecTime = recTime;
985                 
986                 accessTicks = SYSCLK_TICKS(accessTime);
987                 accessTicks = max(accessTicks, 1U);
988                 accessTicks = min(accessTicks, 0x1fU);
989                 accessTime = accessTicks * IDE_SYSCLK_NS;
990                 recTicks = SYSCLK_TICKS(recTime);
991                 recTicks = max(recTicks, 2U) - 1;
992                 recTicks = min(recTicks, 0x1fU);
993                 recTime = (recTicks + 1) * IDE_SYSCLK_NS;
994                 if ((accessTicks > 1) &&
995                     ((accessTime - IDE_SYSCLK_NS/2) >= origAccessTime) &&
996                     ((recTime - IDE_SYSCLK_NS/2) >= origRecTime)) {
997                         halfTick = 1;
998                         accessTicks--;
999                 }
1000                 *timings = ((*timings) & ~TR_33_MDMA_MASK) |
1001                                 (accessTicks << TR_33_MDMA_ACCESS_SHIFT) |
1002                                 (recTicks << TR_33_MDMA_RECOVERY_SHIFT);
1003                 if (halfTick)
1004                         *timings |= TR_33_MDMA_HALFTICK;
1005                 }
1006         }
1007 #ifdef IDE_PMAC_DEBUG
1008         printk(KERN_ERR "%s: Set MDMA timing for mode %d, reg: 0x%08x\n",
1009                 drive->name, speed & 0xf,  *timings);
1010 #endif  
1011         return 0;
1012 }
1013 #endif /* #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC */
1014
1015 /* 
1016  * Speedproc. This function is called by the core to set any of the standard
1017  * timing (PIO, MDMA or UDMA) to both the drive and the controller.
1018  * You may notice we don't use this function on normal "dma check" operation,
1019  * our dedicated function is more precise as it uses the drive provided
1020  * cycle time value. We should probably fix this one to deal with that too...
1021  */
1022 static int
1023 pmac_ide_tune_chipset (ide_drive_t *drive, byte speed)
1024 {
1025         int unit = (drive->select.b.unit & 0x01);
1026         int ret = 0;
1027         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
1028         u32 *timings, *timings2;
1029
1030         if (pmif == NULL)
1031                 return 1;
1032                 
1033         timings = &pmif->timings[unit];
1034         timings2 = &pmif->timings[unit+2];
1035         
1036         switch(speed) {
1037 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1038                 case XFER_UDMA_6:
1039                         if (pmif->kind != controller_sh_ata6)
1040                                 return 1;
1041                 case XFER_UDMA_5:
1042                         if (pmif->kind != controller_un_ata6 &&
1043                             pmif->kind != controller_k2_ata6 &&
1044                             pmif->kind != controller_sh_ata6)
1045                                 return 1;
1046                 case XFER_UDMA_4:
1047                 case XFER_UDMA_3:
1048                         if (HWIF(drive)->udma_four == 0)
1049                                 return 1;               
1050                 case XFER_UDMA_2:
1051                 case XFER_UDMA_1:
1052                 case XFER_UDMA_0:
1053                         if (pmif->kind == controller_kl_ata4)
1054                                 ret = set_timings_udma_ata4(timings, speed);
1055                         else if (pmif->kind == controller_un_ata6
1056                                  || pmif->kind == controller_k2_ata6)
1057                                 ret = set_timings_udma_ata6(timings, timings2, speed);
1058                         else if (pmif->kind == controller_sh_ata6)
1059                                 ret = set_timings_udma_shasta(timings, timings2, speed);
1060                         else
1061                                 ret = 1;                
1062                         break;
1063                 case XFER_MW_DMA_2:
1064                 case XFER_MW_DMA_1:
1065                 case XFER_MW_DMA_0:
1066                         ret = set_timings_mdma(drive, pmif->kind, timings, timings2, speed, 0);
1067                         break;
1068                 case XFER_SW_DMA_2:
1069                 case XFER_SW_DMA_1:
1070                 case XFER_SW_DMA_0:
1071                         return 1;
1072 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
1073                 case XFER_PIO_4:
1074                 case XFER_PIO_3:
1075                 case XFER_PIO_2:
1076                 case XFER_PIO_1:
1077                 case XFER_PIO_0:
1078                         pmac_ide_tuneproc(drive, speed & 0x07);
1079                         break;
1080                 default:
1081                         ret = 1;
1082         }
1083         if (ret)
1084                 return ret;
1085
1086         ret = pmac_ide_do_setfeature(drive, speed);
1087         if (ret)
1088                 return ret;
1089                 
1090         pmac_ide_do_update_timings(drive);      
1091         drive->current_speed = speed;
1092
1093         return 0;
1094 }
1095
1096 /*
1097  * Blast some well known "safe" values to the timing registers at init or
1098  * wakeup from sleep time, before we do real calculation
1099  */
1100 static void
1101 sanitize_timings(pmac_ide_hwif_t *pmif)
1102 {
1103         unsigned int value, value2 = 0;
1104         
1105         switch(pmif->kind) {
1106                 case controller_sh_ata6:
1107                         value = 0x0a820c97;
1108                         value2 = 0x00033031;
1109                         break;
1110                 case controller_un_ata6:
1111                 case controller_k2_ata6:
1112                         value = 0x08618a92;
1113                         value2 = 0x00002921;
1114                         break;
1115                 case controller_kl_ata4:
1116                         value = 0x0008438c;
1117                         break;
1118                 case controller_kl_ata3:
1119                         value = 0x00084526;
1120                         break;
1121                 case controller_heathrow:
1122                 case controller_ohare:
1123                 default:
1124                         value = 0x00074526;
1125                         break;
1126         }
1127         pmif->timings[0] = pmif->timings[1] = value;
1128         pmif->timings[2] = pmif->timings[3] = value2;
1129 }
1130
1131 unsigned long
1132 pmac_ide_get_base(int index)
1133 {
1134         return pmac_ide[index].regbase;
1135 }
1136
1137 int
1138 pmac_ide_check_base(unsigned long base)
1139 {
1140         int ix;
1141         
1142         for (ix = 0; ix < MAX_HWIFS; ++ix)
1143                 if (base == pmac_ide[ix].regbase)
1144                         return ix;
1145         return -1;
1146 }
1147
1148 int
1149 pmac_ide_get_irq(unsigned long base)
1150 {
1151         int ix;
1152
1153         for (ix = 0; ix < MAX_HWIFS; ++ix)
1154                 if (base == pmac_ide[ix].regbase)
1155                         return pmac_ide[ix].irq;
1156         return 0;
1157 }
1158
1159 static int ide_majors[] = { 3, 22, 33, 34, 56, 57 };
1160
1161 dev_t __init
1162 pmac_find_ide_boot(char *bootdevice, int n)
1163 {
1164         int i;
1165         
1166         /*
1167          * Look through the list of IDE interfaces for this one.
1168          */
1169         for (i = 0; i < pmac_ide_count; ++i) {
1170                 char *name;
1171                 if (!pmac_ide[i].node || !pmac_ide[i].node->full_name)
1172                         continue;
1173                 name = pmac_ide[i].node->full_name;
1174                 if (memcmp(name, bootdevice, n) == 0 && name[n] == 0) {
1175                         /* XXX should cope with the 2nd drive as well... */
1176                         return MKDEV(ide_majors[i], 0);
1177                 }
1178         }
1179
1180         return 0;
1181 }
1182
1183 /* Suspend call back, should be called after the child devices
1184  * have actually been suspended
1185  */
1186 static int
1187 pmac_ide_do_suspend(ide_hwif_t *hwif)
1188 {
1189         pmac_ide_hwif_t *pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1190         
1191         /* We clear the timings */
1192         pmif->timings[0] = 0;
1193         pmif->timings[1] = 0;
1194         
1195 #ifdef CONFIG_BLK_DEV_IDE_PMAC_BLINK
1196         /* Note: This code will be called for every hwif, thus we'll
1197          * try several time to stop the LED blinker timer,  but that
1198          * should be harmless
1199          */
1200         if (pmu_ide_blink_enabled) {
1201                 unsigned long flags;
1202
1203                 /* Make sure we don't hit the PMU blink */
1204                 spin_lock_irqsave(&pmu_blink_lock, flags);
1205                 if (pmu_blink_ledstate)
1206                         del_timer(&pmu_blink_timer);
1207                 pmu_blink_ledstate = 0;
1208                 spin_unlock_irqrestore(&pmu_blink_lock, flags);
1209         }
1210 #endif /* CONFIG_BLK_DEV_IDE_PMAC_BLINK */
1211
1212         disable_irq(pmif->irq);
1213
1214         /* The media bay will handle itself just fine */
1215         if (pmif->mediabay)
1216                 return 0;
1217         
1218         /* Kauai has bus control FCRs directly here */
1219         if (pmif->kauai_fcr) {
1220                 u32 fcr = readl(pmif->kauai_fcr);
1221                 fcr &= ~(KAUAI_FCR_UATA_RESET_N | KAUAI_FCR_UATA_ENABLE);
1222                 writel(fcr, pmif->kauai_fcr);
1223         }
1224
1225         /* Disable the bus on older machines and the cell on kauai */
1226         ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, pmif->node, pmif->aapl_bus_id,
1227                             0);
1228
1229         return 0;
1230 }
1231
1232 /* Resume call back, should be called before the child devices
1233  * are resumed
1234  */
1235 static int
1236 pmac_ide_do_resume(ide_hwif_t *hwif)
1237 {
1238         pmac_ide_hwif_t *pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1239         
1240         /* Hard reset & re-enable controller (do we really need to reset ? -BenH) */
1241         if (!pmif->mediabay) {
1242                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, pmif->node, pmif->aapl_bus_id, 1);
1243                 ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, pmif->node, pmif->aapl_bus_id, 1);
1244                 msleep(10);
1245                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, pmif->node, pmif->aapl_bus_id, 0);
1246
1247                 /* Kauai has it different */
1248                 if (pmif->kauai_fcr) {
1249                         u32 fcr = readl(pmif->kauai_fcr);
1250                         fcr |= KAUAI_FCR_UATA_RESET_N | KAUAI_FCR_UATA_ENABLE;
1251                         writel(fcr, pmif->kauai_fcr);
1252                 }
1253
1254                 msleep(jiffies_to_msecs(IDE_WAKEUP_DELAY));
1255         }
1256
1257         /* Sanitize drive timings */
1258         sanitize_timings(pmif);
1259
1260         enable_irq(pmif->irq);
1261
1262         return 0;
1263 }
1264
1265 /*
1266  * Setup, register & probe an IDE channel driven by this driver, this is
1267  * called by one of the 2 probe functions (macio or PCI). Note that a channel
1268  * that ends up beeing free of any device is not kept around by this driver
1269  * (it is kept in 2.4). This introduce an interface numbering change on some
1270  * rare machines unfortunately, but it's better this way.
1271  */
1272 static int
1273 pmac_ide_setup_device(pmac_ide_hwif_t *pmif, ide_hwif_t *hwif)
1274 {
1275         struct device_node *np = pmif->node;
1276         int *bidp;
1277
1278         pmif->cable_80 = 0;
1279         pmif->broken_dma = pmif->broken_dma_warn = 0;
1280         if (device_is_compatible(np, "shasta-ata"))
1281                 pmif->kind = controller_sh_ata6;
1282         else if (device_is_compatible(np, "kauai-ata"))
1283                 pmif->kind = controller_un_ata6;
1284         else if (device_is_compatible(np, "K2-UATA"))
1285                 pmif->kind = controller_k2_ata6;
1286         else if (device_is_compatible(np, "keylargo-ata")) {
1287                 if (strcmp(np->name, "ata-4") == 0)
1288                         pmif->kind = controller_kl_ata4;
1289                 else
1290                         pmif->kind = controller_kl_ata3;
1291         } else if (device_is_compatible(np, "heathrow-ata"))
1292                 pmif->kind = controller_heathrow;
1293         else {
1294                 pmif->kind = controller_ohare;
1295                 pmif->broken_dma = 1;
1296         }
1297
1298         bidp = (int *)get_property(np, "AAPL,bus-id", NULL);
1299         pmif->aapl_bus_id =  bidp ? *bidp : 0;
1300
1301         /* Get cable type from device-tree */
1302         if (pmif->kind == controller_kl_ata4 || pmif->kind == controller_un_ata6
1303             || pmif->kind == controller_k2_ata6
1304             || pmif->kind == controller_sh_ata6) {
1305                 char* cable = get_property(np, "cable-type", NULL);
1306                 if (cable && !strncmp(cable, "80-", 3))
1307                         pmif->cable_80 = 1;
1308         }
1309         /* G5's seem to have incorrect cable type in device-tree. Let's assume
1310          * they have a 80 conductor cable, this seem to be always the case unless
1311          * the user mucked around
1312          */
1313         if (device_is_compatible(np, "K2-UATA") ||
1314             device_is_compatible(np, "shasta-ata"))
1315                 pmif->cable_80 = 1;
1316
1317         /* On Kauai-type controllers, we make sure the FCR is correct */
1318         if (pmif->kauai_fcr)
1319                 writel(KAUAI_FCR_UATA_MAGIC |
1320                        KAUAI_FCR_UATA_RESET_N |
1321                        KAUAI_FCR_UATA_ENABLE, pmif->kauai_fcr);
1322
1323         pmif->mediabay = 0;
1324         
1325         /* Make sure we have sane timings */
1326         sanitize_timings(pmif);
1327
1328 #ifndef CONFIG_PPC64
1329         /* XXX FIXME: Media bay stuff need re-organizing */
1330         if (np->parent && np->parent->name
1331             && strcasecmp(np->parent->name, "media-bay") == 0) {
1332 #ifdef CONFIG_PMAC_MEDIABAY
1333                 media_bay_set_ide_infos(np->parent, pmif->regbase, pmif->irq, hwif->index);
1334 #endif /* CONFIG_PMAC_MEDIABAY */
1335                 pmif->mediabay = 1;
1336                 if (!bidp)
1337                         pmif->aapl_bus_id = 1;
1338         } else if (pmif->kind == controller_ohare) {
1339                 /* The code below is having trouble on some ohare machines
1340                  * (timing related ?). Until I can put my hand on one of these
1341                  * units, I keep the old way
1342                  */
1343                 ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, np, 0, 1);
1344         } else
1345 #endif
1346         {
1347                 /* This is necessary to enable IDE when net-booting */
1348                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, np, pmif->aapl_bus_id, 1);
1349                 ppc_md.feature_call(PMAC_FTR_IDE_ENABLE, np, pmif->aapl_bus_id, 1);
1350                 msleep(10);
1351                 ppc_md.feature_call(PMAC_FTR_IDE_RESET, np, pmif->aapl_bus_id, 0);
1352                 msleep(jiffies_to_msecs(IDE_WAKEUP_DELAY));
1353         }
1354
1355         /* Setup MMIO ops */
1356         default_hwif_mmiops(hwif);
1357         hwif->OUTBSYNC = pmac_outbsync;
1358
1359         /* Tell common code _not_ to mess with resources */
1360         hwif->mmio = 2;
1361         hwif->hwif_data = pmif;
1362         pmac_ide_init_hwif_ports(&hwif->hw, pmif->regbase, 0, &hwif->irq);
1363         memcpy(hwif->io_ports, hwif->hw.io_ports, sizeof(hwif->io_ports));
1364         hwif->chipset = ide_pmac;
1365         hwif->noprobe = !hwif->io_ports[IDE_DATA_OFFSET] || pmif->mediabay;
1366         hwif->hold = pmif->mediabay;
1367         hwif->udma_four = pmif->cable_80;
1368         hwif->drives[0].unmask = 1;
1369         hwif->drives[1].unmask = 1;
1370         hwif->tuneproc = pmac_ide_tuneproc;
1371         if (pmif->kind == controller_un_ata6
1372             || pmif->kind == controller_k2_ata6
1373             || pmif->kind == controller_sh_ata6)
1374                 hwif->selectproc = pmac_ide_kauai_selectproc;
1375         else
1376                 hwif->selectproc = pmac_ide_selectproc;
1377         hwif->speedproc = pmac_ide_tune_chipset;
1378
1379 #ifdef CONFIG_BLK_DEV_IDE_PMAC_BLINK
1380         pmu_ide_blink_enabled = pmu_hd_blink_init();
1381
1382         if (pmu_ide_blink_enabled)
1383                 hwif->led_act = pmu_hd_kick_blink;
1384 #endif
1385
1386         printk(KERN_INFO "ide%d: Found Apple %s controller, bus ID %d%s, irq %d\n",
1387                hwif->index, model_name[pmif->kind], pmif->aapl_bus_id,
1388                pmif->mediabay ? " (mediabay)" : "", hwif->irq);
1389                         
1390 #ifdef CONFIG_PMAC_MEDIABAY
1391         if (pmif->mediabay && check_media_bay_by_base(pmif->regbase, MB_CD) == 0)
1392                 hwif->noprobe = 0;
1393 #endif /* CONFIG_PMAC_MEDIABAY */
1394
1395         hwif->sg_max_nents = MAX_DCMDS;
1396
1397 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1398         /* has a DBDMA controller channel */
1399         if (pmif->dma_regs)
1400                 pmac_ide_setup_dma(pmif, hwif);
1401 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
1402
1403         /* We probe the hwif now */
1404         probe_hwif_init(hwif);
1405
1406         return 0;
1407 }
1408
1409 /*
1410  * Attach to a macio probed interface
1411  */
1412 static int __devinit
1413 pmac_ide_macio_attach(struct macio_dev *mdev, const struct of_device_id *match)
1414 {
1415         void __iomem *base;
1416         unsigned long regbase;
1417         int irq;
1418         ide_hwif_t *hwif;
1419         pmac_ide_hwif_t *pmif;
1420         int i, rc;
1421
1422         i = 0;
1423         while (i < MAX_HWIFS && (ide_hwifs[i].io_ports[IDE_DATA_OFFSET] != 0
1424             || pmac_ide[i].node != NULL))
1425                 ++i;
1426         if (i >= MAX_HWIFS) {
1427                 printk(KERN_ERR "ide-pmac: MacIO interface attach with no slot\n");
1428                 printk(KERN_ERR "          %s\n", mdev->ofdev.node->full_name);
1429                 return -ENODEV;
1430         }
1431
1432         pmif = &pmac_ide[i];
1433         hwif = &ide_hwifs[i];
1434
1435         if (macio_resource_count(mdev) == 0) {
1436                 printk(KERN_WARNING "ide%d: no address for %s\n",
1437                        i, mdev->ofdev.node->full_name);
1438                 return -ENXIO;
1439         }
1440
1441         /* Request memory resource for IO ports */
1442         if (macio_request_resource(mdev, 0, "ide-pmac (ports)")) {
1443                 printk(KERN_ERR "ide%d: can't request mmio resource !\n", i);
1444                 return -EBUSY;
1445         }
1446                         
1447         /* XXX This is bogus. Should be fixed in the registry by checking
1448          * the kind of host interrupt controller, a bit like gatwick
1449          * fixes in irq.c. That works well enough for the single case
1450          * where that happens though...
1451          */
1452         if (macio_irq_count(mdev) == 0) {
1453                 printk(KERN_WARNING "ide%d: no intrs for device %s, using 13\n",
1454                         i, mdev->ofdev.node->full_name);
1455                 irq = 13;
1456         } else
1457                 irq = macio_irq(mdev, 0);
1458
1459         base = ioremap(macio_resource_start(mdev, 0), 0x400);
1460         regbase = (unsigned long) base;
1461
1462         hwif->pci_dev = mdev->bus->pdev;
1463         hwif->gendev.parent = &mdev->ofdev.dev;
1464
1465         pmif->mdev = mdev;
1466         pmif->node = mdev->ofdev.node;
1467         pmif->regbase = regbase;
1468         pmif->irq = irq;
1469         pmif->kauai_fcr = NULL;
1470 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1471         if (macio_resource_count(mdev) >= 2) {
1472                 if (macio_request_resource(mdev, 1, "ide-pmac (dma)"))
1473                         printk(KERN_WARNING "ide%d: can't request DMA resource !\n", i);
1474                 else
1475                         pmif->dma_regs = ioremap(macio_resource_start(mdev, 1), 0x1000);
1476         } else
1477                 pmif->dma_regs = NULL;
1478 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
1479         dev_set_drvdata(&mdev->ofdev.dev, hwif);
1480
1481         rc = pmac_ide_setup_device(pmif, hwif);
1482         if (rc != 0) {
1483                 /* The inteface is released to the common IDE layer */
1484                 dev_set_drvdata(&mdev->ofdev.dev, NULL);
1485                 iounmap(base);
1486                 if (pmif->dma_regs)
1487                         iounmap(pmif->dma_regs);
1488                 memset(pmif, 0, sizeof(*pmif));
1489                 macio_release_resource(mdev, 0);
1490                 if (pmif->dma_regs)
1491                         macio_release_resource(mdev, 1);
1492         }
1493
1494         return rc;
1495 }
1496
1497 static int
1498 pmac_ide_macio_suspend(struct macio_dev *mdev, pm_message_t state)
1499 {
1500         ide_hwif_t      *hwif = (ide_hwif_t *)dev_get_drvdata(&mdev->ofdev.dev);
1501         int             rc = 0;
1502
1503         if (state.event != mdev->ofdev.dev.power.power_state.event && state.event >= PM_EVENT_SUSPEND) {
1504                 rc = pmac_ide_do_suspend(hwif);
1505                 if (rc == 0)
1506                         mdev->ofdev.dev.power.power_state = state;
1507         }
1508
1509         return rc;
1510 }
1511
1512 static int
1513 pmac_ide_macio_resume(struct macio_dev *mdev)
1514 {
1515         ide_hwif_t      *hwif = (ide_hwif_t *)dev_get_drvdata(&mdev->ofdev.dev);
1516         int             rc = 0;
1517         
1518         if (mdev->ofdev.dev.power.power_state.event != PM_EVENT_ON) {
1519                 rc = pmac_ide_do_resume(hwif);
1520                 if (rc == 0)
1521                         mdev->ofdev.dev.power.power_state = PMSG_ON;
1522         }
1523
1524         return rc;
1525 }
1526
1527 /*
1528  * Attach to a PCI probed interface
1529  */
1530 static int __devinit
1531 pmac_ide_pci_attach(struct pci_dev *pdev, const struct pci_device_id *id)
1532 {
1533         ide_hwif_t *hwif;
1534         struct device_node *np;
1535         pmac_ide_hwif_t *pmif;
1536         void __iomem *base;
1537         unsigned long rbase, rlen;
1538         int i, rc;
1539
1540         np = pci_device_to_OF_node(pdev);
1541         if (np == NULL) {
1542                 printk(KERN_ERR "ide-pmac: cannot find MacIO node for Kauai ATA interface\n");
1543                 return -ENODEV;
1544         }
1545         i = 0;
1546         while (i < MAX_HWIFS && (ide_hwifs[i].io_ports[IDE_DATA_OFFSET] != 0
1547             || pmac_ide[i].node != NULL))
1548                 ++i;
1549         if (i >= MAX_HWIFS) {
1550                 printk(KERN_ERR "ide-pmac: PCI interface attach with no slot\n");
1551                 printk(KERN_ERR "          %s\n", np->full_name);
1552                 return -ENODEV;
1553         }
1554
1555         pmif = &pmac_ide[i];
1556         hwif = &ide_hwifs[i];
1557
1558         if (pci_enable_device(pdev)) {
1559                 printk(KERN_WARNING "ide%i: Can't enable PCI device for %s\n",
1560                         i, np->full_name);
1561                 return -ENXIO;
1562         }
1563         pci_set_master(pdev);
1564                         
1565         if (pci_request_regions(pdev, "Kauai ATA")) {
1566                 printk(KERN_ERR "ide%d: Cannot obtain PCI resources for %s\n",
1567                         i, np->full_name);
1568                 return -ENXIO;
1569         }
1570
1571         hwif->pci_dev = pdev;
1572         hwif->gendev.parent = &pdev->dev;
1573         pmif->mdev = NULL;
1574         pmif->node = np;
1575
1576         rbase = pci_resource_start(pdev, 0);
1577         rlen = pci_resource_len(pdev, 0);
1578
1579         base = ioremap(rbase, rlen);
1580         pmif->regbase = (unsigned long) base + 0x2000;
1581 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1582         pmif->dma_regs = base + 0x1000;
1583 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */
1584         pmif->kauai_fcr = base;
1585         pmif->irq = pdev->irq;
1586
1587         pci_set_drvdata(pdev, hwif);
1588
1589         rc = pmac_ide_setup_device(pmif, hwif);
1590         if (rc != 0) {
1591                 /* The inteface is released to the common IDE layer */
1592                 pci_set_drvdata(pdev, NULL);
1593                 iounmap(base);
1594                 memset(pmif, 0, sizeof(*pmif));
1595                 pci_release_regions(pdev);
1596         }
1597
1598         return rc;
1599 }
1600
1601 static int
1602 pmac_ide_pci_suspend(struct pci_dev *pdev, pm_message_t state)
1603 {
1604         ide_hwif_t      *hwif = (ide_hwif_t *)pci_get_drvdata(pdev);
1605         int             rc = 0;
1606         
1607         if (state.event != pdev->dev.power.power_state.event && state.event >= 2) {
1608                 rc = pmac_ide_do_suspend(hwif);
1609                 if (rc == 0)
1610                         pdev->dev.power.power_state = state;
1611         }
1612
1613         return rc;
1614 }
1615
1616 static int
1617 pmac_ide_pci_resume(struct pci_dev *pdev)
1618 {
1619         ide_hwif_t      *hwif = (ide_hwif_t *)pci_get_drvdata(pdev);
1620         int             rc = 0;
1621         
1622         if (pdev->dev.power.power_state.event != PM_EVENT_ON) {
1623                 rc = pmac_ide_do_resume(hwif);
1624                 if (rc == 0)
1625                         pdev->dev.power.power_state = PMSG_ON;
1626         }
1627
1628         return rc;
1629 }
1630
1631 static struct of_device_id pmac_ide_macio_match[] = 
1632 {
1633         {
1634         .name           = "IDE",
1635         },
1636         {
1637         .name           = "ATA",
1638         },
1639         {
1640         .type           = "ide",
1641         },
1642         {
1643         .type           = "ata",
1644         },
1645         {},
1646 };
1647
1648 static struct macio_driver pmac_ide_macio_driver = 
1649 {
1650         .name           = "ide-pmac",
1651         .match_table    = pmac_ide_macio_match,
1652         .probe          = pmac_ide_macio_attach,
1653         .suspend        = pmac_ide_macio_suspend,
1654         .resume         = pmac_ide_macio_resume,
1655 };
1656
1657 static struct pci_device_id pmac_ide_pci_match[] = {
1658         { PCI_VENDOR_ID_APPLE, PCI_DEVICE_ID_APPLE_UNI_N_ATA,
1659           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1660         { PCI_VENDOR_ID_APPLE, PCI_DEVICE_ID_APPLE_IPID_ATA100,
1661           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1662         { PCI_VENDOR_ID_APPLE, PCI_DEVICE_ID_APPLE_K2_ATA100,
1663           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1664         { PCI_VENDOR_ID_APPLE, PCI_DEVICE_ID_APPLE_SH_ATA,
1665           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1666         { PCI_VENDOR_ID_APPLE, PCI_DEVICE_ID_APPLE_IPID2_ATA,
1667           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
1668 };
1669
1670 static struct pci_driver pmac_ide_pci_driver = {
1671         .name           = "ide-pmac",
1672         .id_table       = pmac_ide_pci_match,
1673         .probe          = pmac_ide_pci_attach,
1674         .suspend        = pmac_ide_pci_suspend,
1675         .resume         = pmac_ide_pci_resume,
1676 };
1677 MODULE_DEVICE_TABLE(pci, pmac_ide_pci_match);
1678
1679 void __init
1680 pmac_ide_probe(void)
1681 {
1682         if (!machine_is(powermac))
1683                 return;
1684
1685 #ifdef CONFIG_BLK_DEV_IDE_PMAC_ATA100FIRST
1686         pci_register_driver(&pmac_ide_pci_driver);
1687         macio_register_driver(&pmac_ide_macio_driver);
1688 #else
1689         macio_register_driver(&pmac_ide_macio_driver);
1690         pci_register_driver(&pmac_ide_pci_driver);
1691 #endif
1692 }
1693
1694 #ifdef CONFIG_BLK_DEV_IDEDMA_PMAC
1695
1696 /*
1697  * pmac_ide_build_dmatable builds the DBDMA command list
1698  * for a transfer and sets the DBDMA channel to point to it.
1699  */
1700 static int
1701 pmac_ide_build_dmatable(ide_drive_t *drive, struct request *rq)
1702 {
1703         struct dbdma_cmd *table;
1704         int i, count = 0;
1705         ide_hwif_t *hwif = HWIF(drive);
1706         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1707         volatile struct dbdma_regs __iomem *dma = pmif->dma_regs;
1708         struct scatterlist *sg;
1709         int wr = (rq_data_dir(rq) == WRITE);
1710
1711         /* DMA table is already aligned */
1712         table = (struct dbdma_cmd *) pmif->dma_table_cpu;
1713
1714         /* Make sure DMA controller is stopped (necessary ?) */
1715         writel((RUN|PAUSE|FLUSH|WAKE|DEAD) << 16, &dma->control);
1716         while (readl(&dma->status) & RUN)
1717                 udelay(1);
1718
1719         hwif->sg_nents = i = ide_build_sglist(drive, rq);
1720
1721         if (!i)
1722                 return 0;
1723
1724         /* Build DBDMA commands list */
1725         sg = hwif->sg_table;
1726         while (i && sg_dma_len(sg)) {
1727                 u32 cur_addr;
1728                 u32 cur_len;
1729
1730                 cur_addr = sg_dma_address(sg);
1731                 cur_len = sg_dma_len(sg);
1732
1733                 if (pmif->broken_dma && cur_addr & (L1_CACHE_BYTES - 1)) {
1734                         if (pmif->broken_dma_warn == 0) {
1735                                 printk(KERN_WARNING "%s: DMA on non aligned address,"
1736                                        "switching to PIO on Ohare chipset\n", drive->name);
1737                                 pmif->broken_dma_warn = 1;
1738                         }
1739                         goto use_pio_instead;
1740                 }
1741                 while (cur_len) {
1742                         unsigned int tc = (cur_len < 0xfe00)? cur_len: 0xfe00;
1743
1744                         if (count++ >= MAX_DCMDS) {
1745                                 printk(KERN_WARNING "%s: DMA table too small\n",
1746                                        drive->name);
1747                                 goto use_pio_instead;
1748                         }
1749                         st_le16(&table->command, wr? OUTPUT_MORE: INPUT_MORE);
1750                         st_le16(&table->req_count, tc);
1751                         st_le32(&table->phy_addr, cur_addr);
1752                         table->cmd_dep = 0;
1753                         table->xfer_status = 0;
1754                         table->res_count = 0;
1755                         cur_addr += tc;
1756                         cur_len -= tc;
1757                         ++table;
1758                 }
1759                 sg++;
1760                 i--;
1761         }
1762
1763         /* convert the last command to an input/output last command */
1764         if (count) {
1765                 st_le16(&table[-1].command, wr? OUTPUT_LAST: INPUT_LAST);
1766                 /* add the stop command to the end of the list */
1767                 memset(table, 0, sizeof(struct dbdma_cmd));
1768                 st_le16(&table->command, DBDMA_STOP);
1769                 mb();
1770                 writel(hwif->dmatable_dma, &dma->cmdptr);
1771                 return 1;
1772         }
1773
1774         printk(KERN_DEBUG "%s: empty DMA table?\n", drive->name);
1775  use_pio_instead:
1776         pci_unmap_sg(hwif->pci_dev,
1777                      hwif->sg_table,
1778                      hwif->sg_nents,
1779                      hwif->sg_dma_direction);
1780         return 0; /* revert to PIO for this request */
1781 }
1782
1783 /* Teardown mappings after DMA has completed.  */
1784 static void
1785 pmac_ide_destroy_dmatable (ide_drive_t *drive)
1786 {
1787         ide_hwif_t *hwif = drive->hwif;
1788         struct pci_dev *dev = HWIF(drive)->pci_dev;
1789         struct scatterlist *sg = hwif->sg_table;
1790         int nents = hwif->sg_nents;
1791
1792         if (nents) {
1793                 pci_unmap_sg(dev, sg, nents, hwif->sg_dma_direction);
1794                 hwif->sg_nents = 0;
1795         }
1796 }
1797
1798 /*
1799  * Pick up best MDMA timing for the drive and apply it
1800  */
1801 static int
1802 pmac_ide_mdma_enable(ide_drive_t *drive, u16 mode)
1803 {
1804         ide_hwif_t *hwif = HWIF(drive);
1805         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1806         int drive_cycle_time;
1807         struct hd_driveid *id = drive->id;
1808         u32 *timings, *timings2;
1809         u32 timing_local[2];
1810         int ret;
1811
1812         /* which drive is it ? */
1813         timings = &pmif->timings[drive->select.b.unit & 0x01];
1814         timings2 = &pmif->timings[(drive->select.b.unit & 0x01) + 2];
1815
1816         /* Check if drive provide explicit cycle time */
1817         if ((id->field_valid & 2) && (id->eide_dma_time))
1818                 drive_cycle_time = id->eide_dma_time;
1819         else
1820                 drive_cycle_time = 0;
1821
1822         /* Copy timings to local image */
1823         timing_local[0] = *timings;
1824         timing_local[1] = *timings2;
1825
1826         /* Calculate controller timings */
1827         ret = set_timings_mdma( drive, pmif->kind,
1828                                 &timing_local[0],
1829                                 &timing_local[1],
1830                                 mode,
1831                                 drive_cycle_time);
1832         if (ret)
1833                 return 0;
1834
1835         /* Set feature on drive */
1836         printk(KERN_INFO "%s: Enabling MultiWord DMA %d\n", drive->name, mode & 0xf);
1837         ret = pmac_ide_do_setfeature(drive, mode);
1838         if (ret) {
1839                 printk(KERN_WARNING "%s: Failed !\n", drive->name);
1840                 return 0;
1841         }
1842
1843         /* Apply timings to controller */
1844         *timings = timing_local[0];
1845         *timings2 = timing_local[1];
1846         
1847         /* Set speed info in drive */
1848         drive->current_speed = mode;    
1849         if (!drive->init_speed)
1850                 drive->init_speed = mode;
1851
1852         return 1;
1853 }
1854
1855 /*
1856  * Pick up best UDMA timing for the drive and apply it
1857  */
1858 static int
1859 pmac_ide_udma_enable(ide_drive_t *drive, u16 mode)
1860 {
1861         ide_hwif_t *hwif = HWIF(drive);
1862         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1863         u32 *timings, *timings2;
1864         u32 timing_local[2];
1865         int ret;
1866                 
1867         /* which drive is it ? */
1868         timings = &pmif->timings[drive->select.b.unit & 0x01];
1869         timings2 = &pmif->timings[(drive->select.b.unit & 0x01) + 2];
1870
1871         /* Copy timings to local image */
1872         timing_local[0] = *timings;
1873         timing_local[1] = *timings2;
1874         
1875         /* Calculate timings for interface */
1876         if (pmif->kind == controller_un_ata6
1877             || pmif->kind == controller_k2_ata6)
1878                 ret = set_timings_udma_ata6(    &timing_local[0],
1879                                                 &timing_local[1],
1880                                                 mode);
1881         else if (pmif->kind == controller_sh_ata6)
1882                 ret = set_timings_udma_shasta(  &timing_local[0],
1883                                                 &timing_local[1],
1884                                                 mode);
1885         else
1886                 ret = set_timings_udma_ata4(&timing_local[0], mode);
1887         if (ret)
1888                 return 0;
1889                 
1890         /* Set feature on drive */
1891         printk(KERN_INFO "%s: Enabling Ultra DMA %d\n", drive->name, mode & 0x0f);
1892         ret = pmac_ide_do_setfeature(drive, mode);
1893         if (ret) {
1894                 printk(KERN_WARNING "%s: Failed !\n", drive->name);
1895                 return 0;
1896         }
1897
1898         /* Apply timings to controller */
1899         *timings = timing_local[0];
1900         *timings2 = timing_local[1];
1901
1902         /* Set speed info in drive */
1903         drive->current_speed = mode;    
1904         if (!drive->init_speed)
1905                 drive->init_speed = mode;
1906
1907         return 1;
1908 }
1909
1910 /*
1911  * Check what is the best DMA timing setting for the drive and
1912  * call appropriate functions to apply it.
1913  */
1914 static int
1915 pmac_ide_dma_check(ide_drive_t *drive)
1916 {
1917         struct hd_driveid *id = drive->id;
1918         ide_hwif_t *hwif = HWIF(drive);
1919         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1920         int enable = 1;
1921         int map;
1922         drive->using_dma = 0;
1923         
1924         if (drive->media == ide_floppy)
1925                 enable = 0;
1926         if (((id->capability & 1) == 0) && !__ide_dma_good_drive(drive))
1927                 enable = 0;
1928         if (__ide_dma_bad_drive(drive))
1929                 enable = 0;
1930
1931         if (enable) {
1932                 short mode;
1933                 
1934                 map = XFER_MWDMA;
1935                 if (pmif->kind == controller_kl_ata4
1936                     || pmif->kind == controller_un_ata6
1937                     || pmif->kind == controller_k2_ata6
1938                     || pmif->kind == controller_sh_ata6) {
1939                         map |= XFER_UDMA;
1940                         if (pmif->cable_80) {
1941                                 map |= XFER_UDMA_66;
1942                                 if (pmif->kind == controller_un_ata6 ||
1943                                     pmif->kind == controller_k2_ata6 ||
1944                                     pmif->kind == controller_sh_ata6)
1945                                         map |= XFER_UDMA_100;
1946                                 if (pmif->kind == controller_sh_ata6)
1947                                         map |= XFER_UDMA_133;
1948                         }
1949                 }
1950                 mode = ide_find_best_mode(drive, map);
1951                 if (mode & XFER_UDMA)
1952                         drive->using_dma = pmac_ide_udma_enable(drive, mode);
1953                 else if (mode & XFER_MWDMA)
1954                         drive->using_dma = pmac_ide_mdma_enable(drive, mode);
1955                 hwif->OUTB(0, IDE_CONTROL_REG);
1956                 /* Apply settings to controller */
1957                 pmac_ide_do_update_timings(drive);
1958         }
1959         return 0;
1960 }
1961
1962 /*
1963  * Prepare a DMA transfer. We build the DMA table, adjust the timings for
1964  * a read on KeyLargo ATA/66 and mark us as waiting for DMA completion
1965  */
1966 static int
1967 pmac_ide_dma_setup(ide_drive_t *drive)
1968 {
1969         ide_hwif_t *hwif = HWIF(drive);
1970         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)hwif->hwif_data;
1971         struct request *rq = HWGROUP(drive)->rq;
1972         u8 unit = (drive->select.b.unit & 0x01);
1973         u8 ata4;
1974
1975         if (pmif == NULL)
1976                 return 1;
1977         ata4 = (pmif->kind == controller_kl_ata4);      
1978
1979         if (!pmac_ide_build_dmatable(drive, rq)) {
1980                 ide_map_sg(drive, rq);
1981                 return 1;
1982         }
1983
1984         /* Apple adds 60ns to wrDataSetup on reads */
1985         if (ata4 && (pmif->timings[unit] & TR_66_UDMA_EN)) {
1986                 writel(pmif->timings[unit] + (!rq_data_dir(rq) ? 0x00800000UL : 0),
1987                         PMAC_IDE_REG(IDE_TIMING_CONFIG));
1988                 (void)readl(PMAC_IDE_REG(IDE_TIMING_CONFIG));
1989         }
1990
1991         drive->waiting_for_dma = 1;
1992
1993         return 0;
1994 }
1995
1996 static void
1997 pmac_ide_dma_exec_cmd(ide_drive_t *drive, u8 command)
1998 {
1999         /* issue cmd to drive */
2000         ide_execute_command(drive, command, &ide_dma_intr, 2*WAIT_CMD, NULL);
2001 }
2002
2003 /*
2004  * Kick the DMA controller into life after the DMA command has been issued
2005  * to the drive.
2006  */
2007 static void
2008 pmac_ide_dma_start(ide_drive_t *drive)
2009 {
2010         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
2011         volatile struct dbdma_regs __iomem *dma;
2012
2013         dma = pmif->dma_regs;
2014
2015         writel((RUN << 16) | RUN, &dma->control);
2016         /* Make sure it gets to the controller right now */
2017         (void)readl(&dma->control);
2018 }
2019
2020 /*
2021  * After a DMA transfer, make sure the controller is stopped
2022  */
2023 static int
2024 pmac_ide_dma_end (ide_drive_t *drive)
2025 {
2026         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
2027         volatile struct dbdma_regs __iomem *dma;
2028         u32 dstat;
2029         
2030         if (pmif == NULL)
2031                 return 0;
2032         dma = pmif->dma_regs;
2033
2034         drive->waiting_for_dma = 0;
2035         dstat = readl(&dma->status);
2036         writel(((RUN|WAKE|DEAD) << 16), &dma->control);
2037         pmac_ide_destroy_dmatable(drive);
2038         /* verify good dma status. we don't check for ACTIVE beeing 0. We should...
2039          * in theory, but with ATAPI decices doing buffer underruns, that would
2040          * cause us to disable DMA, which isn't what we want
2041          */
2042         return (dstat & (RUN|DEAD)) != RUN;
2043 }
2044
2045 /*
2046  * Check out that the interrupt we got was for us. We can't always know this
2047  * for sure with those Apple interfaces (well, we could on the recent ones but
2048  * that's not implemented yet), on the other hand, we don't have shared interrupts
2049  * so it's not really a problem
2050  */
2051 static int
2052 pmac_ide_dma_test_irq (ide_drive_t *drive)
2053 {
2054         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
2055         volatile struct dbdma_regs __iomem *dma;
2056         unsigned long status, timeout;
2057
2058         if (pmif == NULL)
2059                 return 0;
2060         dma = pmif->dma_regs;
2061
2062         /* We have to things to deal with here:
2063          * 
2064          * - The dbdma won't stop if the command was started
2065          * but completed with an error without transferring all
2066          * datas. This happens when bad blocks are met during
2067          * a multi-block transfer.
2068          * 
2069          * - The dbdma fifo hasn't yet finished flushing to
2070          * to system memory when the disk interrupt occurs.
2071          * 
2072          */
2073
2074         /* If ACTIVE is cleared, the STOP command have passed and
2075          * transfer is complete.
2076          */
2077         status = readl(&dma->status);
2078         if (!(status & ACTIVE))
2079                 return 1;
2080         if (!drive->waiting_for_dma)
2081                 printk(KERN_WARNING "ide%d, ide_dma_test_irq \
2082                         called while not waiting\n", HWIF(drive)->index);
2083
2084         /* If dbdma didn't execute the STOP command yet, the
2085          * active bit is still set. We consider that we aren't
2086          * sharing interrupts (which is hopefully the case with
2087          * those controllers) and so we just try to flush the
2088          * channel for pending data in the fifo
2089          */
2090         udelay(1);
2091         writel((FLUSH << 16) | FLUSH, &dma->control);
2092         timeout = 0;
2093         for (;;) {
2094                 udelay(1);
2095                 status = readl(&dma->status);
2096                 if ((status & FLUSH) == 0)
2097                         break;
2098                 if (++timeout > 100) {
2099                         printk(KERN_WARNING "ide%d, ide_dma_test_irq \
2100                         timeout flushing channel\n", HWIF(drive)->index);
2101                         break;
2102                 }
2103         }       
2104         return 1;
2105 }
2106
2107 static int
2108 pmac_ide_dma_host_off (ide_drive_t *drive)
2109 {
2110         return 0;
2111 }
2112
2113 static int
2114 pmac_ide_dma_host_on (ide_drive_t *drive)
2115 {
2116         return 0;
2117 }
2118
2119 static int
2120 pmac_ide_dma_lostirq (ide_drive_t *drive)
2121 {
2122         pmac_ide_hwif_t* pmif = (pmac_ide_hwif_t *)HWIF(drive)->hwif_data;
2123         volatile struct dbdma_regs __iomem *dma;
2124         unsigned long status;
2125
2126         if (pmif == NULL)
2127                 return 0;
2128         dma = pmif->dma_regs;
2129
2130         status = readl(&dma->status);
2131         printk(KERN_ERR "ide-pmac lost interrupt, dma status: %lx\n", status);
2132         return 0;
2133 }
2134
2135 /*
2136  * Allocate the data structures needed for using DMA with an interface
2137  * and fill the proper list of functions pointers
2138  */
2139 static void __init 
2140 pmac_ide_setup_dma(pmac_ide_hwif_t *pmif, ide_hwif_t *hwif)
2141 {
2142         /* We won't need pci_dev if we switch to generic consistent
2143          * DMA routines ...
2144          */
2145         if (hwif->pci_dev == NULL)
2146                 return;
2147         /*
2148          * Allocate space for the DBDMA commands.
2149          * The +2 is +1 for the stop command and +1 to allow for
2150          * aligning the start address to a multiple of 16 bytes.
2151          */
2152         pmif->dma_table_cpu = (struct dbdma_cmd*)pci_alloc_consistent(
2153                 hwif->pci_dev,
2154                 (MAX_DCMDS + 2) * sizeof(struct dbdma_cmd),
2155                 &hwif->dmatable_dma);
2156         if (pmif->dma_table_cpu == NULL) {
2157                 printk(KERN_ERR "%s: unable to allocate DMA command list\n",
2158                        hwif->name);
2159                 return;
2160         }
2161
2162         hwif->ide_dma_off_quietly = &__ide_dma_off_quietly;
2163         hwif->ide_dma_on = &__ide_dma_on;
2164         hwif->ide_dma_check = &pmac_ide_dma_check;
2165         hwif->dma_setup = &pmac_ide_dma_setup;
2166         hwif->dma_exec_cmd = &pmac_ide_dma_exec_cmd;
2167         hwif->dma_start = &pmac_ide_dma_start;
2168         hwif->ide_dma_end = &pmac_ide_dma_end;
2169         hwif->ide_dma_test_irq = &pmac_ide_dma_test_irq;
2170         hwif->ide_dma_host_off = &pmac_ide_dma_host_off;
2171         hwif->ide_dma_host_on = &pmac_ide_dma_host_on;
2172         hwif->ide_dma_timeout = &__ide_dma_timeout;
2173         hwif->ide_dma_lostirq = &pmac_ide_dma_lostirq;
2174
2175         hwif->atapi_dma = 1;
2176         switch(pmif->kind) {
2177                 case controller_sh_ata6:
2178                         hwif->ultra_mask = pmif->cable_80 ? 0x7f : 0x07;
2179                         hwif->mwdma_mask = 0x07;
2180                         hwif->swdma_mask = 0x00;
2181                         break;
2182                 case controller_un_ata6:
2183                 case controller_k2_ata6:
2184                         hwif->ultra_mask = pmif->cable_80 ? 0x3f : 0x07;
2185                         hwif->mwdma_mask = 0x07;
2186                         hwif->swdma_mask = 0x00;
2187                         break;
2188                 case controller_kl_ata4:
2189                         hwif->ultra_mask = pmif->cable_80 ? 0x1f : 0x07;
2190                         hwif->mwdma_mask = 0x07;
2191                         hwif->swdma_mask = 0x00;
2192                         break;
2193                 default:
2194                         hwif->ultra_mask = 0x00;
2195                         hwif->mwdma_mask = 0x07;
2196                         hwif->swdma_mask = 0x00;
2197                         break;
2198         }       
2199 }
2200
2201 #endif /* CONFIG_BLK_DEV_IDEDMA_PMAC */