git.oblomov.eu Git - linux-2.6/blob - arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <asm/pci-direct.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30 #include <asm/iommu.h>
  31 #include <asm/gart.h>
  32
  33 /*
  34  * definitions for the ACPI scanning code
  35  */
  36 #define IVRS_HEADER_LENGTH 48
  37
  38 #define ACPI_IVHD_TYPE                  0x10
  39 #define ACPI_IVMD_TYPE_ALL              0x20
  40 #define ACPI_IVMD_TYPE                  0x21
  41 #define ACPI_IVMD_TYPE_RANGE            0x22
  42
  43 #define IVHD_DEV_ALL                    0x01
  44 #define IVHD_DEV_SELECT                 0x02
  45 #define IVHD_DEV_SELECT_RANGE_START     0x03
  46 #define IVHD_DEV_RANGE_END              0x04
  47 #define IVHD_DEV_ALIAS                  0x42
  48 #define IVHD_DEV_ALIAS_RANGE            0x43
  49 #define IVHD_DEV_EXT_SELECT             0x46
  50 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  51
  52 #define IVHD_FLAG_HT_TUN_EN             0x00
  53 #define IVHD_FLAG_PASSPW_EN             0x01
  54 #define IVHD_FLAG_RESPASSPW_EN          0x02
  55 #define IVHD_FLAG_ISOC_EN               0x03
  56
  57 #define IVMD_FLAG_EXCL_RANGE            0x08
  58 #define IVMD_FLAG_UNITY_MAP             0x01
  59
  60 #define ACPI_DEVFLAG_INITPASS           0x01
  61 #define ACPI_DEVFLAG_EXTINT             0x02
  62 #define ACPI_DEVFLAG_NMI                0x04
  63 #define ACPI_DEVFLAG_SYSMGT1            0x10
  64 #define ACPI_DEVFLAG_SYSMGT2            0x20
  65 #define ACPI_DEVFLAG_LINT0              0x40
  66 #define ACPI_DEVFLAG_LINT1              0x80
  67 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  68
  69 /*
  70  * ACPI table definitions
  71  *
  72  * These data structures are laid over the table to parse the important values
  73  * out of it.
  74  */
  75
  76 /*
  77  * structure describing one IOMMU in the ACPI table. Typically followed by one
  78  * or more ivhd_entrys.
  79  */
  80 struct ivhd_header {
  81         u8 type;
  82         u8 flags;
  83         u16 length;
  84         u16 devid;
  85         u16 cap_ptr;
  86         u64 mmio_phys;
  87         u16 pci_seg;
  88         u16 info;
  89         u32 reserved;
  90 } __attribute__((packed));
  91
  92 /*
  93  * A device entry describing which devices a specific IOMMU translates and
  94  * which requestor ids they use.
  95  */
  96 struct ivhd_entry {
  97         u8 type;
  98         u16 devid;
  99         u8 flags;
 100         u32 ext;
 101 } __attribute__((packed));
 102
 103 /*
 104  * An AMD IOMMU memory definition structure. It defines things like exclusion
 105  * ranges for devices and regions that should be unity mapped.
 106  */
 107 struct ivmd_header {
 108         u8 type;
 109         u8 flags;
 110         u16 length;
 111         u16 devid;
 112         u16 aux;
 113         u64 resv;
 114         u64 range_start;
 115         u64 range_length;
 116 } __attribute__((packed));
 117
 118 static int __initdata amd_iommu_detected;
 119
 120 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 121                                            to handle */
 122 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 123                                            we find in ACPI */
 124 unsigned amd_iommu_aperture_order = 26; /* size of aperture in power of 2 */
 125 int amd_iommu_isolate = 1;              /* if 1, device isolation is enabled */
 126 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
 127
 128 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 129                                            system */
 130
 131 /*
 132  * Pointer to the device table which is shared by all AMD IOMMUs
 133  * it is indexed by the PCI device id or the HT unit id and contains
 134  * information about the domain the device belongs to as well as the
 135  * page table root pointer.
 136  */
 137 struct dev_table_entry *amd_iommu_dev_table;
 138
 139 /*
 140  * The alias table is a driver specific data structure which contains the
 141  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 142  * More than one device can share the same requestor id.
 143  */
 144 u16 *amd_iommu_alias_table;
 145
 146 /*
 147  * The rlookup table is used to find the IOMMU which is responsible
 148  * for a specific device. It is also indexed by the PCI device id.
 149  */
 150 struct amd_iommu **amd_iommu_rlookup_table;
 151
 152 /*
 153  * The pd table (protection domain table) is used to find the protection domain
 154  * data structure a device belongs to. Indexed with the PCI device id too.
 155  */
 156 struct protection_domain **amd_iommu_pd_table;
 157
 158 /*
 159  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 160  * to know which ones are already in use.
 161  */
 162 unsigned long *amd_iommu_pd_alloc_bitmap;
 163
 164 static u32 dev_table_size;      /* size of the device table */
 165 static u32 alias_table_size;    /* size of the alias table */
 166 static u32 rlookup_table_size;  /* size if the rlookup table */
 167
 168 static inline void update_last_devid(u16 devid)
 169 {
 170         if (devid > amd_iommu_last_bdf)
 171                 amd_iommu_last_bdf = devid;
 172 }
 173
 174 static inline unsigned long tbl_size(int entry_size)
 175 {
 176         unsigned shift = PAGE_SHIFT +
 177                          get_order(amd_iommu_last_bdf * entry_size);
 178
 179         return 1UL << shift;
 180 }
 181
 182 /****************************************************************************
 183  *
 184  * AMD IOMMU MMIO register space handling functions
 185  *
 186  * These functions are used to program the IOMMU device registers in
 187  * MMIO space required for that driver.
 188  *
 189  ****************************************************************************/
 190
 191 /*
 192  * This function set the exclusion range in the IOMMU. DMA accesses to the
 193  * exclusion range are passed through untranslated
 194  */
 195 static void __init iommu_set_exclusion_range(struct amd_iommu *iommu)
 196 {
 197         u64 start = iommu->exclusion_start & PAGE_MASK;
 198         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 199         u64 entry;
 200
 201         if (!iommu->exclusion_start)
 202                 return;
 203
 204         entry = start | MMIO_EXCL_ENABLE_MASK;
 205         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 206                         &entry, sizeof(entry));
 207
 208         entry = limit;
 209         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 210                         &entry, sizeof(entry));
 211 }
 212
 213 /* Programs the physical address of the device table into the IOMMU hardware */
 214 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 215 {
 216         u64 entry;
 217
 218         BUG_ON(iommu->mmio_base == NULL);
 219
 220         entry = virt_to_phys(amd_iommu_dev_table);
 221         entry |= (dev_table_size >> 12) - 1;
 222         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 223                         &entry, sizeof(entry));
 224 }
 225
 226 /* Generic functions to enable/disable certain features of the IOMMU. */
 227 static void __init iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 228 {
 229         u32 ctrl;
 230
 231         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 232         ctrl |= (1 << bit);
 233         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 234 }
 235
 236 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 237 {
 238         u32 ctrl;
 239
 240         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 241         ctrl &= ~(1 << bit);
 242         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 243 }
 244
 245 /* Function to enable the hardware */
 246 void __init iommu_enable(struct amd_iommu *iommu)
 247 {
 248         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU "
 249                "at %02x:%02x.%x cap 0x%hx\n",
 250                iommu->dev->bus->number,
 251                PCI_SLOT(iommu->dev->devfn),
 252                PCI_FUNC(iommu->dev->devfn),
 253                iommu->cap_ptr);
 254
 255         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 256 }
 257
 258 /* Function to enable IOMMU event logging and event interrupts */
 259 void __init iommu_enable_event_logging(struct amd_iommu *iommu)
 260 {
 261         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 262         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
 263 }
 264
 265 /*
 266  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 267  * the system has one.
 268  */
 269 static u8 * __init iommu_map_mmio_space(u64 address)
 270 {
 271         u8 *ret;
 272
 273         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 274                 return NULL;
 275
 276         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 277         if (ret != NULL)
 278                 return ret;
 279
 280         release_mem_region(address, MMIO_REGION_LENGTH);
 281
 282         return NULL;
 283 }
 284
 285 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 286 {
 287         if (iommu->mmio_base)
 288                 iounmap(iommu->mmio_base);
 289         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 290 }
 291
 292 /****************************************************************************
 293  *
 294  * The functions below belong to the first pass of AMD IOMMU ACPI table
 295  * parsing. In this pass we try to find out the highest device id this
 296  * code has to handle. Upon this information the size of the shared data
 297  * structures is determined later.
 298  *
 299  ****************************************************************************/
 300
 301 /*
 302  * This function calculates the length of a given IVHD entry
 303  */
 304 static inline int ivhd_entry_length(u8 *ivhd)
 305 {
 306         return 0x04 << (*ivhd >> 6);
 307 }
 308
 309 /*
 310  * This function reads the last device id the IOMMU has to handle from the PCI
 311  * capability header for this IOMMU
 312  */
 313 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 314 {
 315         u32 cap;
 316
 317         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 318         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 319
 320         return 0;
 321 }
 322
 323 /*
 324  * After reading the highest device id from the IOMMU PCI capability header
 325  * this function looks if there is a higher device id defined in the ACPI table
 326  */
 327 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 328 {
 329         u8 *p = (void *)h, *end = (void *)h;
 330         struct ivhd_entry *dev;
 331
 332         p += sizeof(*h);
 333         end += h->length;
 334
 335         find_last_devid_on_pci(PCI_BUS(h->devid),
 336                         PCI_SLOT(h->devid),
 337                         PCI_FUNC(h->devid),
 338                         h->cap_ptr);
 339
 340         while (p < end) {
 341                 dev = (struct ivhd_entry *)p;
 342                 switch (dev->type) {
 343                 case IVHD_DEV_SELECT:
 344                 case IVHD_DEV_RANGE_END:
 345                 case IVHD_DEV_ALIAS:
 346                 case IVHD_DEV_EXT_SELECT:
 347                         /* all the above subfield types refer to device ids */
 348                         update_last_devid(dev->devid);
 349                         break;
 350                 default:
 351                         break;
 352                 }
 353                 p += ivhd_entry_length(p);
 354         }
 355
 356         WARN_ON(p != end);
 357
 358         return 0;
 359 }
 360
 361 /*
 362  * Iterate over all IVHD entries in the ACPI table and find the highest device
 363  * id which we need to handle. This is the first of three functions which parse
 364  * the ACPI table. So we check the checksum here.
 365  */
 366 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 367 {
 368         int i;
 369         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 370         struct ivhd_header *h;
 371
 372         /*
 373          * Validate checksum here so we don't need to do it when
 374          * we actually parse the table
 375          */
 376         for (i = 0; i < table->length; ++i)
 377                 checksum += p[i];
 378         if (checksum != 0)
 379                 /* ACPI table corrupt */
 380                 return -ENODEV;
 381
 382         p += IVRS_HEADER_LENGTH;
 383
 384         end += table->length;
 385         while (p < end) {
 386                 h = (struct ivhd_header *)p;
 387                 switch (h->type) {
 388                 case ACPI_IVHD_TYPE:
 389                         find_last_devid_from_ivhd(h);
 390                         break;
 391                 default:
 392                         break;
 393                 }
 394                 p += h->length;
 395         }
 396         WARN_ON(p != end);
 397
 398         return 0;
 399 }
 400
 401 /****************************************************************************
 402  *
 403  * The following functions belong the the code path which parses the ACPI table
 404  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 405  * data structures, initialize the device/alias/rlookup table and also
 406  * basically initialize the hardware.
 407  *
 408  ****************************************************************************/
 409
 410 /*
 411  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 412  * write commands to that buffer later and the IOMMU will execute them
 413  * asynchronously
 414  */
 415 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 416 {
 417         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 418                         get_order(CMD_BUFFER_SIZE));
 419         u64 entry;
 420
 421         if (cmd_buf == NULL)
 422                 return NULL;
 423
 424         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 425
 426         entry = (u64)virt_to_phys(cmd_buf);
 427         entry |= MMIO_CMD_SIZE_512;
 428         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 429                         &entry, sizeof(entry));
 430
 431         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 432
 433         return cmd_buf;
 434 }
 435
 436 static void __init free_command_buffer(struct amd_iommu *iommu)
 437 {
 438         free_pages((unsigned long)iommu->cmd_buf,
 439                    get_order(iommu->cmd_buf_size));
 440 }
 441
 442 /* allocates the memory where the IOMMU will log its events to */
 443 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 444 {
 445         u64 entry;
 446         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 447                                                 get_order(EVT_BUFFER_SIZE));
 448
 449         if (iommu->evt_buf == NULL)
 450                 return NULL;
 451
 452         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 453         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 454                     &entry, sizeof(entry));
 455
 456         iommu->evt_buf_size = EVT_BUFFER_SIZE;
 457
 458         return iommu->evt_buf;
 459 }
 460
 461 static void __init free_event_buffer(struct amd_iommu *iommu)
 462 {
 463         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 464 }
 465
 466 /* sets a specific bit in the device table entry. */
 467 static void set_dev_entry_bit(u16 devid, u8 bit)
 468 {
 469         int i = (bit >> 5) & 0x07;
 470         int _bit = bit & 0x1f;
 471
 472         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 473 }
 474
 475 /* Writes the specific IOMMU for a device into the rlookup table */
 476 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 477 {
 478         amd_iommu_rlookup_table[devid] = iommu;
 479 }
 480
 481 /*
 482  * This function takes the device specific flags read from the ACPI
 483  * table and sets up the device table entry with that information
 484  */
 485 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 486                                            u16 devid, u32 flags, u32 ext_flags)
 487 {
 488         if (flags & ACPI_DEVFLAG_INITPASS)
 489                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 490         if (flags & ACPI_DEVFLAG_EXTINT)
 491                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 492         if (flags & ACPI_DEVFLAG_NMI)
 493                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 494         if (flags & ACPI_DEVFLAG_SYSMGT1)
 495                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 496         if (flags & ACPI_DEVFLAG_SYSMGT2)
 497                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 498         if (flags & ACPI_DEVFLAG_LINT0)
 499                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 500         if (flags & ACPI_DEVFLAG_LINT1)
 501                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 502
 503         set_iommu_for_device(iommu, devid);
 504 }
 505
 506 /*
 507  * Reads the device exclusion range from ACPI and initialize IOMMU with
 508  * it
 509  */
 510 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 511 {
 512         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 513
 514         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 515                 return;
 516
 517         if (iommu) {
 518                 /*
 519                  * We only can configure exclusion ranges per IOMMU, not
 520                  * per device. But we can enable the exclusion range per
 521                  * device. This is done here
 522                  */
 523                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 524                 iommu->exclusion_start = m->range_start;
 525                 iommu->exclusion_length = m->range_length;
 526         }
 527 }
 528
 529 /*
 530  * This function reads some important data from the IOMMU PCI space and
 531  * initializes the driver data structure with it. It reads the hardware
 532  * capabilities and the first/last device entries
 533  */
 534 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 535 {
 536         int cap_ptr = iommu->cap_ptr;
 537         u32 range, misc;
 538
 539         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 540                               &iommu->cap);
 541         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 542                               &range);
 543         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 544                               &misc);
 545
 546         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 547                                          MMIO_GET_FD(range));
 548         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 549                                         MMIO_GET_LD(range));
 550         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 551 }
 552
 553 /*
 554  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 555  * initializes the hardware and our data structures with it.
 556  */
 557 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 558                                         struct ivhd_header *h)
 559 {
 560         u8 *p = (u8 *)h;
 561         u8 *end = p, flags = 0;
 562         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 563         u32 ext_flags = 0;
 564         bool alias = false;
 565         struct ivhd_entry *e;
 566
 567         /*
 568          * First set the recommended feature enable bits from ACPI
 569          * into the IOMMU control registers
 570          */
 571         h->flags & IVHD_FLAG_HT_TUN_EN ?
 572                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 573                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 574
 575         h->flags & IVHD_FLAG_PASSPW_EN ?
 576                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 577                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 578
 579         h->flags & IVHD_FLAG_RESPASSPW_EN ?
 580                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 581                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 582
 583         h->flags & IVHD_FLAG_ISOC_EN ?
 584                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 585                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 586
 587         /*
 588          * make IOMMU memory accesses cache coherent
 589          */
 590         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 591
 592         /*
 593          * Done. Now parse the device entries
 594          */
 595         p += sizeof(struct ivhd_header);
 596         end += h->length;
 597
 598         while (p < end) {
 599                 e = (struct ivhd_entry *)p;
 600                 switch (e->type) {
 601                 case IVHD_DEV_ALL:
 602                         for (dev_i = iommu->first_device;
 603                                         dev_i <= iommu->last_device; ++dev_i)
 604                                 set_dev_entry_from_acpi(iommu, dev_i,
 605                                                         e->flags, 0);
 606                         break;
 607                 case IVHD_DEV_SELECT:
 608                         devid = e->devid;
 609                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 610                         break;
 611                 case IVHD_DEV_SELECT_RANGE_START:
 612                         devid_start = e->devid;
 613                         flags = e->flags;
 614                         ext_flags = 0;
 615                         alias = false;
 616                         break;
 617                 case IVHD_DEV_ALIAS:
 618                         devid = e->devid;
 619                         devid_to = e->ext >> 8;
 620                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 621                         amd_iommu_alias_table[devid] = devid_to;
 622                         break;
 623                 case IVHD_DEV_ALIAS_RANGE:
 624                         devid_start = e->devid;
 625                         flags = e->flags;
 626                         devid_to = e->ext >> 8;
 627                         ext_flags = 0;
 628                         alias = true;
 629                         break;
 630                 case IVHD_DEV_EXT_SELECT:
 631                         devid = e->devid;
 632                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 633                                                 e->ext);
 634                         break;
 635                 case IVHD_DEV_EXT_SELECT_RANGE:
 636                         devid_start = e->devid;
 637                         flags = e->flags;
 638                         ext_flags = e->ext;
 639                         alias = false;
 640                         break;
 641                 case IVHD_DEV_RANGE_END:
 642                         devid = e->devid;
 643                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 644                                 if (alias)
 645                                         amd_iommu_alias_table[dev_i] = devid_to;
 646                                 set_dev_entry_from_acpi(iommu,
 647                                                 amd_iommu_alias_table[dev_i],
 648                                                 flags, ext_flags);
 649                         }
 650                         break;
 651                 default:
 652                         break;
 653                 }
 654
 655                 p += ivhd_entry_length(p);
 656         }
 657 }
 658
 659 /* Initializes the device->iommu mapping for the driver */
 660 static int __init init_iommu_devices(struct amd_iommu *iommu)
 661 {
 662         u16 i;
 663
 664         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 665                 set_iommu_for_device(iommu, i);
 666
 667         return 0;
 668 }
 669
 670 static void __init free_iommu_one(struct amd_iommu *iommu)
 671 {
 672         free_command_buffer(iommu);
 673         free_event_buffer(iommu);
 674         iommu_unmap_mmio_space(iommu);
 675 }
 676
 677 static void __init free_iommu_all(void)
 678 {
 679         struct amd_iommu *iommu, *next;
 680
 681         list_for_each_entry_safe(iommu, next, &amd_iommu_list, list) {
 682                 list_del(&iommu->list);
 683                 free_iommu_one(iommu);
 684                 kfree(iommu);
 685         }
 686 }
 687
 688 /*
 689  * This function clues the initialization function for one IOMMU
 690  * together and also allocates the command buffer and programs the
 691  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 692  */
 693 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 694 {
 695         spin_lock_init(&iommu->lock);
 696         list_add_tail(&iommu->list, &amd_iommu_list);
 697
 698         /*
 699          * Copy data from ACPI table entry to the iommu struct
 700          */
 701         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 702         if (!iommu->dev)
 703                 return 1;
 704
 705         iommu->cap_ptr = h->cap_ptr;
 706         iommu->pci_seg = h->pci_seg;
 707         iommu->mmio_phys = h->mmio_phys;
 708         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 709         if (!iommu->mmio_base)
 710                 return -ENOMEM;
 711
 712         iommu_set_device_table(iommu);
 713         iommu->cmd_buf = alloc_command_buffer(iommu);
 714         if (!iommu->cmd_buf)
 715                 return -ENOMEM;
 716
 717         iommu->evt_buf = alloc_event_buffer(iommu);
 718         if (!iommu->evt_buf)
 719                 return -ENOMEM;
 720
 721         iommu->int_enabled = false;
 722
 723         init_iommu_from_pci(iommu);
 724         init_iommu_from_acpi(iommu, h);
 725         init_iommu_devices(iommu);
 726
 727         return pci_enable_device(iommu->dev);
 728 }
 729
 730 /*
 731  * Iterates over all IOMMU entries in the ACPI table, allocates the
 732  * IOMMU structure and initializes it with init_iommu_one()
 733  */
 734 static int __init init_iommu_all(struct acpi_table_header *table)
 735 {
 736         u8 *p = (u8 *)table, *end = (u8 *)table;
 737         struct ivhd_header *h;
 738         struct amd_iommu *iommu;
 739         int ret;
 740
 741         end += table->length;
 742         p += IVRS_HEADER_LENGTH;
 743
 744         while (p < end) {
 745                 h = (struct ivhd_header *)p;
 746                 switch (*p) {
 747                 case ACPI_IVHD_TYPE:
 748                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 749                         if (iommu == NULL)
 750                                 return -ENOMEM;
 751                         ret = init_iommu_one(iommu, h);
 752                         if (ret)
 753                                 return ret;
 754                         break;
 755                 default:
 756                         break;
 757                 }
 758                 p += h->length;
 759
 760         }
 761         WARN_ON(p != end);
 762
 763         return 0;
 764 }
 765
 766 /****************************************************************************
 767  *
 768  * The following functions initialize the MSI interrupts for all IOMMUs
 769  * in the system. Its a bit challenging because there could be multiple
 770  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
 771  * pci_dev.
 772  *
 773  ****************************************************************************/
 774
 775 static int __init iommu_setup_msix(struct amd_iommu *iommu)
 776 {
 777         struct amd_iommu *curr;
 778         struct msix_entry entries[32]; /* only 32 supported by AMD IOMMU */
 779         int nvec = 0, i;
 780
 781         list_for_each_entry(curr, &amd_iommu_list, list) {
 782                 if (curr->dev == iommu->dev) {
 783                         entries[nvec].entry = curr->evt_msi_num;
 784                         entries[nvec].vector = 0;
 785                         curr->int_enabled = true;
 786                         nvec++;
 787                 }
 788         }
 789
 790         if (pci_enable_msix(iommu->dev, entries, nvec)) {
 791                 pci_disable_msix(iommu->dev);
 792                 return 1;
 793         }
 794
 795         for (i = 0; i < nvec; ++i) {
 796                 int r = request_irq(entries->vector, amd_iommu_int_handler,
 797                                     IRQF_SAMPLE_RANDOM,
 798                                     "AMD IOMMU",
 799                                     NULL);
 800                 if (r)
 801                         goto out_free;
 802         }
 803
 804         return 0;
 805
 806 out_free:
 807         for (i -= 1; i >= 0; --i)
 808                 free_irq(entries->vector, NULL);
 809
 810         pci_disable_msix(iommu->dev);
 811
 812         return 1;
 813 }
 814
 815 static int __init iommu_setup_msi(struct amd_iommu *iommu)
 816 {
 817         int r;
 818         struct amd_iommu *curr;
 819
 820         list_for_each_entry(curr, &amd_iommu_list, list) {
 821                 if (curr->dev == iommu->dev)
 822                         curr->int_enabled = true;
 823         }
 824
 825
 826         if (pci_enable_msi(iommu->dev))
 827                 return 1;
 828
 829         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
 830                         IRQF_SAMPLE_RANDOM,
 831                         "AMD IOMMU",
 832                         NULL);
 833
 834         if (r) {
 835                 pci_disable_msi(iommu->dev);
 836                 return 1;
 837         }
 838
 839         return 0;
 840 }
 841
 842 static int __init iommu_init_msi(struct amd_iommu *iommu)
 843 {
 844         if (iommu->int_enabled)
 845                 return 0;
 846
 847         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSIX))
 848                 return iommu_setup_msix(iommu);
 849         else if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
 850                 return iommu_setup_msi(iommu);
 851
 852         return 1;
 853 }
 854
 855 /****************************************************************************
 856  *
 857  * The next functions belong to the third pass of parsing the ACPI
 858  * table. In this last pass the memory mapping requirements are
 859  * gathered (like exclusion and unity mapping reanges).
 860  *
 861  ****************************************************************************/
 862
 863 static void __init free_unity_maps(void)
 864 {
 865         struct unity_map_entry *entry, *next;
 866
 867         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 868                 list_del(&entry->list);
 869                 kfree(entry);
 870         }
 871 }
 872
 873 /* called when we find an exclusion range definition in ACPI */
 874 static int __init init_exclusion_range(struct ivmd_header *m)
 875 {
 876         int i;
 877
 878         switch (m->type) {
 879         case ACPI_IVMD_TYPE:
 880                 set_device_exclusion_range(m->devid, m);
 881                 break;
 882         case ACPI_IVMD_TYPE_ALL:
 883                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 884                         set_device_exclusion_range(i, m);
 885                 break;
 886         case ACPI_IVMD_TYPE_RANGE:
 887                 for (i = m->devid; i <= m->aux; ++i)
 888                         set_device_exclusion_range(i, m);
 889                 break;
 890         default:
 891                 break;
 892         }
 893
 894         return 0;
 895 }
 896
 897 /* called for unity map ACPI definition */
 898 static int __init init_unity_map_range(struct ivmd_header *m)
 899 {
 900         struct unity_map_entry *e = 0;
 901
 902         e = kzalloc(sizeof(*e), GFP_KERNEL);
 903         if (e == NULL)
 904                 return -ENOMEM;
 905
 906         switch (m->type) {
 907         default:
 908         case ACPI_IVMD_TYPE:
 909                 e->devid_start = e->devid_end = m->devid;
 910                 break;
 911         case ACPI_IVMD_TYPE_ALL:
 912                 e->devid_start = 0;
 913                 e->devid_end = amd_iommu_last_bdf;
 914                 break;
 915         case ACPI_IVMD_TYPE_RANGE:
 916                 e->devid_start = m->devid;
 917                 e->devid_end = m->aux;
 918                 break;
 919         }
 920         e->address_start = PAGE_ALIGN(m->range_start);
 921         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 922         e->prot = m->flags >> 1;
 923
 924         list_add_tail(&e->list, &amd_iommu_unity_map);
 925
 926         return 0;
 927 }
 928
 929 /* iterates over all memory definitions we find in the ACPI table */
 930 static int __init init_memory_definitions(struct acpi_table_header *table)
 931 {
 932         u8 *p = (u8 *)table, *end = (u8 *)table;
 933         struct ivmd_header *m;
 934
 935         end += table->length;
 936         p += IVRS_HEADER_LENGTH;
 937
 938         while (p < end) {
 939                 m = (struct ivmd_header *)p;
 940                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
 941                         init_exclusion_range(m);
 942                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
 943                         init_unity_map_range(m);
 944
 945                 p += m->length;
 946         }
 947
 948         return 0;
 949 }
 950
 951 /*
 952  * Init the device table to not allow DMA access for devices and
 953  * suppress all page faults
 954  */
 955 static void init_device_table(void)
 956 {
 957         u16 devid;
 958
 959         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
 960                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
 961                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
 962         }
 963 }
 964
 965 /*
 966  * This function finally enables all IOMMUs found in the system after
 967  * they have been initialized
 968  */
 969 static void __init enable_iommus(void)
 970 {
 971         struct amd_iommu *iommu;
 972
 973         list_for_each_entry(iommu, &amd_iommu_list, list) {
 974                 iommu_set_exclusion_range(iommu);
 975                 iommu_init_msi(iommu);
 976                 iommu_enable_event_logging(iommu);
 977                 iommu_enable(iommu);
 978         }
 979 }
 980
 981 /*
 982  * Suspend/Resume support
 983  * disable suspend until real resume implemented
 984  */
 985
 986 static int amd_iommu_resume(struct sys_device *dev)
 987 {
 988         return 0;
 989 }
 990
 991 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
 992 {
 993         return -EINVAL;
 994 }
 995
 996 static struct sysdev_class amd_iommu_sysdev_class = {
 997         .name = "amd_iommu",
 998         .suspend = amd_iommu_suspend,
 999         .resume = amd_iommu_resume,
1000 };
1001
1002 static struct sys_device device_amd_iommu = {
1003         .id = 0,
1004         .cls = &amd_iommu_sysdev_class,
1005 };
1006
1007 /*
1008  * This is the core init function for AMD IOMMU hardware in the system.
1009  * This function is called from the generic x86 DMA layer initialization
1010  * code.
1011  *
1012  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1013  * three times:
1014  *
1015  *      1 pass) Find the highest PCI device id the driver has to handle.
1016  *              Upon this information the size of the data structures is
1017  *              determined that needs to be allocated.
1018  *
1019  *      2 pass) Initialize the data structures just allocated with the
1020  *              information in the ACPI table about available AMD IOMMUs
1021  *              in the system. It also maps the PCI devices in the
1022  *              system to specific IOMMUs
1023  *
1024  *      3 pass) After the basic data structures are allocated and
1025  *              initialized we update them with information about memory
1026  *              remapping requirements parsed out of the ACPI table in
1027  *              this last pass.
1028  *
1029  * After that the hardware is initialized and ready to go. In the last
1030  * step we do some Linux specific things like registering the driver in
1031  * the dma_ops interface and initializing the suspend/resume support
1032  * functions. Finally it prints some information about AMD IOMMUs and
1033  * the driver state and enables the hardware.
1034  */
1035 int __init amd_iommu_init(void)
1036 {
1037         int i, ret = 0;
1038
1039
1040         if (no_iommu) {
1041                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
1042                 return 0;
1043         }
1044
1045         if (!amd_iommu_detected)
1046                 return -ENODEV;
1047
1048         /*
1049          * First parse ACPI tables to find the largest Bus/Dev/Func
1050          * we need to handle. Upon this information the shared data
1051          * structures for the IOMMUs in the system will be allocated
1052          */
1053         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1054                 return -ENODEV;
1055
1056         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1057         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1058         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1059
1060         ret = -ENOMEM;
1061
1062         /* Device table - directly used by all IOMMUs */
1063         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1064                                       get_order(dev_table_size));
1065         if (amd_iommu_dev_table == NULL)
1066                 goto out;
1067
1068         /*
1069          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1070          * IOMMU see for that device
1071          */
1072         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1073                         get_order(alias_table_size));
1074         if (amd_iommu_alias_table == NULL)
1075                 goto free;
1076
1077         /* IOMMU rlookup table - find the IOMMU for a specific device */
1078         amd_iommu_rlookup_table = (void *)__get_free_pages(GFP_KERNEL,
1079                         get_order(rlookup_table_size));
1080         if (amd_iommu_rlookup_table == NULL)
1081                 goto free;
1082
1083         /*
1084          * Protection Domain table - maps devices to protection domains
1085          * This table has the same size as the rlookup_table
1086          */
1087         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1088                                      get_order(rlookup_table_size));
1089         if (amd_iommu_pd_table == NULL)
1090                 goto free;
1091
1092         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1093                                             GFP_KERNEL | __GFP_ZERO,
1094                                             get_order(MAX_DOMAIN_ID/8));
1095         if (amd_iommu_pd_alloc_bitmap == NULL)
1096                 goto free;
1097
1098         /* init the device table */
1099         init_device_table();
1100
1101         /*
1102          * let all alias entries point to itself
1103          */
1104         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1105                 amd_iommu_alias_table[i] = i;
1106
1107         /*
1108          * never allocate domain 0 because its used as the non-allocated and
1109          * error value placeholder
1110          */
1111         amd_iommu_pd_alloc_bitmap[0] = 1;
1112
1113         /*
1114          * now the data structures are allocated and basically initialized
1115          * start the real acpi table scan
1116          */
1117         ret = -ENODEV;
1118         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1119                 goto free;
1120
1121         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1122                 goto free;
1123
1124         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1125         if (ret)
1126                 goto free;
1127
1128         ret = sysdev_register(&device_amd_iommu);
1129         if (ret)
1130                 goto free;
1131
1132         ret = amd_iommu_init_dma_ops();
1133         if (ret)
1134                 goto free;
1135
1136         enable_iommus();
1137
1138         printk(KERN_INFO "AMD IOMMU: aperture size is %d MB\n",
1139                         (1 << (amd_iommu_aperture_order-20)));
1140
1141         printk(KERN_INFO "AMD IOMMU: device isolation ");
1142         if (amd_iommu_isolate)
1143                 printk("enabled\n");
1144         else
1145                 printk("disabled\n");
1146
1147         if (amd_iommu_unmap_flush)
1148                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1149         else
1150                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1151
1152 out:
1153         return ret;
1154
1155 free:
1156         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1157                    get_order(MAX_DOMAIN_ID/8));
1158
1159         free_pages((unsigned long)amd_iommu_pd_table,
1160                    get_order(rlookup_table_size));
1161
1162         free_pages((unsigned long)amd_iommu_rlookup_table,
1163                    get_order(rlookup_table_size));
1164
1165         free_pages((unsigned long)amd_iommu_alias_table,
1166                    get_order(alias_table_size));
1167
1168         free_pages((unsigned long)amd_iommu_dev_table,
1169                    get_order(dev_table_size));
1170
1171         free_iommu_all();
1172
1173         free_unity_maps();
1174
1175         goto out;
1176 }
1177
1178 /****************************************************************************
1179  *
1180  * Early detect code. This code runs at IOMMU detection time in the DMA
1181  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1182  * IOMMUs
1183  *
1184  ****************************************************************************/
1185 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1186 {
1187         return 0;
1188 }
1189
1190 void __init amd_iommu_detect(void)
1191 {
1192         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1193                 return;
1194
1195         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1196                 iommu_detected = 1;
1197                 amd_iommu_detected = 1;
1198 #ifdef CONFIG_GART_IOMMU
1199                 gart_iommu_aperture_disabled = 1;
1200                 gart_iommu_aperture = 0;
1201 #endif
1202         }
1203 }
1204
1205 /****************************************************************************
1206  *
1207  * Parsing functions for the AMD IOMMU specific kernel command line
1208  * options.
1209  *
1210  ****************************************************************************/
1211
1212 static int __init parse_amd_iommu_options(char *str)
1213 {
1214         for (; *str; ++str) {
1215                 if (strncmp(str, "isolate", 7) == 0)
1216                         amd_iommu_isolate = 1;
1217                 if (strncmp(str, "share", 5) == 0)
1218                         amd_iommu_isolate = 0;
1219                 if (strncmp(str, "fullflush", 9) == 0)
1220                         amd_iommu_unmap_flush = true;
1221         }
1222
1223         return 1;
1224 }
1225
1226 static int __init parse_amd_iommu_size_options(char *str)
1227 {
1228         unsigned order = PAGE_SHIFT + get_order(memparse(str, &str));
1229
1230         if ((order > 24) && (order < 31))
1231                 amd_iommu_aperture_order = order;
1232
1233         return 1;
1234 }
1235
1236 __setup("amd_iommu=", parse_amd_iommu_options);
1237 __setup("amd_iommu_size=", parse_amd_iommu_size_options);