Merge git://git.infradead.org/battery-2.6
[linux-2.6] / arch / sh / mm / Kconfig
1 #
2 # Processor families
3 #
4 config CPU_SH2
5         select SH_WRITETHROUGH if !CPU_SH2A
6         bool
7
8 config CPU_SH2A
9         bool
10         select CPU_SH2
11
12 config CPU_SH3
13         bool
14         select CPU_HAS_INTEVT
15         select CPU_HAS_SR_RB
16
17 config CPU_SH4
18         bool
19         select CPU_HAS_INTEVT
20         select CPU_HAS_SR_RB
21         select CPU_HAS_PTEA if (!CPU_SUBTYPE_ST40 && !CPU_SH4A) || CPU_SHX2
22
23 config CPU_SH4A
24         bool
25         select CPU_SH4
26
27 config CPU_SH4AL_DSP
28         bool
29         select CPU_SH4A
30         select CPU_HAS_DSP
31
32 config CPU_SUBTYPE_ST40
33         bool
34         select CPU_SH4
35         select CPU_HAS_INTC2_IRQ
36
37 config CPU_SHX2
38         bool
39
40 config CPU_SHX3
41         bool
42
43 choice
44         prompt "Processor sub-type selection"
45
46 #
47 # Processor subtypes
48 #
49
50 # SH-2 Processor Support
51
52 config CPU_SUBTYPE_SH7619
53         bool "Support SH7619 processor"
54         select CPU_SH2
55         select CPU_HAS_IPR_IRQ
56
57 # SH-2A Processor Support
58
59 config CPU_SUBTYPE_SH7206
60         bool "Support SH7206 processor"
61         select CPU_SH2A
62         select CPU_HAS_IPR_IRQ
63
64 # SH-3 Processor Support
65
66 config CPU_SUBTYPE_SH7705
67         bool "Support SH7705 processor"
68         select CPU_SH3
69         select CPU_HAS_IPR_IRQ
70
71 config CPU_SUBTYPE_SH7706
72         bool "Support SH7706 processor"
73         select CPU_SH3
74         select CPU_HAS_IPR_IRQ
75         help
76           Select SH7706 if you have a 133 Mhz SH-3 HD6417706 CPU.
77
78 config CPU_SUBTYPE_SH7707
79         bool "Support SH7707 processor"
80         select CPU_SH3
81         help
82           Select SH7707 if you have a  60 Mhz SH-3 HD6417707 CPU.
83
84 config CPU_SUBTYPE_SH7708
85         bool "Support SH7708 processor"
86         select CPU_SH3
87         help
88           Select SH7708 if you have a  60 Mhz SH-3 HD6417708S or
89           if you have a 100 Mhz SH-3 HD6417708R CPU.
90
91 config CPU_SUBTYPE_SH7709
92         bool "Support SH7709 processor"
93         select CPU_SH3
94         select CPU_HAS_IPR_IRQ
95         help
96           Select SH7709 if you have a  80 Mhz SH-3 HD6417709 CPU.
97
98 config CPU_SUBTYPE_SH7710
99         bool "Support SH7710 processor"
100         select CPU_SH3
101         select CPU_HAS_IPR_IRQ
102         select CPU_HAS_DSP
103         help
104           Select SH7710 if you have a SH3-DSP SH7710 CPU.
105
106 config CPU_SUBTYPE_SH7712
107         bool "Support SH7712 processor"
108         select CPU_SH3
109         select CPU_HAS_IPR_IRQ
110         select CPU_HAS_DSP
111         help
112           Select SH7712 if you have a SH3-DSP SH7712 CPU.
113
114 # SH-4 Processor Support
115
116 config CPU_SUBTYPE_SH7750
117         bool "Support SH7750 processor"
118         select CPU_SH4
119         select CPU_HAS_INTC_IRQ
120         help
121           Select SH7750 if you have a 200 Mhz SH-4 HD6417750 CPU.
122
123 config CPU_SUBTYPE_SH7091
124         bool "Support SH7091 processor"
125         select CPU_SH4
126         select CPU_HAS_INTC_IRQ
127         help
128           Select SH7091 if you have an SH-4 based Sega device (such as
129           the Dreamcast, Naomi, and Naomi 2).
130
131 config CPU_SUBTYPE_SH7750R
132         bool "Support SH7750R processor"
133         select CPU_SH4
134         select CPU_HAS_INTC_IRQ
135
136 config CPU_SUBTYPE_SH7750S
137         bool "Support SH7750S processor"
138         select CPU_SH4
139         select CPU_HAS_INTC_IRQ
140
141 config CPU_SUBTYPE_SH7751
142         bool "Support SH7751 processor"
143         select CPU_SH4
144         select CPU_HAS_INTC_IRQ
145         help
146           Select SH7751 if you have a 166 Mhz SH-4 HD6417751 CPU,
147           or if you have a HD6417751R CPU.
148
149 config CPU_SUBTYPE_SH7751R
150         bool "Support SH7751R processor"
151         select CPU_SH4
152         select CPU_HAS_INTC_IRQ
153
154 config CPU_SUBTYPE_SH7760
155         bool "Support SH7760 processor"
156         select CPU_SH4
157         select CPU_HAS_INTC2_IRQ
158         select CPU_HAS_IPR_IRQ
159
160 config CPU_SUBTYPE_SH4_202
161         bool "Support SH4-202 processor"
162         select CPU_SH4
163
164 # ST40 Processor Support
165
166 config CPU_SUBTYPE_ST40STB1
167         bool "Support ST40STB1/ST40RA processors"
168         select CPU_SUBTYPE_ST40
169         help
170           Select ST40STB1 if you have a ST40RA CPU.
171           This was previously called the ST40STB1, hence the option name.
172
173 config CPU_SUBTYPE_ST40GX1
174         bool "Support ST40GX1 processor"
175         select CPU_SUBTYPE_ST40
176         help
177           Select ST40GX1 if you have a ST40GX1 CPU.
178
179 # SH-4A Processor Support
180
181 config CPU_SUBTYPE_SH7770
182         bool "Support SH7770 processor"
183         select CPU_SH4A
184
185 config CPU_SUBTYPE_SH7780
186         bool "Support SH7780 processor"
187         select CPU_SH4A
188         select CPU_HAS_INTC_IRQ
189
190 config CPU_SUBTYPE_SH7785
191         bool "Support SH7785 processor"
192         select CPU_SH4A
193         select CPU_SHX2
194         select CPU_HAS_INTC2_IRQ
195
196 config CPU_SUBTYPE_SHX3
197         bool "Support SH-X3 processor"
198         select CPU_SH4A
199         select CPU_SHX3
200         select CPU_HAS_INTC2_IRQ
201
202 # SH4AL-DSP Processor Support
203
204 config CPU_SUBTYPE_SH7343
205         bool "Support SH7343 processor"
206         select CPU_SH4AL_DSP
207
208 config CPU_SUBTYPE_SH7722
209         bool "Support SH7722 processor"
210         select CPU_SH4AL_DSP
211         select CPU_SHX2
212         select CPU_HAS_INTC_IRQ
213         select ARCH_SPARSEMEM_ENABLE
214         select SYS_SUPPORTS_NUMA
215
216 endchoice
217
218 menu "Memory management options"
219
220 config QUICKLIST
221         def_bool y
222
223 config MMU
224         bool "Support for memory management hardware"
225         depends on !CPU_SH2
226         default y
227         help
228           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
229           boot on these systems, this option must not be set.
230
231           On other systems (such as the SH-3 and 4) where an MMU exists,
232           turning this off will boot the kernel on these machines with the
233           MMU implicitly switched off.
234
235 config PAGE_OFFSET
236         hex
237         default "0x80000000" if MMU
238         default "0x00000000"
239
240 config MEMORY_START
241         hex "Physical memory start address"
242         default "0x08000000"
243         ---help---
244           Computers built with Hitachi SuperH processors always
245           map the ROM starting at address zero.  But the processor
246           does not specify the range that RAM takes.
247
248           The physical memory (RAM) start address will be automatically
249           set to 08000000. Other platforms, such as the Solution Engine
250           boards typically map RAM at 0C000000.
251
252           Tweak this only when porting to a new machine which does not
253           already have a defconfig. Changing it from the known correct
254           value on any of the known systems will only lead to disaster.
255
256 config MEMORY_SIZE
257         hex "Physical memory size"
258         default "0x00400000"
259         help
260           This sets the default memory size assumed by your SH kernel. It can
261           be overridden as normal by the 'mem=' argument on the kernel command
262           line. If unsure, consult your board specifications or just leave it
263           as 0x00400000 which was the default value before this became
264           configurable.
265
266 config 32BIT
267         bool "Support 32-bit physical addressing through PMB"
268         depends on MMU && (CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
269         default y
270         help
271           If you say Y here, physical addressing will be extended to
272           32-bits through the SH-4A PMB. If this is not set, legacy
273           29-bit physical addressing will be used.
274
275 config X2TLB
276         bool "Enable extended TLB mode"
277         depends on CPU_SHX2 && MMU && EXPERIMENTAL
278         help
279           Selecting this option will enable the extended mode of the SH-X2
280           TLB. For legacy SH-X behaviour and interoperability, say N. For
281           all of the fun new features and a willingless to submit bug reports,
282           say Y.
283
284 config VSYSCALL
285         bool "Support vsyscall page"
286         depends on MMU
287         default y
288         help
289           This will enable support for the kernel mapping a vDSO page
290           in process space, and subsequently handing down the entry point
291           to the libc through the ELF auxiliary vector.
292
293           From the kernel side this is used for the signal trampoline.
294           For systems with an MMU that can afford to give up a page,
295           (the default value) say Y.
296
297 config NUMA
298         bool "Non Uniform Memory Access (NUMA) Support"
299         depends on MMU && SYS_SUPPORTS_NUMA && EXPERIMENTAL
300         default n
301         help
302           Some SH systems have many various memories scattered around
303           the address space, each with varying latencies. This enables
304           support for these blocks by binding them to nodes and allowing
305           memory policies to be used for prioritizing and controlling
306           allocation behaviour.
307
308 config NODES_SHIFT
309         int
310         default "1"
311         depends on NEED_MULTIPLE_NODES
312
313 config ARCH_FLATMEM_ENABLE
314         def_bool y
315         depends on !NUMA
316
317 config ARCH_SPARSEMEM_ENABLE
318         def_bool y
319         select SPARSEMEM_STATIC
320
321 config ARCH_SPARSEMEM_DEFAULT
322         def_bool y
323
324 config MAX_ACTIVE_REGIONS
325         int
326         default "2" if (CPU_SUBTYPE_SH7722 && SPARSEMEM)
327         default "1"
328
329 config ARCH_POPULATES_NODE_MAP
330         def_bool y
331
332 config ARCH_SELECT_MEMORY_MODEL
333         def_bool y
334
335 config ARCH_ENABLE_MEMORY_HOTPLUG
336         def_bool y
337         depends on SPARSEMEM
338
339 config ARCH_MEMORY_PROBE
340         def_bool y
341         depends on MEMORY_HOTPLUG
342
343 choice
344         prompt "Kernel page size"
345         default PAGE_SIZE_4KB
346
347 config PAGE_SIZE_4KB
348         bool "4kB"
349         help
350           This is the default page size used by all SuperH CPUs.
351
352 config PAGE_SIZE_8KB
353         bool "8kB"
354         depends on EXPERIMENTAL && X2TLB
355         help
356           This enables 8kB pages as supported by SH-X2 and later MMUs.
357
358 config PAGE_SIZE_64KB
359         bool "64kB"
360         depends on EXPERIMENTAL && CPU_SH4
361         help
362           This enables support for 64kB pages, possible on all SH-4
363           CPUs and later. Highly experimental, not recommended.
364
365 endchoice
366
367 choice
368         prompt "HugeTLB page size"
369         depends on HUGETLB_PAGE && CPU_SH4 && MMU
370         default HUGETLB_PAGE_SIZE_64K
371
372 config HUGETLB_PAGE_SIZE_64K
373         bool "64kB"
374
375 config HUGETLB_PAGE_SIZE_256K
376         bool "256kB"
377         depends on X2TLB
378
379 config HUGETLB_PAGE_SIZE_1MB
380         bool "1MB"
381
382 config HUGETLB_PAGE_SIZE_4MB
383         bool "4MB"
384         depends on X2TLB
385
386 config HUGETLB_PAGE_SIZE_64MB
387         bool "64MB"
388         depends on X2TLB
389
390 endchoice
391
392 source "mm/Kconfig"
393
394 endmenu
395
396 menu "Cache configuration"
397
398 config SH7705_CACHE_32KB
399         bool "Enable 32KB cache size for SH7705"
400         depends on CPU_SUBTYPE_SH7705
401         default y
402
403 config SH_DIRECT_MAPPED
404         bool "Use direct-mapped caching"
405         default n
406         help
407           Selecting this option will configure the caches to be direct-mapped,
408           even if the cache supports a 2 or 4-way mode. This is useful primarily
409           for debugging on platforms with 2 and 4-way caches (SH7750R/SH7751R,
410           SH4-202, SH4-501, etc.)
411
412           Turn this option off for platforms that do not have a direct-mapped
413           cache, and you have no need to run the caches in such a configuration.
414
415 config SH_WRITETHROUGH
416         bool "Use write-through caching"
417         help
418           Selecting this option will configure the caches in write-through
419           mode, as opposed to the default write-back configuration.
420
421           Since there's sill some aliasing issues on SH-4, this option will
422           unfortunately still require the majority of flushing functions to
423           be implemented to deal with aliasing.
424
425           If unsure, say N.
426
427 endmenu