x86: restore old GART alloc_coherent behavior
[linux-2.6] / arch / x86 / kernel / pci-gart_64.c
1 /*
2  * Dynamic DMA mapping support for AMD Hammer.
3  *
4  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
5  * This allows to use PCI devices that only support 32bit addresses on systems
6  * with more than 4GB.
7  *
8  * See Documentation/DMA-mapping.txt for the interface specification.
9  *
10  * Copyright 2002 Andi Kleen, SuSE Labs.
11  * Subject to the GNU General Public License v2 only.
12  */
13
14 #include <linux/types.h>
15 #include <linux/ctype.h>
16 #include <linux/agp_backend.h>
17 #include <linux/init.h>
18 #include <linux/mm.h>
19 #include <linux/string.h>
20 #include <linux/spinlock.h>
21 #include <linux/pci.h>
22 #include <linux/module.h>
23 #include <linux/topology.h>
24 #include <linux/interrupt.h>
25 #include <linux/bitops.h>
26 #include <linux/kdebug.h>
27 #include <linux/scatterlist.h>
28 #include <linux/iommu-helper.h>
29 #include <linux/sysdev.h>
30 #include <asm/atomic.h>
31 #include <asm/io.h>
32 #include <asm/mtrr.h>
33 #include <asm/pgtable.h>
34 #include <asm/proto.h>
35 #include <asm/iommu.h>
36 #include <asm/gart.h>
37 #include <asm/cacheflush.h>
38 #include <asm/swiotlb.h>
39 #include <asm/dma.h>
40 #include <asm/k8.h>
41
42 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
43 static unsigned long iommu_size;        /* size of remapping area bytes */
44 static unsigned long iommu_pages;       /* .. and in pages */
45
46 static u32 *iommu_gatt_base;            /* Remapping table */
47
48 /*
49  * If this is disabled the IOMMU will use an optimized flushing strategy
50  * of only flushing when an mapping is reused. With it true the GART is
51  * flushed for every mapping. Problem is that doing the lazy flush seems
52  * to trigger bugs with some popular PCI cards, in particular 3ware (but
53  * has been also also seen with Qlogic at least).
54  */
55 int iommu_fullflush = 1;
56
57 /* Allocation bitmap for the remapping area: */
58 static DEFINE_SPINLOCK(iommu_bitmap_lock);
59 /* Guarded by iommu_bitmap_lock: */
60 static unsigned long *iommu_gart_bitmap;
61
62 static u32 gart_unmapped_entry;
63
64 #define GPTE_VALID    1
65 #define GPTE_COHERENT 2
66 #define GPTE_ENCODE(x) \
67         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
68 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
69
70 #define EMERGENCY_PAGES 32 /* = 128KB */
71
72 #ifdef CONFIG_AGP
73 #define AGPEXTERN extern
74 #else
75 #define AGPEXTERN
76 #endif
77
78 /* backdoor interface to AGP driver */
79 AGPEXTERN int agp_memory_reserved;
80 AGPEXTERN __u32 *agp_gatt_table;
81
82 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
83 static int need_flush;          /* global flush state. set for each gart wrap */
84
85 static unsigned long alloc_iommu(struct device *dev, int size,
86                                  unsigned long align_mask)
87 {
88         unsigned long offset, flags;
89         unsigned long boundary_size;
90         unsigned long base_index;
91
92         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
93                            PAGE_SIZE) >> PAGE_SHIFT;
94         boundary_size = ALIGN((unsigned long long)dma_get_seg_boundary(dev) + 1,
95                               PAGE_SIZE) >> PAGE_SHIFT;
96
97         spin_lock_irqsave(&iommu_bitmap_lock, flags);
98         offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, next_bit,
99                                   size, base_index, boundary_size, align_mask);
100         if (offset == -1) {
101                 need_flush = 1;
102                 offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, 0,
103                                           size, base_index, boundary_size,
104                                           align_mask);
105         }
106         if (offset != -1) {
107                 next_bit = offset+size;
108                 if (next_bit >= iommu_pages) {
109                         next_bit = 0;
110                         need_flush = 1;
111                 }
112         }
113         if (iommu_fullflush)
114                 need_flush = 1;
115         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
116
117         return offset;
118 }
119
120 static void free_iommu(unsigned long offset, int size)
121 {
122         unsigned long flags;
123
124         spin_lock_irqsave(&iommu_bitmap_lock, flags);
125         iommu_area_free(iommu_gart_bitmap, offset, size);
126         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
127 }
128
129 /*
130  * Use global flush state to avoid races with multiple flushers.
131  */
132 static void flush_gart(void)
133 {
134         unsigned long flags;
135
136         spin_lock_irqsave(&iommu_bitmap_lock, flags);
137         if (need_flush) {
138                 k8_flush_garts();
139                 need_flush = 0;
140         }
141         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
142 }
143
144 #ifdef CONFIG_IOMMU_LEAK
145
146 #define SET_LEAK(x)                                                     \
147         do {                                                            \
148                 if (iommu_leak_tab)                                     \
149                         iommu_leak_tab[x] = __builtin_return_address(0);\
150         } while (0)
151
152 #define CLEAR_LEAK(x)                                                   \
153         do {                                                            \
154                 if (iommu_leak_tab)                                     \
155                         iommu_leak_tab[x] = NULL;                       \
156         } while (0)
157
158 /* Debugging aid for drivers that don't free their IOMMU tables */
159 static void **iommu_leak_tab;
160 static int leak_trace;
161 static int iommu_leak_pages = 20;
162
163 static void dump_leak(void)
164 {
165         int i;
166         static int dump;
167
168         if (dump || !iommu_leak_tab)
169                 return;
170         dump = 1;
171         show_stack(NULL, NULL);
172
173         /* Very crude. dump some from the end of the table too */
174         printk(KERN_DEBUG "Dumping %d pages from end of IOMMU:\n",
175                iommu_leak_pages);
176         for (i = 0; i < iommu_leak_pages; i += 2) {
177                 printk(KERN_DEBUG "%lu: ", iommu_pages-i);
178                 printk_address((unsigned long) iommu_leak_tab[iommu_pages-i], 0);
179                 printk(KERN_CONT "%c", (i+1)%2 == 0 ? '\n' : ' ');
180         }
181         printk(KERN_DEBUG "\n");
182 }
183 #else
184 # define SET_LEAK(x)
185 # define CLEAR_LEAK(x)
186 #endif
187
188 static void iommu_full(struct device *dev, size_t size, int dir)
189 {
190         /*
191          * Ran out of IOMMU space for this operation. This is very bad.
192          * Unfortunately the drivers cannot handle this operation properly.
193          * Return some non mapped prereserved space in the aperture and
194          * let the Northbridge deal with it. This will result in garbage
195          * in the IO operation. When the size exceeds the prereserved space
196          * memory corruption will occur or random memory will be DMAed
197          * out. Hopefully no network devices use single mappings that big.
198          */
199
200         dev_err(dev, "PCI-DMA: Out of IOMMU space for %lu bytes\n", size);
201
202         if (size > PAGE_SIZE*EMERGENCY_PAGES) {
203                 if (dir == PCI_DMA_FROMDEVICE || dir == PCI_DMA_BIDIRECTIONAL)
204                         panic("PCI-DMA: Memory would be corrupted\n");
205                 if (dir == PCI_DMA_TODEVICE || dir == PCI_DMA_BIDIRECTIONAL)
206                         panic(KERN_ERR
207                                 "PCI-DMA: Random memory would be DMAed\n");
208         }
209 #ifdef CONFIG_IOMMU_LEAK
210         dump_leak();
211 #endif
212 }
213
214 static inline int
215 need_iommu(struct device *dev, unsigned long addr, size_t size)
216 {
217         return force_iommu ||
218                 !is_buffer_dma_capable(*dev->dma_mask, addr, size);
219 }
220
221 static inline int
222 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
223 {
224         return !is_buffer_dma_capable(*dev->dma_mask, addr, size);
225 }
226
227 /* Map a single continuous physical area into the IOMMU.
228  * Caller needs to check if the iommu is needed and flush.
229  */
230 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
231                                 size_t size, int dir, unsigned long align_mask)
232 {
233         unsigned long npages = iommu_num_pages(phys_mem, size);
234         unsigned long iommu_page = alloc_iommu(dev, npages, align_mask);
235         int i;
236
237         if (iommu_page == -1) {
238                 if (!nonforced_iommu(dev, phys_mem, size))
239                         return phys_mem;
240                 if (panic_on_overflow)
241                         panic("dma_map_area overflow %lu bytes\n", size);
242                 iommu_full(dev, size, dir);
243                 return bad_dma_address;
244         }
245
246         for (i = 0; i < npages; i++) {
247                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
248                 SET_LEAK(iommu_page + i);
249                 phys_mem += PAGE_SIZE;
250         }
251         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
252 }
253
254 /* Map a single area into the IOMMU */
255 static dma_addr_t
256 gart_map_single(struct device *dev, phys_addr_t paddr, size_t size, int dir)
257 {
258         unsigned long bus;
259
260         if (!dev)
261                 dev = &x86_dma_fallback_dev;
262
263         if (!need_iommu(dev, paddr, size))
264                 return paddr;
265
266         bus = dma_map_area(dev, paddr, size, dir, 0);
267         flush_gart();
268
269         return bus;
270 }
271
272 /*
273  * Free a DMA mapping.
274  */
275 static void gart_unmap_single(struct device *dev, dma_addr_t dma_addr,
276                               size_t size, int direction)
277 {
278         unsigned long iommu_page;
279         int npages;
280         int i;
281
282         if (dma_addr < iommu_bus_base + EMERGENCY_PAGES*PAGE_SIZE ||
283             dma_addr >= iommu_bus_base + iommu_size)
284                 return;
285
286         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
287         npages = iommu_num_pages(dma_addr, size);
288         for (i = 0; i < npages; i++) {
289                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
290                 CLEAR_LEAK(iommu_page + i);
291         }
292         free_iommu(iommu_page, npages);
293 }
294
295 /*
296  * Wrapper for pci_unmap_single working with scatterlists.
297  */
298 static void
299 gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
300 {
301         struct scatterlist *s;
302         int i;
303
304         for_each_sg(sg, s, nents, i) {
305                 if (!s->dma_length || !s->length)
306                         break;
307                 gart_unmap_single(dev, s->dma_address, s->dma_length, dir);
308         }
309 }
310
311 /* Fallback for dma_map_sg in case of overflow */
312 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
313                                int nents, int dir)
314 {
315         struct scatterlist *s;
316         int i;
317
318 #ifdef CONFIG_IOMMU_DEBUG
319         printk(KERN_DEBUG "dma_map_sg overflow\n");
320 #endif
321
322         for_each_sg(sg, s, nents, i) {
323                 unsigned long addr = sg_phys(s);
324
325                 if (nonforced_iommu(dev, addr, s->length)) {
326                         addr = dma_map_area(dev, addr, s->length, dir, 0);
327                         if (addr == bad_dma_address) {
328                                 if (i > 0)
329                                         gart_unmap_sg(dev, sg, i, dir);
330                                 nents = 0;
331                                 sg[0].dma_length = 0;
332                                 break;
333                         }
334                 }
335                 s->dma_address = addr;
336                 s->dma_length = s->length;
337         }
338         flush_gart();
339
340         return nents;
341 }
342
343 /* Map multiple scatterlist entries continuous into the first. */
344 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
345                           int nelems, struct scatterlist *sout,
346                           unsigned long pages)
347 {
348         unsigned long iommu_start = alloc_iommu(dev, pages, 0);
349         unsigned long iommu_page = iommu_start;
350         struct scatterlist *s;
351         int i;
352
353         if (iommu_start == -1)
354                 return -1;
355
356         for_each_sg(start, s, nelems, i) {
357                 unsigned long pages, addr;
358                 unsigned long phys_addr = s->dma_address;
359
360                 BUG_ON(s != start && s->offset);
361                 if (s == start) {
362                         sout->dma_address = iommu_bus_base;
363                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
364                         sout->dma_length = s->length;
365                 } else {
366                         sout->dma_length += s->length;
367                 }
368
369                 addr = phys_addr;
370                 pages = iommu_num_pages(s->offset, s->length);
371                 while (pages--) {
372                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
373                         SET_LEAK(iommu_page);
374                         addr += PAGE_SIZE;
375                         iommu_page++;
376                 }
377         }
378         BUG_ON(iommu_page - iommu_start != pages);
379
380         return 0;
381 }
382
383 static inline int
384 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
385              struct scatterlist *sout, unsigned long pages, int need)
386 {
387         if (!need) {
388                 BUG_ON(nelems != 1);
389                 sout->dma_address = start->dma_address;
390                 sout->dma_length = start->length;
391                 return 0;
392         }
393         return __dma_map_cont(dev, start, nelems, sout, pages);
394 }
395
396 /*
397  * DMA map all entries in a scatterlist.
398  * Merge chunks that have page aligned sizes into a continuous mapping.
399  */
400 static int
401 gart_map_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
402 {
403         struct scatterlist *s, *ps, *start_sg, *sgmap;
404         int need = 0, nextneed, i, out, start;
405         unsigned long pages = 0;
406         unsigned int seg_size;
407         unsigned int max_seg_size;
408
409         if (nents == 0)
410                 return 0;
411
412         if (!dev)
413                 dev = &x86_dma_fallback_dev;
414
415         out = 0;
416         start = 0;
417         start_sg = sgmap = sg;
418         seg_size = 0;
419         max_seg_size = dma_get_max_seg_size(dev);
420         ps = NULL; /* shut up gcc */
421         for_each_sg(sg, s, nents, i) {
422                 dma_addr_t addr = sg_phys(s);
423
424                 s->dma_address = addr;
425                 BUG_ON(s->length == 0);
426
427                 nextneed = need_iommu(dev, addr, s->length);
428
429                 /* Handle the previous not yet processed entries */
430                 if (i > start) {
431                         /*
432                          * Can only merge when the last chunk ends on a
433                          * page boundary and the new one doesn't have an
434                          * offset.
435                          */
436                         if (!iommu_merge || !nextneed || !need || s->offset ||
437                             (s->length + seg_size > max_seg_size) ||
438                             (ps->offset + ps->length) % PAGE_SIZE) {
439                                 if (dma_map_cont(dev, start_sg, i - start,
440                                                  sgmap, pages, need) < 0)
441                                         goto error;
442                                 out++;
443                                 seg_size = 0;
444                                 sgmap = sg_next(sgmap);
445                                 pages = 0;
446                                 start = i;
447                                 start_sg = s;
448                         }
449                 }
450
451                 seg_size += s->length;
452                 need = nextneed;
453                 pages += iommu_num_pages(s->offset, s->length);
454                 ps = s;
455         }
456         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
457                 goto error;
458         out++;
459         flush_gart();
460         if (out < nents) {
461                 sgmap = sg_next(sgmap);
462                 sgmap->dma_length = 0;
463         }
464         return out;
465
466 error:
467         flush_gart();
468         gart_unmap_sg(dev, sg, out, dir);
469
470         /* When it was forced or merged try again in a dumb way */
471         if (force_iommu || iommu_merge) {
472                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
473                 if (out > 0)
474                         return out;
475         }
476         if (panic_on_overflow)
477                 panic("dma_map_sg: overflow on %lu pages\n", pages);
478
479         iommu_full(dev, pages << PAGE_SHIFT, dir);
480         for_each_sg(sg, s, nents, i)
481                 s->dma_address = bad_dma_address;
482         return 0;
483 }
484
485 /* allocate and map a coherent mapping */
486 static void *
487 gart_alloc_coherent(struct device *dev, size_t size, dma_addr_t *dma_addr,
488                     gfp_t flag)
489 {
490         dma_addr_t paddr;
491         unsigned long align_mask;
492         struct page *page;
493
494         if (force_iommu && !(flag & GFP_DMA)) {
495                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
496                 page = alloc_pages(flag | __GFP_ZERO, get_order(size));
497                 if (!page)
498                         return NULL;
499
500                 align_mask = (1UL << get_order(size)) - 1;
501                 paddr = dma_map_area(dev, page_to_phys(page), size,
502                                      DMA_BIDIRECTIONAL, align_mask);
503
504                 flush_gart();
505                 if (paddr != bad_dma_address) {
506                         *dma_addr = paddr;
507                         return page_address(page);
508                 }
509                 __free_pages(page, get_order(size));
510         } else
511                 return dma_generic_alloc_coherent(dev, size, dma_addr, flag);
512
513         return NULL;
514 }
515
516 /* free a coherent mapping */
517 static void
518 gart_free_coherent(struct device *dev, size_t size, void *vaddr,
519                    dma_addr_t dma_addr)
520 {
521         gart_unmap_single(dev, dma_addr, size, DMA_BIDIRECTIONAL);
522         free_pages((unsigned long)vaddr, get_order(size));
523 }
524
525 static int no_agp;
526
527 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
528 {
529         unsigned long a;
530
531         if (!iommu_size) {
532                 iommu_size = aper_size;
533                 if (!no_agp)
534                         iommu_size /= 2;
535         }
536
537         a = aper + iommu_size;
538         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
539
540         if (iommu_size < 64*1024*1024) {
541                 printk(KERN_WARNING
542                         "PCI-DMA: Warning: Small IOMMU %luMB."
543                         " Consider increasing the AGP aperture in BIOS\n",
544                                 iommu_size >> 20);
545         }
546
547         return iommu_size;
548 }
549
550 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
551 {
552         unsigned aper_size = 0, aper_base_32, aper_order;
553         u64 aper_base;
554
555         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
556         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
557         aper_order = (aper_order >> 1) & 7;
558
559         aper_base = aper_base_32 & 0x7fff;
560         aper_base <<= 25;
561
562         aper_size = (32 * 1024 * 1024) << aper_order;
563         if (aper_base + aper_size > 0x100000000UL || !aper_size)
564                 aper_base = 0;
565
566         *size = aper_size;
567         return aper_base;
568 }
569
570 static void enable_gart_translations(void)
571 {
572         int i;
573
574         for (i = 0; i < num_k8_northbridges; i++) {
575                 struct pci_dev *dev = k8_northbridges[i];
576
577                 enable_gart_translation(dev, __pa(agp_gatt_table));
578         }
579 }
580
581 /*
582  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
583  * resume in the same way as they are handled in gart_iommu_hole_init().
584  */
585 static bool fix_up_north_bridges;
586 static u32 aperture_order;
587 static u32 aperture_alloc;
588
589 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
590 {
591         fix_up_north_bridges = true;
592         aperture_order = aper_order;
593         aperture_alloc = aper_alloc;
594 }
595
596 static int gart_resume(struct sys_device *dev)
597 {
598         printk(KERN_INFO "PCI-DMA: Resuming GART IOMMU\n");
599
600         if (fix_up_north_bridges) {
601                 int i;
602
603                 printk(KERN_INFO "PCI-DMA: Restoring GART aperture settings\n");
604
605                 for (i = 0; i < num_k8_northbridges; i++) {
606                         struct pci_dev *dev = k8_northbridges[i];
607
608                         /*
609                          * Don't enable translations just yet.  That is the next
610                          * step.  Restore the pre-suspend aperture settings.
611                          */
612                         pci_write_config_dword(dev, AMD64_GARTAPERTURECTL,
613                                                 aperture_order << 1);
614                         pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE,
615                                                 aperture_alloc >> 25);
616                 }
617         }
618
619         enable_gart_translations();
620
621         return 0;
622 }
623
624 static int gart_suspend(struct sys_device *dev, pm_message_t state)
625 {
626         return 0;
627 }
628
629 static struct sysdev_class gart_sysdev_class = {
630         .name = "gart",
631         .suspend = gart_suspend,
632         .resume = gart_resume,
633
634 };
635
636 static struct sys_device device_gart = {
637         .id     = 0,
638         .cls    = &gart_sysdev_class,
639 };
640
641 /*
642  * Private Northbridge GATT initialization in case we cannot use the
643  * AGP driver for some reason.
644  */
645 static __init int init_k8_gatt(struct agp_kern_info *info)
646 {
647         unsigned aper_size, gatt_size, new_aper_size;
648         unsigned aper_base, new_aper_base;
649         struct pci_dev *dev;
650         void *gatt;
651         int i, error;
652         unsigned long start_pfn, end_pfn;
653
654         printk(KERN_INFO "PCI-DMA: Disabling AGP.\n");
655         aper_size = aper_base = info->aper_size = 0;
656         dev = NULL;
657         for (i = 0; i < num_k8_northbridges; i++) {
658                 dev = k8_northbridges[i];
659                 new_aper_base = read_aperture(dev, &new_aper_size);
660                 if (!new_aper_base)
661                         goto nommu;
662
663                 if (!aper_base) {
664                         aper_size = new_aper_size;
665                         aper_base = new_aper_base;
666                 }
667                 if (aper_size != new_aper_size || aper_base != new_aper_base)
668                         goto nommu;
669         }
670         if (!aper_base)
671                 goto nommu;
672         info->aper_base = aper_base;
673         info->aper_size = aper_size >> 20;
674
675         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
676         gatt = (void *)__get_free_pages(GFP_KERNEL, get_order(gatt_size));
677         if (!gatt)
678                 panic("Cannot allocate GATT table");
679         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
680                 panic("Could not set GART PTEs to uncacheable pages");
681
682         memset(gatt, 0, gatt_size);
683         agp_gatt_table = gatt;
684
685         enable_gart_translations();
686
687         error = sysdev_class_register(&gart_sysdev_class);
688         if (!error)
689                 error = sysdev_register(&device_gart);
690         if (error)
691                 panic("Could not register gart_sysdev -- would corrupt data on next suspend");
692
693         flush_gart();
694
695         printk(KERN_INFO "PCI-DMA: aperture base @ %x size %u KB\n",
696                aper_base, aper_size>>10);
697
698         /* need to map that range */
699         end_pfn = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
700         if (end_pfn > max_low_pfn_mapped) {
701                 start_pfn = (aper_base>>PAGE_SHIFT);
702                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT);
703         }
704         return 0;
705
706  nommu:
707         /* Should not happen anymore */
708         printk(KERN_WARNING "PCI-DMA: More than 4GB of RAM and no IOMMU\n"
709                KERN_WARNING "falling back to iommu=soft.\n");
710         return -1;
711 }
712
713 extern int agp_amd64_init(void);
714
715 static struct dma_mapping_ops gart_dma_ops = {
716         .map_single                     = gart_map_single,
717         .unmap_single                   = gart_unmap_single,
718         .sync_single_for_cpu            = NULL,
719         .sync_single_for_device         = NULL,
720         .sync_single_range_for_cpu      = NULL,
721         .sync_single_range_for_device   = NULL,
722         .sync_sg_for_cpu                = NULL,
723         .sync_sg_for_device             = NULL,
724         .map_sg                         = gart_map_sg,
725         .unmap_sg                       = gart_unmap_sg,
726         .alloc_coherent                 = gart_alloc_coherent,
727         .free_coherent                  = gart_free_coherent,
728 };
729
730 void gart_iommu_shutdown(void)
731 {
732         struct pci_dev *dev;
733         int i;
734
735         if (no_agp && (dma_ops != &gart_dma_ops))
736                 return;
737
738         for (i = 0; i < num_k8_northbridges; i++) {
739                 u32 ctl;
740
741                 dev = k8_northbridges[i];
742                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
743
744                 ctl &= ~GARTEN;
745
746                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
747         }
748 }
749
750 void __init gart_iommu_init(void)
751 {
752         struct agp_kern_info info;
753         unsigned long iommu_start;
754         unsigned long aper_size;
755         unsigned long scratch;
756         long i;
757
758         if (cache_k8_northbridges() < 0 || num_k8_northbridges == 0) {
759                 printk(KERN_INFO "PCI-GART: No AMD northbridge found.\n");
760                 return;
761         }
762
763 #ifndef CONFIG_AGP_AMD64
764         no_agp = 1;
765 #else
766         /* Makefile puts PCI initialization via subsys_initcall first. */
767         /* Add other K8 AGP bridge drivers here */
768         no_agp = no_agp ||
769                 (agp_amd64_init() < 0) ||
770                 (agp_copy_info(agp_bridge, &info) < 0);
771 #endif
772
773         if (swiotlb)
774                 return;
775
776         /* Did we detect a different HW IOMMU? */
777         if (iommu_detected && !gart_iommu_aperture)
778                 return;
779
780         if (no_iommu ||
781             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
782             !gart_iommu_aperture ||
783             (no_agp && init_k8_gatt(&info) < 0)) {
784                 if (max_pfn > MAX_DMA32_PFN) {
785                         printk(KERN_WARNING "More than 4GB of memory "
786                                           "but GART IOMMU not available.\n"
787                                KERN_WARNING "falling back to iommu=soft.\n");
788                 }
789                 return;
790         }
791
792         printk(KERN_INFO "PCI-DMA: using GART IOMMU.\n");
793         aper_size = info.aper_size * 1024 * 1024;
794         iommu_size = check_iommu_size(info.aper_base, aper_size);
795         iommu_pages = iommu_size >> PAGE_SHIFT;
796
797         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL,
798                                                       get_order(iommu_pages/8));
799         if (!iommu_gart_bitmap)
800                 panic("Cannot allocate iommu bitmap\n");
801         memset(iommu_gart_bitmap, 0, iommu_pages/8);
802
803 #ifdef CONFIG_IOMMU_LEAK
804         if (leak_trace) {
805                 iommu_leak_tab = (void *)__get_free_pages(GFP_KERNEL,
806                                   get_order(iommu_pages*sizeof(void *)));
807                 if (iommu_leak_tab)
808                         memset(iommu_leak_tab, 0, iommu_pages * 8);
809                 else
810                         printk(KERN_DEBUG
811                                "PCI-DMA: Cannot allocate leak trace area\n");
812         }
813 #endif
814
815         /*
816          * Out of IOMMU space handling.
817          * Reserve some invalid pages at the beginning of the GART.
818          */
819         iommu_area_reserve(iommu_gart_bitmap, 0, EMERGENCY_PAGES);
820
821         agp_memory_reserved = iommu_size;
822         printk(KERN_INFO
823                "PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
824                iommu_size >> 20);
825
826         iommu_start = aper_size - iommu_size;
827         iommu_bus_base = info.aper_base + iommu_start;
828         bad_dma_address = iommu_bus_base;
829         iommu_gatt_base = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
830
831         /*
832          * Unmap the IOMMU part of the GART. The alias of the page is
833          * always mapped with cache enabled and there is no full cache
834          * coherency across the GART remapping. The unmapping avoids
835          * automatic prefetches from the CPU allocating cache lines in
836          * there. All CPU accesses are done via the direct mapping to
837          * the backing memory. The GART address is only used by PCI
838          * devices.
839          */
840         set_memory_np((unsigned long)__va(iommu_bus_base),
841                                 iommu_size >> PAGE_SHIFT);
842         /*
843          * Tricky. The GART table remaps the physical memory range,
844          * so the CPU wont notice potential aliases and if the memory
845          * is remapped to UC later on, we might surprise the PCI devices
846          * with a stray writeout of a cacheline. So play it sure and
847          * do an explicit, full-scale wbinvd() _after_ having marked all
848          * the pages as Not-Present:
849          */
850         wbinvd();
851
852         /*
853          * Try to workaround a bug (thanks to BenH):
854          * Set unmapped entries to a scratch page instead of 0.
855          * Any prefetches that hit unmapped entries won't get an bus abort
856          * then. (P2P bridge may be prefetching on DMA reads).
857          */
858         scratch = get_zeroed_page(GFP_KERNEL);
859         if (!scratch)
860                 panic("Cannot allocate iommu scratch page");
861         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
862         for (i = EMERGENCY_PAGES; i < iommu_pages; i++)
863                 iommu_gatt_base[i] = gart_unmapped_entry;
864
865         flush_gart();
866         dma_ops = &gart_dma_ops;
867 }
868
869 void __init gart_parse_options(char *p)
870 {
871         int arg;
872
873 #ifdef CONFIG_IOMMU_LEAK
874         if (!strncmp(p, "leak", 4)) {
875                 leak_trace = 1;
876                 p += 4;
877                 if (*p == '=') ++p;
878                 if (isdigit(*p) && get_option(&p, &arg))
879                         iommu_leak_pages = arg;
880         }
881 #endif
882         if (isdigit(*p) && get_option(&p, &arg))
883                 iommu_size = arg;
884         if (!strncmp(p, "fullflush", 8))
885                 iommu_fullflush = 1;
886         if (!strncmp(p, "nofullflush", 11))
887                 iommu_fullflush = 0;
888         if (!strncmp(p, "noagp", 5))
889                 no_agp = 1;
890         if (!strncmp(p, "noaperture", 10))
891                 fix_aperture = 0;
892         /* duplicated from pci-dma.c */
893         if (!strncmp(p, "force", 5))
894                 gart_iommu_aperture_allowed = 1;
895         if (!strncmp(p, "allowed", 7))
896                 gart_iommu_aperture_allowed = 1;
897         if (!strncmp(p, "memaper", 7)) {
898                 fallback_aper_force = 1;
899                 p += 7;
900                 if (*p == '=') {
901                         ++p;
902                         if (get_option(&p, &arg))
903                                 fallback_aper_order = arg;
904                 }
905         }
906 }