/spare/repo/netdev-2.6 branch 'ieee80211'
[linux-2.6] / arch / ppc / platforms / 4xx / ocotea.c
1 /*
2  * arch/ppc/platforms/4xx/ocotea.c
3  *
4  * Ocotea board specific routines
5  *
6  * Matt Porter <mporter@kernel.crashing.org>
7  *
8  * Copyright 2003-2005 MontaVista Software Inc.
9  *
10  * This program is free software; you can redistribute  it and/or modify it
11  * under  the terms of  the GNU General  Public License as published by the
12  * Free Software Foundation;  either version 2 of the  License, or (at your
13  * option) any later version.
14  */
15
16 #include <linux/config.h>
17 #include <linux/stddef.h>
18 #include <linux/kernel.h>
19 #include <linux/init.h>
20 #include <linux/errno.h>
21 #include <linux/reboot.h>
22 #include <linux/pci.h>
23 #include <linux/kdev_t.h>
24 #include <linux/types.h>
25 #include <linux/major.h>
26 #include <linux/blkdev.h>
27 #include <linux/console.h>
28 #include <linux/delay.h>
29 #include <linux/ide.h>
30 #include <linux/initrd.h>
31 #include <linux/irq.h>
32 #include <linux/seq_file.h>
33 #include <linux/root_dev.h>
34 #include <linux/tty.h>
35 #include <linux/serial.h>
36 #include <linux/serial_core.h>
37
38 #include <asm/system.h>
39 #include <asm/pgtable.h>
40 #include <asm/page.h>
41 #include <asm/dma.h>
42 #include <asm/io.h>
43 #include <asm/machdep.h>
44 #include <asm/ocp.h>
45 #include <asm/pci-bridge.h>
46 #include <asm/time.h>
47 #include <asm/todc.h>
48 #include <asm/bootinfo.h>
49 #include <asm/ppc4xx_pic.h>
50 #include <asm/ppcboot.h>
51 #include <asm/tlbflush.h>
52
53 #include <syslib/gen550.h>
54 #include <syslib/ibm440gx_common.h>
55
56 /*
57  * This is a horrible kludge, we eventually need to abstract this
58  * generic PHY stuff, so the  standard phy mode defines can be
59  * easily used from arch code.
60  */
61 #include "../../../../drivers/net/ibm_emac/ibm_emac_phy.h"
62
63 bd_t __res;
64
65 static struct ibm44x_clocks clocks __initdata;
66
67 static void __init
68 ocotea_calibrate_decr(void)
69 {
70         unsigned int freq;
71
72         if (mfspr(SPRN_CCR1) & CCR1_TCS)
73                 freq = OCOTEA_TMR_CLK;
74         else
75                 freq = clocks.cpu;
76
77         ibm44x_calibrate_decr(freq);
78 }
79
80 static int
81 ocotea_show_cpuinfo(struct seq_file *m)
82 {
83         seq_printf(m, "vendor\t\t: IBM\n");
84         seq_printf(m, "machine\t\t: PPC440GX EVB (Ocotea)\n");
85         ibm440gx_show_cpuinfo(m);
86         return 0;
87 }
88
89 static inline int
90 ocotea_map_irq(struct pci_dev *dev, unsigned char idsel, unsigned char pin)
91 {
92         static char pci_irq_table[][4] =
93         /*
94          *      PCI IDSEL/INTPIN->INTLINE
95          *         A   B   C   D
96          */
97         {
98                 { 23, 23, 23, 23 },     /* IDSEL 1 - PCI Slot 0 */
99                 { 24, 24, 24, 24 },     /* IDSEL 2 - PCI Slot 1 */
100                 { 25, 25, 25, 25 },     /* IDSEL 3 - PCI Slot 2 */
101                 { 26, 26, 26, 26 },     /* IDSEL 4 - PCI Slot 3 */
102         };
103
104         const long min_idsel = 1, max_idsel = 4, irqs_per_slot = 4;
105         return PCI_IRQ_TABLE_LOOKUP;
106 }
107
108 static void __init ocotea_set_emacdata(void)
109 {
110         struct ocp_def *def;
111         struct ocp_func_emac_data *emacdata;
112         int i;
113
114         /*
115          * Note: Current rev. board only operates in Group 4a
116          * mode, so we always set EMAC0-1 for SMII and EMAC2-3
117          * for RGMII (though these could run in RTBI just the same).
118          *
119          * The FPGA reg 3 information isn't even suitable for
120          * determining the phy_mode, so if the board becomes
121          * usable in !4a, it will be necessary to parse an environment
122          * variable from the firmware or similar to properly configure
123          * the phy_map/phy_mode.
124          */
125         /* Set phy_map, phy_mode, and mac_addr for each EMAC */
126         for (i=0; i<4; i++) {
127                 def = ocp_get_one_device(OCP_VENDOR_IBM, OCP_FUNC_EMAC, i);
128                 emacdata = def->additions;
129                 if (i < 2) {
130                         emacdata->phy_map = 0x00000001; /* Skip 0x00 */
131                         emacdata->phy_mode = PHY_MODE_SMII;
132                 }
133                 else {
134                         emacdata->phy_map = 0x0000ffff; /* Skip 0x00-0x0f */
135                         emacdata->phy_mode = PHY_MODE_RGMII;
136                 }
137                 if (i == 0)
138                         memcpy(emacdata->mac_addr, __res.bi_enetaddr, 6);
139                 else if (i == 1)
140                         memcpy(emacdata->mac_addr, __res.bi_enet1addr, 6);
141                 else if (i == 2)
142                         memcpy(emacdata->mac_addr, __res.bi_enet2addr, 6);
143                 else if (i == 3)
144                         memcpy(emacdata->mac_addr, __res.bi_enet3addr, 6);
145         }
146 }
147
148 #define PCIX_READW(offset) \
149         (readw(pcix_reg_base+offset))
150
151 #define PCIX_WRITEW(value, offset) \
152         (writew(value, pcix_reg_base+offset))
153
154 #define PCIX_WRITEL(value, offset) \
155         (writel(value, pcix_reg_base+offset))
156
157 /*
158  * FIXME: This is only here to "make it work".  This will move
159  * to a ibm_pcix.c which will contain a generic IBM PCIX bridge
160  * configuration library. -Matt
161  */
162 static void __init
163 ocotea_setup_pcix(void)
164 {
165         void *pcix_reg_base;
166
167         pcix_reg_base = ioremap64(PCIX0_REG_BASE, PCIX_REG_SIZE);
168
169         /* Enable PCIX0 I/O, Mem, and Busmaster cycles */
170         PCIX_WRITEW(PCIX_READW(PCIX0_COMMAND) | PCI_COMMAND_IO | PCI_COMMAND_MEMORY | PCI_COMMAND_MASTER, PCIX0_COMMAND);
171
172         /* Disable all windows */
173         PCIX_WRITEL(0, PCIX0_POM0SA);
174         PCIX_WRITEL(0, PCIX0_POM1SA);
175         PCIX_WRITEL(0, PCIX0_POM2SA);
176         PCIX_WRITEL(0, PCIX0_PIM0SA);
177         PCIX_WRITEL(0, PCIX0_PIM0SAH);
178         PCIX_WRITEL(0, PCIX0_PIM1SA);
179         PCIX_WRITEL(0, PCIX0_PIM2SA);
180         PCIX_WRITEL(0, PCIX0_PIM2SAH);
181
182         /* Setup 2GB PLB->PCI outbound mem window (3_8000_0000->0_8000_0000) */
183         PCIX_WRITEL(0x00000003, PCIX0_POM0LAH);
184         PCIX_WRITEL(0x80000000, PCIX0_POM0LAL);
185         PCIX_WRITEL(0x00000000, PCIX0_POM0PCIAH);
186         PCIX_WRITEL(0x80000000, PCIX0_POM0PCIAL);
187         PCIX_WRITEL(0x80000001, PCIX0_POM0SA);
188
189         /* Setup 2GB PCI->PLB inbound memory window at 0, enable MSIs */
190         PCIX_WRITEL(0x00000000, PCIX0_PIM0LAH);
191         PCIX_WRITEL(0x00000000, PCIX0_PIM0LAL);
192         PCIX_WRITEL(0xe0000007, PCIX0_PIM0SA);
193
194         eieio();
195 }
196
197 static void __init
198 ocotea_setup_hose(void)
199 {
200         struct pci_controller *hose;
201
202         /* Configure windows on the PCI-X host bridge */
203         ocotea_setup_pcix();
204
205         hose = pcibios_alloc_controller();
206
207         if (!hose)
208                 return;
209
210         hose->first_busno = 0;
211         hose->last_busno = 0xff;
212
213         hose->pci_mem_offset = OCOTEA_PCI_MEM_OFFSET;
214
215         pci_init_resource(&hose->io_resource,
216                         OCOTEA_PCI_LOWER_IO,
217                         OCOTEA_PCI_UPPER_IO,
218                         IORESOURCE_IO,
219                         "PCI host bridge");
220
221         pci_init_resource(&hose->mem_resources[0],
222                         OCOTEA_PCI_LOWER_MEM,
223                         OCOTEA_PCI_UPPER_MEM,
224                         IORESOURCE_MEM,
225                         "PCI host bridge");
226
227         hose->io_space.start = OCOTEA_PCI_LOWER_IO;
228         hose->io_space.end = OCOTEA_PCI_UPPER_IO;
229         hose->mem_space.start = OCOTEA_PCI_LOWER_MEM;
230         hose->mem_space.end = OCOTEA_PCI_UPPER_MEM;
231         hose->io_base_virt = ioremap64(OCOTEA_PCI_IO_BASE, OCOTEA_PCI_IO_SIZE);
232         isa_io_base = (unsigned long) hose->io_base_virt;
233
234         setup_indirect_pci(hose,
235                         OCOTEA_PCI_CFGA_PLB32,
236                         OCOTEA_PCI_CFGD_PLB32);
237         hose->set_cfg_type = 1;
238
239         hose->last_busno = pciauto_bus_scan(hose, hose->first_busno);
240
241         ppc_md.pci_swizzle = common_swizzle;
242         ppc_md.pci_map_irq = ocotea_map_irq;
243 }
244
245
246 TODC_ALLOC();
247
248 static void __init
249 ocotea_early_serial_map(void)
250 {
251         struct uart_port port;
252
253         /* Setup ioremapped serial port access */
254         memset(&port, 0, sizeof(port));
255         port.membase = ioremap64(PPC440GX_UART0_ADDR, 8);
256         port.irq = UART0_INT;
257         port.uartclk = clocks.uart0;
258         port.regshift = 0;
259         port.iotype = SERIAL_IO_MEM;
260         port.flags = ASYNC_BOOT_AUTOCONF | ASYNC_SKIP_TEST;
261         port.line = 0;
262
263         if (early_serial_setup(&port) != 0) {
264                 printk("Early serial init of port 0 failed\n");
265         }
266
267 #if defined(CONFIG_SERIAL_TEXT_DEBUG) || defined(CONFIG_KGDB)
268         /* Configure debug serial access */
269         gen550_init(0, &port);
270
271         /* Purge TLB entry added in head_44x.S for early serial access */
272         _tlbie(UART0_IO_BASE);
273 #endif
274
275         port.membase = ioremap64(PPC440GX_UART1_ADDR, 8);
276         port.irq = UART1_INT;
277         port.uartclk = clocks.uart1;
278         port.line = 1;
279
280         if (early_serial_setup(&port) != 0) {
281                 printk("Early serial init of port 1 failed\n");
282         }
283
284 #if defined(CONFIG_SERIAL_TEXT_DEBUG) || defined(CONFIG_KGDB)
285         /* Configure debug serial access */
286         gen550_init(1, &port);
287 #endif
288 }
289
290 static void __init
291 ocotea_setup_arch(void)
292 {
293         ocotea_set_emacdata();
294
295         ibm440gx_tah_enable();
296
297         /* Setup TODC access */
298         TODC_INIT(TODC_TYPE_DS1743,
299                         0,
300                         0,
301                         ioremap64(OCOTEA_RTC_ADDR, OCOTEA_RTC_SIZE),
302                         8);
303
304         /* init to some ~sane value until calibrate_delay() runs */
305         loops_per_jiffy = 50000000/HZ;
306
307         /* Setup PCI host bridge */
308         ocotea_setup_hose();
309
310 #ifdef CONFIG_BLK_DEV_INITRD
311         if (initrd_start)
312                 ROOT_DEV = Root_RAM0;
313         else
314 #endif
315 #ifdef CONFIG_ROOT_NFS
316                 ROOT_DEV = Root_NFS;
317 #else
318                 ROOT_DEV = Root_HDA1;
319 #endif
320
321         ocotea_early_serial_map();
322
323         /* Identify the system */
324         printk("IBM Ocotea port (MontaVista Software, Inc. <source@mvista.com>)\n");
325 }
326
327 static void __init ocotea_init(void)
328 {
329         ibm440gx_l2c_setup(&clocks);
330 }
331
332 void __init platform_init(unsigned long r3, unsigned long r4,
333                 unsigned long r5, unsigned long r6, unsigned long r7)
334 {
335         parse_bootinfo(find_bootinfo());
336
337         /*
338          * If we were passed in a board information, copy it into the
339          * residual data area.
340          */
341         if (r3)
342                 __res = *(bd_t *)(r3 + KERNELBASE);
343
344         /*
345          * Determine various clocks.
346          * To be completely correct we should get SysClk
347          * from FPGA, because it can be changed by on-board switches
348          * --ebs
349          */
350         ibm440gx_get_clocks(&clocks, 33333333, 6 * 1843200);
351         ocp_sys_info.opb_bus_freq = clocks.opb;
352
353         ibm44x_platform_init();
354
355         ppc_md.setup_arch = ocotea_setup_arch;
356         ppc_md.show_cpuinfo = ocotea_show_cpuinfo;
357         ppc_md.get_irq = NULL;          /* Set in ppc4xx_pic_init() */
358
359         ppc_md.calibrate_decr = ocotea_calibrate_decr;
360         ppc_md.time_init = todc_time_init;
361         ppc_md.set_rtc_time = todc_set_rtc_time;
362         ppc_md.get_rtc_time = todc_get_rtc_time;
363
364         ppc_md.nvram_read_val = todc_direct_read_val;
365         ppc_md.nvram_write_val = todc_direct_write_val;
366 #ifdef CONFIG_KGDB
367         ppc_md.early_serial_map = ocotea_early_serial_map;
368 #endif
369         ppc_md.init = ocotea_init;
370 }