git.oblomov.eu Git - linux-2.6/blob - drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/tcp.h>
  42 #include <linux/udp.h>
  43 #include <linux/etherdevice.h>
  44 #include <linux/delay.h>
  45 #include <linux/ethtool.h>
  46 #include <linux/platform_device.h>
  47 #include <linux/module.h>
  48 #include <linux/kernel.h>
  49 #include <linux/spinlock.h>
  50 #include <linux/workqueue.h>
  51 #include <linux/mii.h>
  52 #include <linux/mv643xx_eth.h>
  53 #include <asm/io.h>
  54 #include <asm/types.h>
  55 #include <asm/system.h>
  56
  57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  58 static char mv643xx_eth_driver_version[] = "1.0";
  59
  60 #define MV643XX_ETH_CHECKSUM_OFFLOAD_TX
  61 #define MV643XX_ETH_NAPI
  62 #define MV643XX_ETH_TX_FAST_REFILL
  63
  64 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
  65 #define MAX_DESCS_PER_SKB       (MAX_SKB_FRAGS + 1)
  66 #else
  67 #define MAX_DESCS_PER_SKB       1
  68 #endif
  69
  70 /*
  71  * Registers shared between all ports.
  72  */
  73 #define PHY_ADDR                        0x0000
  74 #define SMI_REG                         0x0004
  75 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  76 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  77 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  78 #define WINDOW_BAR_ENABLE               0x0290
  79 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  80
  81 /*
  82  * Per-port registers.
  83  */
  84 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
  85 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  86 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
  87 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
  88 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
  89 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
  90 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
  91 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
  92 #define  TX_FIFO_EMPTY                  0x00000400
  93 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
  94 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
  95 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
  96 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
  97 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
  98 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
  99 #define  INT_TX_END                     0x07f80000
 100 #define  INT_RX                         0x0007fbfc
 101 #define  INT_EXT                        0x00000002
 102 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
 103 #define  INT_EXT_LINK                   0x00100000
 104 #define  INT_EXT_PHY                    0x00010000
 105 #define  INT_EXT_TX_ERROR_0             0x00000100
 106 #define  INT_EXT_TX_0                   0x00000001
 107 #define  INT_EXT_TX                     0x0000ffff
 108 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
 109 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
 110 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
 111 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
 112 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
 113 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
 114 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
 115 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
 116 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
 117 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 118 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 119 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 120 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 121
 122
 123 /*
 124  * SDMA configuration register.
 125  */
 126 #define RX_BURST_SIZE_4_64BIT           (2 << 1)
 127 #define BLM_RX_NO_SWAP                  (1 << 4)
 128 #define BLM_TX_NO_SWAP                  (1 << 5)
 129 #define TX_BURST_SIZE_4_64BIT           (2 << 22)
 130
 131 #if defined(__BIG_ENDIAN)
 132 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 133                 RX_BURST_SIZE_4_64BIT   |       \
 134                 TX_BURST_SIZE_4_64BIT
 135 #elif defined(__LITTLE_ENDIAN)
 136 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 137                 RX_BURST_SIZE_4_64BIT   |       \
 138                 BLM_RX_NO_SWAP          |       \
 139                 BLM_TX_NO_SWAP          |       \
 140                 TX_BURST_SIZE_4_64BIT
 141 #else
 142 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 143 #endif
 144
 145
 146 /*
 147  * Port serial control register.
 148  */
 149 #define SET_MII_SPEED_TO_100                    (1 << 24)
 150 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 151 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 152 #define MAX_RX_PACKET_1522BYTE                  (1 << 17)
 153 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 154 #define MAX_RX_PACKET_MASK                      (7 << 17)
 155 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 156 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 157 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 158 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 159 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 160 #define FORCE_LINK_PASS                         (1 << 1)
 161 #define SERIAL_PORT_ENABLE                      (1 << 0)
 162
 163 #define DEFAULT_RX_QUEUE_SIZE           400
 164 #define DEFAULT_TX_QUEUE_SIZE           800
 165
 166
 167 /*
 168  * RX/TX descriptors.
 169  */
 170 #if defined(__BIG_ENDIAN)
 171 struct rx_desc {
 172         u16 byte_cnt;           /* Descriptor buffer byte count         */
 173         u16 buf_size;           /* Buffer size                          */
 174         u32 cmd_sts;            /* Descriptor command status            */
 175         u32 next_desc_ptr;      /* Next descriptor pointer              */
 176         u32 buf_ptr;            /* Descriptor buffer pointer            */
 177 };
 178
 179 struct tx_desc {
 180         u16 byte_cnt;           /* buffer byte count                    */
 181         u16 l4i_chk;            /* CPU provided TCP checksum            */
 182         u32 cmd_sts;            /* Command/status field                 */
 183         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 184         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 185 };
 186 #elif defined(__LITTLE_ENDIAN)
 187 struct rx_desc {
 188         u32 cmd_sts;            /* Descriptor command status            */
 189         u16 buf_size;           /* Buffer size                          */
 190         u16 byte_cnt;           /* Descriptor buffer byte count         */
 191         u32 buf_ptr;            /* Descriptor buffer pointer            */
 192         u32 next_desc_ptr;      /* Next descriptor pointer              */
 193 };
 194
 195 struct tx_desc {
 196         u32 cmd_sts;            /* Command/status field                 */
 197         u16 l4i_chk;            /* CPU provided TCP checksum            */
 198         u16 byte_cnt;           /* buffer byte count                    */
 199         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 200         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 201 };
 202 #else
 203 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 204 #endif
 205
 206 /* RX & TX descriptor command */
 207 #define BUFFER_OWNED_BY_DMA             0x80000000
 208
 209 /* RX & TX descriptor status */
 210 #define ERROR_SUMMARY                   0x00000001
 211
 212 /* RX descriptor status */
 213 #define LAYER_4_CHECKSUM_OK             0x40000000
 214 #define RX_ENABLE_INTERRUPT             0x20000000
 215 #define RX_FIRST_DESC                   0x08000000
 216 #define RX_LAST_DESC                    0x04000000
 217
 218 /* TX descriptor command */
 219 #define TX_ENABLE_INTERRUPT             0x00800000
 220 #define GEN_CRC                         0x00400000
 221 #define TX_FIRST_DESC                   0x00200000
 222 #define TX_LAST_DESC                    0x00100000
 223 #define ZERO_PADDING                    0x00080000
 224 #define GEN_IP_V4_CHECKSUM              0x00040000
 225 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 226 #define UDP_FRAME                       0x00010000
 227
 228 #define TX_IHL_SHIFT                    11
 229
 230
 231 /* global *******************************************************************/
 232 struct mv643xx_eth_shared_private {
 233         /*
 234          * Ethernet controller base address.
 235          */
 236         void __iomem *base;
 237
 238         /*
 239          * Protects access to SMI_REG, which is shared between ports.
 240          */
 241         spinlock_t phy_lock;
 242
 243         /*
 244          * Per-port MBUS window access register value.
 245          */
 246         u32 win_protect;
 247
 248         /*
 249          * Hardware-specific parameters.
 250          */
 251         unsigned int t_clk;
 252 };
 253
 254
 255 /* per-port *****************************************************************/
 256 struct mib_counters {
 257         u64 good_octets_received;
 258         u32 bad_octets_received;
 259         u32 internal_mac_transmit_err;
 260         u32 good_frames_received;
 261         u32 bad_frames_received;
 262         u32 broadcast_frames_received;
 263         u32 multicast_frames_received;
 264         u32 frames_64_octets;
 265         u32 frames_65_to_127_octets;
 266         u32 frames_128_to_255_octets;
 267         u32 frames_256_to_511_octets;
 268         u32 frames_512_to_1023_octets;
 269         u32 frames_1024_to_max_octets;
 270         u64 good_octets_sent;
 271         u32 good_frames_sent;
 272         u32 excessive_collision;
 273         u32 multicast_frames_sent;
 274         u32 broadcast_frames_sent;
 275         u32 unrec_mac_control_received;
 276         u32 fc_sent;
 277         u32 good_fc_received;
 278         u32 bad_fc_received;
 279         u32 undersize_received;
 280         u32 fragments_received;
 281         u32 oversize_received;
 282         u32 jabber_received;
 283         u32 mac_receive_error;
 284         u32 bad_crc_event;
 285         u32 collision;
 286         u32 late_collision;
 287 };
 288
 289 struct rx_queue {
 290         int index;
 291
 292         int rx_ring_size;
 293
 294         int rx_desc_count;
 295         int rx_curr_desc;
 296         int rx_used_desc;
 297
 298         struct rx_desc *rx_desc_area;
 299         dma_addr_t rx_desc_dma;
 300         int rx_desc_area_size;
 301         struct sk_buff **rx_skb;
 302
 303         struct timer_list rx_oom;
 304 };
 305
 306 struct tx_queue {
 307         int index;
 308
 309         int tx_ring_size;
 310
 311         int tx_desc_count;
 312         int tx_curr_desc;
 313         int tx_used_desc;
 314
 315         struct tx_desc *tx_desc_area;
 316         dma_addr_t tx_desc_dma;
 317         int tx_desc_area_size;
 318         struct sk_buff **tx_skb;
 319 };
 320
 321 struct mv643xx_eth_private {
 322         struct mv643xx_eth_shared_private *shared;
 323         int port_num;
 324
 325         struct net_device *dev;
 326
 327         struct mv643xx_eth_shared_private *shared_smi;
 328         int phy_addr;
 329
 330         spinlock_t lock;
 331
 332         struct mib_counters mib_counters;
 333         struct work_struct tx_timeout_task;
 334         struct mii_if_info mii;
 335
 336         /*
 337          * RX state.
 338          */
 339         int default_rx_ring_size;
 340         unsigned long rx_desc_sram_addr;
 341         int rx_desc_sram_size;
 342         u8 rxq_mask;
 343         int rxq_primary;
 344         struct napi_struct napi;
 345         struct rx_queue rxq[8];
 346
 347         /*
 348          * TX state.
 349          */
 350         int default_tx_ring_size;
 351         unsigned long tx_desc_sram_addr;
 352         int tx_desc_sram_size;
 353         u8 txq_mask;
 354         int txq_primary;
 355         struct tx_queue txq[8];
 356 #ifdef MV643XX_ETH_TX_FAST_REFILL
 357         int tx_clean_threshold;
 358 #endif
 359 };
 360
 361
 362 /* port register accessors **************************************************/
 363 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 364 {
 365         return readl(mp->shared->base + offset);
 366 }
 367
 368 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 369 {
 370         writel(data, mp->shared->base + offset);
 371 }
 372
 373
 374 /* rxq/txq helper functions *************************************************/
 375 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 376 {
 377         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 378 }
 379
 380 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 381 {
 382         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 383 }
 384
 385 static void rxq_enable(struct rx_queue *rxq)
 386 {
 387         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 388         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
 389 }
 390
 391 static void rxq_disable(struct rx_queue *rxq)
 392 {
 393         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 394         u8 mask = 1 << rxq->index;
 395
 396         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
 397         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
 398                 udelay(10);
 399 }
 400
 401 static void txq_enable(struct tx_queue *txq)
 402 {
 403         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 404         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
 405 }
 406
 407 static void txq_disable(struct tx_queue *txq)
 408 {
 409         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 410         u8 mask = 1 << txq->index;
 411
 412         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
 413         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
 414                 udelay(10);
 415 }
 416
 417 static void __txq_maybe_wake(struct tx_queue *txq)
 418 {
 419         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 420
 421         /*
 422          * netif_{stop,wake}_queue() flow control only applies to
 423          * the primary queue.
 424          */
 425         BUG_ON(txq->index != mp->txq_primary);
 426
 427         if (txq->tx_ring_size - txq->tx_desc_count >= MAX_DESCS_PER_SKB)
 428                 netif_wake_queue(mp->dev);
 429 }
 430
 431
 432 /* rx ***********************************************************************/
 433 static void txq_reclaim(struct tx_queue *txq, int force);
 434
 435 static void rxq_refill(struct rx_queue *rxq)
 436 {
 437         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 438         unsigned long flags;
 439
 440         spin_lock_irqsave(&mp->lock, flags);
 441
 442         while (rxq->rx_desc_count < rxq->rx_ring_size) {
 443                 int skb_size;
 444                 struct sk_buff *skb;
 445                 int unaligned;
 446                 int rx;
 447
 448                 /*
 449                  * Reserve 2+14 bytes for an ethernet header (the
 450                  * hardware automatically prepends 2 bytes of dummy
 451                  * data to each received packet), 4 bytes for a VLAN
 452                  * header, and 4 bytes for the trailing FCS -- 24
 453                  * bytes total.
 454                  */
 455                 skb_size = mp->dev->mtu + 24;
 456
 457                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
 458                 if (skb == NULL)
 459                         break;
 460
 461                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 462                 if (unaligned)
 463                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 464
 465                 rxq->rx_desc_count++;
 466                 rx = rxq->rx_used_desc;
 467                 rxq->rx_used_desc = (rx + 1) % rxq->rx_ring_size;
 468
 469                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
 470                                                 skb_size, DMA_FROM_DEVICE);
 471                 rxq->rx_desc_area[rx].buf_size = skb_size;
 472                 rxq->rx_skb[rx] = skb;
 473                 wmb();
 474                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
 475                                                 RX_ENABLE_INTERRUPT;
 476                 wmb();
 477
 478                 /*
 479                  * The hardware automatically prepends 2 bytes of
 480                  * dummy data to each received packet, so that the
 481                  * IP header ends up 16-byte aligned.
 482                  */
 483                 skb_reserve(skb, 2);
 484         }
 485
 486         if (rxq->rx_desc_count == 0) {
 487                 rxq->rx_oom.expires = jiffies + (HZ / 10);
 488                 add_timer(&rxq->rx_oom);
 489         }
 490
 491         spin_unlock_irqrestore(&mp->lock, flags);
 492 }
 493
 494 static inline void rxq_refill_timer_wrapper(unsigned long data)
 495 {
 496         rxq_refill((struct rx_queue *)data);
 497 }
 498
 499 static int rxq_process(struct rx_queue *rxq, int budget)
 500 {
 501         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 502         struct net_device_stats *stats = &mp->dev->stats;
 503         int rx;
 504
 505         rx = 0;
 506         while (rx < budget) {
 507                 struct rx_desc *rx_desc;
 508                 unsigned int cmd_sts;
 509                 struct sk_buff *skb;
 510                 unsigned long flags;
 511
 512                 spin_lock_irqsave(&mp->lock, flags);
 513
 514                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 515
 516                 cmd_sts = rx_desc->cmd_sts;
 517                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 518                         spin_unlock_irqrestore(&mp->lock, flags);
 519                         break;
 520                 }
 521                 rmb();
 522
 523                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 524                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 525
 526                 rxq->rx_curr_desc = (rxq->rx_curr_desc + 1) % rxq->rx_ring_size;
 527
 528                 spin_unlock_irqrestore(&mp->lock, flags);
 529
 530                 dma_unmap_single(NULL, rx_desc->buf_ptr + 2,
 531                                  mp->dev->mtu + 24, DMA_FROM_DEVICE);
 532                 rxq->rx_desc_count--;
 533                 rx++;
 534
 535                 /*
 536                  * Update statistics.
 537                  *
 538                  * Note that the descriptor byte count includes 2 dummy
 539                  * bytes automatically inserted by the hardware at the
 540                  * start of the packet (which we don't count), and a 4
 541                  * byte CRC at the end of the packet (which we do count).
 542                  */
 543                 stats->rx_packets++;
 544                 stats->rx_bytes += rx_desc->byte_cnt - 2;
 545
 546                 /*
 547                  * In case we received a packet without first / last bits
 548                  * on, or the error summary bit is set, the packet needs
 549                  * to be dropped.
 550                  */
 551                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 552                                         (RX_FIRST_DESC | RX_LAST_DESC))
 553                                 || (cmd_sts & ERROR_SUMMARY)) {
 554                         stats->rx_dropped++;
 555
 556                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 557                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
 558                                 if (net_ratelimit())
 559                                         dev_printk(KERN_ERR, &mp->dev->dev,
 560                                                    "received packet spanning "
 561                                                    "multiple descriptors\n");
 562                         }
 563
 564                         if (cmd_sts & ERROR_SUMMARY)
 565                                 stats->rx_errors++;
 566
 567                         dev_kfree_skb_irq(skb);
 568                 } else {
 569                         /*
 570                          * The -4 is for the CRC in the trailer of the
 571                          * received packet
 572                          */
 573                         skb_put(skb, rx_desc->byte_cnt - 2 - 4);
 574
 575                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
 576                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
 577                                 skb->csum = htons(
 578                                         (cmd_sts & 0x0007fff8) >> 3);
 579                         }
 580                         skb->protocol = eth_type_trans(skb, mp->dev);
 581 #ifdef MV643XX_ETH_NAPI
 582                         netif_receive_skb(skb);
 583 #else
 584                         netif_rx(skb);
 585 #endif
 586                 }
 587
 588                 mp->dev->last_rx = jiffies;
 589         }
 590
 591         rxq_refill(rxq);
 592
 593         return rx;
 594 }
 595
 596 #ifdef MV643XX_ETH_NAPI
 597 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
 598 {
 599         struct mv643xx_eth_private *mp;
 600         int rx;
 601         int i;
 602
 603         mp = container_of(napi, struct mv643xx_eth_private, napi);
 604
 605 #ifdef MV643XX_ETH_TX_FAST_REFILL
 606         if (++mp->tx_clean_threshold > 5) {
 607                 mp->tx_clean_threshold = 0;
 608                 for (i = 0; i < 8; i++)
 609                         if (mp->txq_mask & (1 << i))
 610                                 txq_reclaim(mp->txq + i, 0);
 611         }
 612 #endif
 613
 614         rx = 0;
 615         for (i = 7; rx < budget && i >= 0; i--)
 616                 if (mp->rxq_mask & (1 << i))
 617                         rx += rxq_process(mp->rxq + i, budget - rx);
 618
 619         if (rx < budget) {
 620                 netif_rx_complete(mp->dev, napi);
 621                 wrl(mp, INT_CAUSE(mp->port_num), 0);
 622                 wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
 623                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
 624         }
 625
 626         return rx;
 627 }
 628 #endif
 629
 630
 631 /* tx ***********************************************************************/
 632 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 633 {
 634         int frag;
 635
 636         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 637                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 638                 if (fragp->size <= 8 && fragp->page_offset & 7)
 639                         return 1;
 640         }
 641
 642         return 0;
 643 }
 644
 645 static int txq_alloc_desc_index(struct tx_queue *txq)
 646 {
 647         int tx_desc_curr;
 648
 649         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
 650
 651         tx_desc_curr = txq->tx_curr_desc;
 652         txq->tx_curr_desc = (tx_desc_curr + 1) % txq->tx_ring_size;
 653
 654         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
 655
 656         return tx_desc_curr;
 657 }
 658
 659 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 660 {
 661         int nr_frags = skb_shinfo(skb)->nr_frags;
 662         int frag;
 663
 664         for (frag = 0; frag < nr_frags; frag++) {
 665                 skb_frag_t *this_frag;
 666                 int tx_index;
 667                 struct tx_desc *desc;
 668
 669                 this_frag = &skb_shinfo(skb)->frags[frag];
 670                 tx_index = txq_alloc_desc_index(txq);
 671                 desc = &txq->tx_desc_area[tx_index];
 672
 673                 /*
 674                  * The last fragment will generate an interrupt
 675                  * which will free the skb on TX completion.
 676                  */
 677                 if (frag == nr_frags - 1) {
 678                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 679                                         ZERO_PADDING | TX_LAST_DESC |
 680                                         TX_ENABLE_INTERRUPT;
 681                         txq->tx_skb[tx_index] = skb;
 682                 } else {
 683                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 684                         txq->tx_skb[tx_index] = NULL;
 685                 }
 686
 687                 desc->l4i_chk = 0;
 688                 desc->byte_cnt = this_frag->size;
 689                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 690                                                 this_frag->page_offset,
 691                                                 this_frag->size,
 692                                                 DMA_TO_DEVICE);
 693         }
 694 }
 695
 696 static inline __be16 sum16_as_be(__sum16 sum)
 697 {
 698         return (__force __be16)sum;
 699 }
 700
 701 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 702 {
 703         int nr_frags = skb_shinfo(skb)->nr_frags;
 704         int tx_index;
 705         struct tx_desc *desc;
 706         u32 cmd_sts;
 707         int length;
 708
 709         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 710
 711         tx_index = txq_alloc_desc_index(txq);
 712         desc = &txq->tx_desc_area[tx_index];
 713
 714         if (nr_frags) {
 715                 txq_submit_frag_skb(txq, skb);
 716
 717                 length = skb_headlen(skb);
 718                 txq->tx_skb[tx_index] = NULL;
 719         } else {
 720                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 721                 length = skb->len;
 722                 txq->tx_skb[tx_index] = skb;
 723         }
 724
 725         desc->byte_cnt = length;
 726         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 727
 728         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 729                 BUG_ON(skb->protocol != htons(ETH_P_IP));
 730
 731                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 732                            GEN_IP_V4_CHECKSUM   |
 733                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 734
 735                 switch (ip_hdr(skb)->protocol) {
 736                 case IPPROTO_UDP:
 737                         cmd_sts |= UDP_FRAME;
 738                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 739                         break;
 740                 case IPPROTO_TCP:
 741                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 742                         break;
 743                 default:
 744                         BUG();
 745                 }
 746         } else {
 747                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 748                 cmd_sts |= 5 << TX_IHL_SHIFT;
 749                 desc->l4i_chk = 0;
 750         }
 751
 752         /* ensure all other descriptors are written before first cmd_sts */
 753         wmb();
 754         desc->cmd_sts = cmd_sts;
 755
 756         /* ensure all descriptors are written before poking hardware */
 757         wmb();
 758         txq_enable(txq);
 759
 760         txq->tx_desc_count += nr_frags + 1;
 761 }
 762
 763 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 764 {
 765         struct mv643xx_eth_private *mp = netdev_priv(dev);
 766         struct net_device_stats *stats = &dev->stats;
 767         struct tx_queue *txq;
 768         unsigned long flags;
 769
 770         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 771                 stats->tx_dropped++;
 772                 dev_printk(KERN_DEBUG, &dev->dev,
 773                            "failed to linearize skb with tiny "
 774                            "unaligned fragment\n");
 775                 return NETDEV_TX_BUSY;
 776         }
 777
 778         spin_lock_irqsave(&mp->lock, flags);
 779
 780         txq = mp->txq + mp->txq_primary;
 781
 782         if (txq->tx_ring_size - txq->tx_desc_count < MAX_DESCS_PER_SKB) {
 783                 spin_unlock_irqrestore(&mp->lock, flags);
 784                 if (txq->index == mp->txq_primary && net_ratelimit())
 785                         dev_printk(KERN_ERR, &dev->dev,
 786                                    "primary tx queue full?!\n");
 787                 kfree_skb(skb);
 788                 return NETDEV_TX_OK;
 789         }
 790
 791         txq_submit_skb(txq, skb);
 792         stats->tx_bytes += skb->len;
 793         stats->tx_packets++;
 794         dev->trans_start = jiffies;
 795
 796         if (txq->index == mp->txq_primary) {
 797                 int entries_left;
 798
 799                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 800                 if (entries_left < MAX_DESCS_PER_SKB)
 801                         netif_stop_queue(dev);
 802         }
 803
 804         spin_unlock_irqrestore(&mp->lock, flags);
 805
 806         return NETDEV_TX_OK;
 807 }
 808
 809
 810 /* tx rate control **********************************************************/
 811 /*
 812  * Set total maximum TX rate (shared by all TX queues for this port)
 813  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 814  */
 815 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 816 {
 817         int token_rate;
 818         int mtu;
 819         int bucket_size;
 820
 821         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 822         if (token_rate > 1023)
 823                 token_rate = 1023;
 824
 825         mtu = (mp->dev->mtu + 255) >> 8;
 826         if (mtu > 63)
 827                 mtu = 63;
 828
 829         bucket_size = (burst + 255) >> 8;
 830         if (bucket_size > 65535)
 831                 bucket_size = 65535;
 832
 833         wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
 834         wrl(mp, TX_BW_MTU(mp->port_num), mtu);
 835         wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
 836 }
 837
 838 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
 839 {
 840         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 841         int token_rate;
 842         int bucket_size;
 843
 844         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 845         if (token_rate > 1023)
 846                 token_rate = 1023;
 847
 848         bucket_size = (burst + 255) >> 8;
 849         if (bucket_size > 65535)
 850                 bucket_size = 65535;
 851
 852         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
 853         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
 854                         (bucket_size << 10) | token_rate);
 855 }
 856
 857 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
 858 {
 859         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 860         int off;
 861         u32 val;
 862
 863         /*
 864          * Turn on fixed priority mode.
 865          */
 866         off = TXQ_FIX_PRIO_CONF(mp->port_num);
 867
 868         val = rdl(mp, off);
 869         val |= 1 << txq->index;
 870         wrl(mp, off, val);
 871 }
 872
 873 static void txq_set_wrr(struct tx_queue *txq, int weight)
 874 {
 875         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 876         int off;
 877         u32 val;
 878
 879         /*
 880          * Turn off fixed priority mode.
 881          */
 882         off = TXQ_FIX_PRIO_CONF(mp->port_num);
 883
 884         val = rdl(mp, off);
 885         val &= ~(1 << txq->index);
 886         wrl(mp, off, val);
 887
 888         /*
 889          * Configure WRR weight for this queue.
 890          */
 891         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
 892
 893         val = rdl(mp, off);
 894         val = (val & ~0xff) | (weight & 0xff);
 895         wrl(mp, off, val);
 896 }
 897
 898
 899 /* mii management interface *************************************************/
 900 #define SMI_BUSY                0x10000000
 901 #define SMI_READ_VALID          0x08000000
 902 #define SMI_OPCODE_READ         0x04000000
 903 #define SMI_OPCODE_WRITE        0x00000000
 904
 905 static void smi_reg_read(struct mv643xx_eth_private *mp, unsigned int addr,
 906                          unsigned int reg, unsigned int *value)
 907 {
 908         void __iomem *smi_reg = mp->shared_smi->base + SMI_REG;
 909         unsigned long flags;
 910         int i;
 911
 912         /* the SMI register is a shared resource */
 913         spin_lock_irqsave(&mp->shared_smi->phy_lock, flags);
 914
 915         /* wait for the SMI register to become available */
 916         for (i = 0; readl(smi_reg) & SMI_BUSY; i++) {
 917                 if (i == 1000) {
 918                         printk("%s: PHY busy timeout\n", mp->dev->name);
 919                         goto out;
 920                 }
 921                 udelay(10);
 922         }
 923
 924         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
 925
 926         /* now wait for the data to be valid */
 927         for (i = 0; !(readl(smi_reg) & SMI_READ_VALID); i++) {
 928                 if (i == 1000) {
 929                         printk("%s: PHY read timeout\n", mp->dev->name);
 930                         goto out;
 931                 }
 932                 udelay(10);
 933         }
 934
 935         *value = readl(smi_reg) & 0xffff;
 936 out:
 937         spin_unlock_irqrestore(&mp->shared_smi->phy_lock, flags);
 938 }
 939
 940 static void smi_reg_write(struct mv643xx_eth_private *mp,
 941                           unsigned int addr,
 942                           unsigned int reg, unsigned int value)
 943 {
 944         void __iomem *smi_reg = mp->shared_smi->base + SMI_REG;
 945         unsigned long flags;
 946         int i;
 947
 948         /* the SMI register is a shared resource */
 949         spin_lock_irqsave(&mp->shared_smi->phy_lock, flags);
 950
 951         /* wait for the SMI register to become available */
 952         for (i = 0; readl(smi_reg) & SMI_BUSY; i++) {
 953                 if (i == 1000) {
 954                         printk("%s: PHY busy timeout\n", mp->dev->name);
 955                         goto out;
 956                 }
 957                 udelay(10);
 958         }
 959
 960         writel(SMI_OPCODE_WRITE | (reg << 21) |
 961                 (addr << 16) | (value & 0xffff), smi_reg);
 962 out:
 963         spin_unlock_irqrestore(&mp->shared_smi->phy_lock, flags);
 964 }
 965
 966
 967 /* mib counters *************************************************************/
 968 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
 969 {
 970         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
 971 }
 972
 973 static void mib_counters_clear(struct mv643xx_eth_private *mp)
 974 {
 975         int i;
 976
 977         for (i = 0; i < 0x80; i += 4)
 978                 mib_read(mp, i);
 979 }
 980
 981 static void mib_counters_update(struct mv643xx_eth_private *mp)
 982 {
 983         struct mib_counters *p = &mp->mib_counters;
 984
 985         p->good_octets_received += mib_read(mp, 0x00);
 986         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
 987         p->bad_octets_received += mib_read(mp, 0x08);
 988         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
 989         p->good_frames_received += mib_read(mp, 0x10);
 990         p->bad_frames_received += mib_read(mp, 0x14);
 991         p->broadcast_frames_received += mib_read(mp, 0x18);
 992         p->multicast_frames_received += mib_read(mp, 0x1c);
 993         p->frames_64_octets += mib_read(mp, 0x20);
 994         p->frames_65_to_127_octets += mib_read(mp, 0x24);
 995         p->frames_128_to_255_octets += mib_read(mp, 0x28);
 996         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
 997         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
 998         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
 999         p->good_octets_sent += mib_read(mp, 0x38);
1000         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1001         p->good_frames_sent += mib_read(mp, 0x40);
1002         p->excessive_collision += mib_read(mp, 0x44);
1003         p->multicast_frames_sent += mib_read(mp, 0x48);
1004         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1005         p->unrec_mac_control_received += mib_read(mp, 0x50);
1006         p->fc_sent += mib_read(mp, 0x54);
1007         p->good_fc_received += mib_read(mp, 0x58);
1008         p->bad_fc_received += mib_read(mp, 0x5c);
1009         p->undersize_received += mib_read(mp, 0x60);
1010         p->fragments_received += mib_read(mp, 0x64);
1011         p->oversize_received += mib_read(mp, 0x68);
1012         p->jabber_received += mib_read(mp, 0x6c);
1013         p->mac_receive_error += mib_read(mp, 0x70);
1014         p->bad_crc_event += mib_read(mp, 0x74);
1015         p->collision += mib_read(mp, 0x78);
1016         p->late_collision += mib_read(mp, 0x7c);
1017 }
1018
1019
1020 /* ethtool ******************************************************************/
1021 struct mv643xx_eth_stats {
1022         char stat_string[ETH_GSTRING_LEN];
1023         int sizeof_stat;
1024         int netdev_off;
1025         int mp_off;
1026 };
1027
1028 #define SSTAT(m)                                                \
1029         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1030           offsetof(struct net_device, stats.m), -1 }
1031
1032 #define MIBSTAT(m)                                              \
1033         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1034           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1035
1036 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1037         SSTAT(rx_packets),
1038         SSTAT(tx_packets),
1039         SSTAT(rx_bytes),
1040         SSTAT(tx_bytes),
1041         SSTAT(rx_errors),
1042         SSTAT(tx_errors),
1043         SSTAT(rx_dropped),
1044         SSTAT(tx_dropped),
1045         MIBSTAT(good_octets_received),
1046         MIBSTAT(bad_octets_received),
1047         MIBSTAT(internal_mac_transmit_err),
1048         MIBSTAT(good_frames_received),
1049         MIBSTAT(bad_frames_received),
1050         MIBSTAT(broadcast_frames_received),
1051         MIBSTAT(multicast_frames_received),
1052         MIBSTAT(frames_64_octets),
1053         MIBSTAT(frames_65_to_127_octets),
1054         MIBSTAT(frames_128_to_255_octets),
1055         MIBSTAT(frames_256_to_511_octets),
1056         MIBSTAT(frames_512_to_1023_octets),
1057         MIBSTAT(frames_1024_to_max_octets),
1058         MIBSTAT(good_octets_sent),
1059         MIBSTAT(good_frames_sent),
1060         MIBSTAT(excessive_collision),
1061         MIBSTAT(multicast_frames_sent),
1062         MIBSTAT(broadcast_frames_sent),
1063         MIBSTAT(unrec_mac_control_received),
1064         MIBSTAT(fc_sent),
1065         MIBSTAT(good_fc_received),
1066         MIBSTAT(bad_fc_received),
1067         MIBSTAT(undersize_received),
1068         MIBSTAT(fragments_received),
1069         MIBSTAT(oversize_received),
1070         MIBSTAT(jabber_received),
1071         MIBSTAT(mac_receive_error),
1072         MIBSTAT(bad_crc_event),
1073         MIBSTAT(collision),
1074         MIBSTAT(late_collision),
1075 };
1076
1077 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1078 {
1079         struct mv643xx_eth_private *mp = netdev_priv(dev);
1080         int err;
1081
1082         spin_lock_irq(&mp->lock);
1083         err = mii_ethtool_gset(&mp->mii, cmd);
1084         spin_unlock_irq(&mp->lock);
1085
1086         /*
1087          * The MAC does not support 1000baseT_Half.
1088          */
1089         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1090         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1091
1092         return err;
1093 }
1094
1095 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1096 {
1097         struct mv643xx_eth_private *mp = netdev_priv(dev);
1098         int err;
1099
1100         /*
1101          * The MAC does not support 1000baseT_Half.
1102          */
1103         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1104
1105         spin_lock_irq(&mp->lock);
1106         err = mii_ethtool_sset(&mp->mii, cmd);
1107         spin_unlock_irq(&mp->lock);
1108
1109         return err;
1110 }
1111
1112 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1113                                     struct ethtool_drvinfo *drvinfo)
1114 {
1115         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1116         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1117         strncpy(drvinfo->fw_version, "N/A", 32);
1118         strncpy(drvinfo->bus_info, "platform", 32);
1119         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1120 }
1121
1122 static int mv643xx_eth_nway_reset(struct net_device *dev)
1123 {
1124         struct mv643xx_eth_private *mp = netdev_priv(dev);
1125
1126         return mii_nway_restart(&mp->mii);
1127 }
1128
1129 static u32 mv643xx_eth_get_link(struct net_device *dev)
1130 {
1131         struct mv643xx_eth_private *mp = netdev_priv(dev);
1132
1133         return mii_link_ok(&mp->mii);
1134 }
1135
1136 static void mv643xx_eth_get_strings(struct net_device *dev,
1137                                     uint32_t stringset, uint8_t *data)
1138 {
1139         int i;
1140
1141         if (stringset == ETH_SS_STATS) {
1142                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1143                         memcpy(data + i * ETH_GSTRING_LEN,
1144                                 mv643xx_eth_stats[i].stat_string,
1145                                 ETH_GSTRING_LEN);
1146                 }
1147         }
1148 }
1149
1150 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1151                                           struct ethtool_stats *stats,
1152                                           uint64_t *data)
1153 {
1154         struct mv643xx_eth_private *mp = dev->priv;
1155         int i;
1156
1157         mib_counters_update(mp);
1158
1159         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1160                 const struct mv643xx_eth_stats *stat;
1161                 void *p;
1162
1163                 stat = mv643xx_eth_stats + i;
1164
1165                 if (stat->netdev_off >= 0)
1166                         p = ((void *)mp->dev) + stat->netdev_off;
1167                 else
1168                         p = ((void *)mp) + stat->mp_off;
1169
1170                 data[i] = (stat->sizeof_stat == 8) ?
1171                                 *(uint64_t *)p : *(uint32_t *)p;
1172         }
1173 }
1174
1175 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1176 {
1177         if (sset == ETH_SS_STATS)
1178                 return ARRAY_SIZE(mv643xx_eth_stats);
1179
1180         return -EOPNOTSUPP;
1181 }
1182
1183 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1184         .get_settings           = mv643xx_eth_get_settings,
1185         .set_settings           = mv643xx_eth_set_settings,
1186         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1187         .nway_reset             = mv643xx_eth_nway_reset,
1188         .get_link               = mv643xx_eth_get_link,
1189         .set_sg                 = ethtool_op_set_sg,
1190         .get_strings            = mv643xx_eth_get_strings,
1191         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1192         .get_sset_count         = mv643xx_eth_get_sset_count,
1193 };
1194
1195
1196 /* address handling *********************************************************/
1197 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1198 {
1199         unsigned int mac_h;
1200         unsigned int mac_l;
1201
1202         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1203         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1204
1205         addr[0] = (mac_h >> 24) & 0xff;
1206         addr[1] = (mac_h >> 16) & 0xff;
1207         addr[2] = (mac_h >> 8) & 0xff;
1208         addr[3] = mac_h & 0xff;
1209         addr[4] = (mac_l >> 8) & 0xff;
1210         addr[5] = mac_l & 0xff;
1211 }
1212
1213 static void init_mac_tables(struct mv643xx_eth_private *mp)
1214 {
1215         int i;
1216
1217         for (i = 0; i < 0x100; i += 4) {
1218                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1219                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1220         }
1221
1222         for (i = 0; i < 0x10; i += 4)
1223                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1224 }
1225
1226 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1227                                    int table, unsigned char entry)
1228 {
1229         unsigned int table_reg;
1230
1231         /* Set "accepts frame bit" at specified table entry */
1232         table_reg = rdl(mp, table + (entry & 0xfc));
1233         table_reg |= 0x01 << (8 * (entry & 3));
1234         wrl(mp, table + (entry & 0xfc), table_reg);
1235 }
1236
1237 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1238 {
1239         unsigned int mac_h;
1240         unsigned int mac_l;
1241         int table;
1242
1243         mac_l = (addr[4] << 8) | addr[5];
1244         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1245
1246         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1247         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1248
1249         table = UNICAST_TABLE(mp->port_num);
1250         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1251 }
1252
1253 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1254 {
1255         struct mv643xx_eth_private *mp = netdev_priv(dev);
1256
1257         /* +2 is for the offset of the HW addr type */
1258         memcpy(dev->dev_addr, addr + 2, 6);
1259
1260         init_mac_tables(mp);
1261         uc_addr_set(mp, dev->dev_addr);
1262
1263         return 0;
1264 }
1265
1266 static int addr_crc(unsigned char *addr)
1267 {
1268         int crc = 0;
1269         int i;
1270
1271         for (i = 0; i < 6; i++) {
1272                 int j;
1273
1274                 crc = (crc ^ addr[i]) << 8;
1275                 for (j = 7; j >= 0; j--) {
1276                         if (crc & (0x100 << j))
1277                                 crc ^= 0x107 << j;
1278                 }
1279         }
1280
1281         return crc;
1282 }
1283
1284 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1285 {
1286         struct mv643xx_eth_private *mp = netdev_priv(dev);
1287         u32 port_config;
1288         struct dev_addr_list *addr;
1289         int i;
1290
1291         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1292         if (dev->flags & IFF_PROMISC)
1293                 port_config |= UNICAST_PROMISCUOUS_MODE;
1294         else
1295                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1296         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1297
1298         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1299                 int port_num = mp->port_num;
1300                 u32 accept = 0x01010101;
1301
1302                 for (i = 0; i < 0x100; i += 4) {
1303                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1304                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1305                 }
1306                 return;
1307         }
1308
1309         for (i = 0; i < 0x100; i += 4) {
1310                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1311                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1312         }
1313
1314         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1315                 u8 *a = addr->da_addr;
1316                 int table;
1317
1318                 if (addr->da_addrlen != 6)
1319                         continue;
1320
1321                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1322                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1323                         set_filter_table_entry(mp, table, a[5]);
1324                 } else {
1325                         int crc = addr_crc(a);
1326
1327                         table = OTHER_MCAST_TABLE(mp->port_num);
1328                         set_filter_table_entry(mp, table, crc);
1329                 }
1330         }
1331 }
1332
1333
1334 /* rx/tx queue initialisation ***********************************************/
1335 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1336 {
1337         struct rx_queue *rxq = mp->rxq + index;
1338         struct rx_desc *rx_desc;
1339         int size;
1340         int i;
1341
1342         rxq->index = index;
1343
1344         rxq->rx_ring_size = mp->default_rx_ring_size;
1345
1346         rxq->rx_desc_count = 0;
1347         rxq->rx_curr_desc = 0;
1348         rxq->rx_used_desc = 0;
1349
1350         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1351
1352         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size) {
1353                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1354                                                 mp->rx_desc_sram_size);
1355                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1356         } else {
1357                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1358                                                         &rxq->rx_desc_dma,
1359                                                         GFP_KERNEL);
1360         }
1361
1362         if (rxq->rx_desc_area == NULL) {
1363                 dev_printk(KERN_ERR, &mp->dev->dev,
1364                            "can't allocate rx ring (%d bytes)\n", size);
1365                 goto out;
1366         }
1367         memset(rxq->rx_desc_area, 0, size);
1368
1369         rxq->rx_desc_area_size = size;
1370         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1371                                                                 GFP_KERNEL);
1372         if (rxq->rx_skb == NULL) {
1373                 dev_printk(KERN_ERR, &mp->dev->dev,
1374                            "can't allocate rx skb ring\n");
1375                 goto out_free;
1376         }
1377
1378         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1379         for (i = 0; i < rxq->rx_ring_size; i++) {
1380                 int nexti = (i + 1) % rxq->rx_ring_size;
1381                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1382                                         nexti * sizeof(struct rx_desc);
1383         }
1384
1385         init_timer(&rxq->rx_oom);
1386         rxq->rx_oom.data = (unsigned long)rxq;
1387         rxq->rx_oom.function = rxq_refill_timer_wrapper;
1388
1389         return 0;
1390
1391
1392 out_free:
1393         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size)
1394                 iounmap(rxq->rx_desc_area);
1395         else
1396                 dma_free_coherent(NULL, size,
1397                                   rxq->rx_desc_area,
1398                                   rxq->rx_desc_dma);
1399
1400 out:
1401         return -ENOMEM;
1402 }
1403
1404 static void rxq_deinit(struct rx_queue *rxq)
1405 {
1406         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1407         int i;
1408
1409         rxq_disable(rxq);
1410
1411         del_timer_sync(&rxq->rx_oom);
1412
1413         for (i = 0; i < rxq->rx_ring_size; i++) {
1414                 if (rxq->rx_skb[i]) {
1415                         dev_kfree_skb(rxq->rx_skb[i]);
1416                         rxq->rx_desc_count--;
1417                 }
1418         }
1419
1420         if (rxq->rx_desc_count) {
1421                 dev_printk(KERN_ERR, &mp->dev->dev,
1422                            "error freeing rx ring -- %d skbs stuck\n",
1423                            rxq->rx_desc_count);
1424         }
1425
1426         if (rxq->index == mp->rxq_primary &&
1427             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1428                 iounmap(rxq->rx_desc_area);
1429         else
1430                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1431                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1432
1433         kfree(rxq->rx_skb);
1434 }
1435
1436 static int txq_init(struct mv643xx_eth_private *mp, int index)
1437 {
1438         struct tx_queue *txq = mp->txq + index;
1439         struct tx_desc *tx_desc;
1440         int size;
1441         int i;
1442
1443         txq->index = index;
1444
1445         txq->tx_ring_size = mp->default_tx_ring_size;
1446
1447         txq->tx_desc_count = 0;
1448         txq->tx_curr_desc = 0;
1449         txq->tx_used_desc = 0;
1450
1451         size = txq->tx_ring_size * sizeof(struct tx_desc);
1452
1453         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size) {
1454                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1455                                                 mp->tx_desc_sram_size);
1456                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1457         } else {
1458                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1459                                                         &txq->tx_desc_dma,
1460                                                         GFP_KERNEL);
1461         }
1462
1463         if (txq->tx_desc_area == NULL) {
1464                 dev_printk(KERN_ERR, &mp->dev->dev,
1465                            "can't allocate tx ring (%d bytes)\n", size);
1466                 goto out;
1467         }
1468         memset(txq->tx_desc_area, 0, size);
1469
1470         txq->tx_desc_area_size = size;
1471         txq->tx_skb = kmalloc(txq->tx_ring_size * sizeof(*txq->tx_skb),
1472                                                                 GFP_KERNEL);
1473         if (txq->tx_skb == NULL) {
1474                 dev_printk(KERN_ERR, &mp->dev->dev,
1475                            "can't allocate tx skb ring\n");
1476                 goto out_free;
1477         }
1478
1479         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1480         for (i = 0; i < txq->tx_ring_size; i++) {
1481                 int nexti = (i + 1) % txq->tx_ring_size;
1482                 tx_desc[i].next_desc_ptr = txq->tx_desc_dma +
1483                                         nexti * sizeof(struct tx_desc);
1484         }
1485
1486         return 0;
1487
1488
1489 out_free:
1490         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size)
1491                 iounmap(txq->tx_desc_area);
1492         else
1493                 dma_free_coherent(NULL, size,
1494                                   txq->tx_desc_area,
1495                                   txq->tx_desc_dma);
1496
1497 out:
1498         return -ENOMEM;
1499 }
1500
1501 static void txq_reclaim(struct tx_queue *txq, int force)
1502 {
1503         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1504         unsigned long flags;
1505
1506         spin_lock_irqsave(&mp->lock, flags);
1507         while (txq->tx_desc_count > 0) {
1508                 int tx_index;
1509                 struct tx_desc *desc;
1510                 u32 cmd_sts;
1511                 struct sk_buff *skb;
1512                 dma_addr_t addr;
1513                 int count;
1514
1515                 tx_index = txq->tx_used_desc;
1516                 desc = &txq->tx_desc_area[tx_index];
1517                 cmd_sts = desc->cmd_sts;
1518
1519                 if (!force && (cmd_sts & BUFFER_OWNED_BY_DMA))
1520                         break;
1521
1522                 txq->tx_used_desc = (tx_index + 1) % txq->tx_ring_size;
1523                 txq->tx_desc_count--;
1524
1525                 addr = desc->buf_ptr;
1526                 count = desc->byte_cnt;
1527                 skb = txq->tx_skb[tx_index];
1528                 txq->tx_skb[tx_index] = NULL;
1529
1530                 if (cmd_sts & ERROR_SUMMARY) {
1531                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
1532                         mp->dev->stats.tx_errors++;
1533                 }
1534
1535                 /*
1536                  * Drop mp->lock while we free the skb.
1537                  */
1538                 spin_unlock_irqrestore(&mp->lock, flags);
1539
1540                 if (cmd_sts & TX_FIRST_DESC)
1541                         dma_unmap_single(NULL, addr, count, DMA_TO_DEVICE);
1542                 else
1543                         dma_unmap_page(NULL, addr, count, DMA_TO_DEVICE);
1544
1545                 if (skb)
1546                         dev_kfree_skb_irq(skb);
1547
1548                 spin_lock_irqsave(&mp->lock, flags);
1549         }
1550         spin_unlock_irqrestore(&mp->lock, flags);
1551 }
1552
1553 static void txq_deinit(struct tx_queue *txq)
1554 {
1555         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1556
1557         txq_disable(txq);
1558         txq_reclaim(txq, 1);
1559
1560         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1561
1562         if (txq->index == mp->txq_primary &&
1563             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1564                 iounmap(txq->tx_desc_area);
1565         else
1566                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1567                                   txq->tx_desc_area, txq->tx_desc_dma);
1568
1569         kfree(txq->tx_skb);
1570 }
1571
1572
1573 /* netdev ops and related ***************************************************/
1574 static void update_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
1575 {
1576         u32 pscr_o;
1577         u32 pscr_n;
1578
1579         pscr_o = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1580
1581         /* clear speed, duplex and rx buffer size fields */
1582         pscr_n = pscr_o & ~(SET_MII_SPEED_TO_100   |
1583                             SET_GMII_SPEED_TO_1000 |
1584                             SET_FULL_DUPLEX_MODE   |
1585                             MAX_RX_PACKET_MASK);
1586
1587         if (speed == SPEED_1000) {
1588                 pscr_n |= SET_GMII_SPEED_TO_1000 | MAX_RX_PACKET_9700BYTE;
1589         } else {
1590                 if (speed == SPEED_100)
1591                         pscr_n |= SET_MII_SPEED_TO_100;
1592                 pscr_n |= MAX_RX_PACKET_1522BYTE;
1593         }
1594
1595         if (duplex == DUPLEX_FULL)
1596                 pscr_n |= SET_FULL_DUPLEX_MODE;
1597
1598         if (pscr_n != pscr_o) {
1599                 if ((pscr_o & SERIAL_PORT_ENABLE) == 0)
1600                         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr_n);
1601                 else {
1602                         int i;
1603
1604                         for (i = 0; i < 8; i++)
1605                                 if (mp->txq_mask & (1 << i))
1606                                         txq_disable(mp->txq + i);
1607
1608                         pscr_o &= ~SERIAL_PORT_ENABLE;
1609                         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr_o);
1610                         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr_n);
1611                         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr_n);
1612
1613                         for (i = 0; i < 8; i++)
1614                                 if (mp->txq_mask & (1 << i))
1615                                         txq_enable(mp->txq + i);
1616                 }
1617         }
1618 }
1619
1620 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1621 {
1622         struct net_device *dev = (struct net_device *)dev_id;
1623         struct mv643xx_eth_private *mp = netdev_priv(dev);
1624         u32 int_cause;
1625         u32 int_cause_ext;
1626         u32 txq_active;
1627
1628         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1629                         (INT_TX_END | INT_RX | INT_EXT);
1630         if (int_cause == 0)
1631                 return IRQ_NONE;
1632
1633         int_cause_ext = 0;
1634         if (int_cause & INT_EXT) {
1635                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num))
1636                                 & (INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
1637                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1638         }
1639
1640         if (int_cause_ext & (INT_EXT_PHY | INT_EXT_LINK)) {
1641                 if (mii_link_ok(&mp->mii)) {
1642                         struct ethtool_cmd cmd;
1643                         int i;
1644
1645                         mii_ethtool_gset(&mp->mii, &cmd);
1646                         update_pscr(mp, cmd.speed, cmd.duplex);
1647                         for (i = 0; i < 8; i++)
1648                                 if (mp->txq_mask & (1 << i))
1649                                         txq_enable(mp->txq + i);
1650
1651                         if (!netif_carrier_ok(dev)) {
1652                                 netif_carrier_on(dev);
1653                                 __txq_maybe_wake(mp->txq + mp->txq_primary);
1654                         }
1655                 } else if (netif_carrier_ok(dev)) {
1656                         netif_stop_queue(dev);
1657                         netif_carrier_off(dev);
1658                 }
1659         }
1660
1661         /*
1662          * RxBuffer or RxError set for any of the 8 queues?
1663          */
1664 #ifdef MV643XX_ETH_NAPI
1665         if (int_cause & INT_RX) {
1666                 wrl(mp, INT_MASK(mp->port_num), 0x00000000);
1667                 rdl(mp, INT_MASK(mp->port_num));
1668
1669                 netif_rx_schedule(dev, &mp->napi);
1670         }
1671 #else
1672         if (int_cause & INT_RX) {
1673                 int i;
1674
1675                 for (i = 7; i >= 0; i--)
1676                         if (mp->rxq_mask & (1 << i))
1677                                 rxq_process(mp->rxq + i, INT_MAX);
1678         }
1679 #endif
1680
1681         txq_active = rdl(mp, TXQ_COMMAND(mp->port_num));
1682
1683         /*
1684          * TxBuffer or TxError set for any of the 8 queues?
1685          */
1686         if (int_cause_ext & INT_EXT_TX) {
1687                 int i;
1688
1689                 for (i = 0; i < 8; i++)
1690                         if (mp->txq_mask & (1 << i))
1691                                 txq_reclaim(mp->txq + i, 0);
1692         }
1693
1694         /*
1695          * Any TxEnd interrupts?
1696          */
1697         if (int_cause & INT_TX_END) {
1698                 int i;
1699
1700                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_TX_END));
1701                 for (i = 0; i < 8; i++) {
1702                         struct tx_queue *txq = mp->txq + i;
1703                         if (txq->tx_desc_count && !((txq_active >> i) & 1))
1704                                 txq_enable(txq);
1705                 }
1706         }
1707
1708         /*
1709          * Enough space again in the primary TX queue for a full packet?
1710          */
1711         if (int_cause_ext & INT_EXT_TX) {
1712                 struct tx_queue *txq = mp->txq + mp->txq_primary;
1713                 __txq_maybe_wake(txq);
1714         }
1715
1716         return IRQ_HANDLED;
1717 }
1718
1719 static void phy_reset(struct mv643xx_eth_private *mp)
1720 {
1721         unsigned int data;
1722
1723         smi_reg_read(mp, mp->phy_addr, 0, &data);
1724         data |= 0x8000;
1725         smi_reg_write(mp, mp->phy_addr, 0, data);
1726
1727         do {
1728                 udelay(1);
1729                 smi_reg_read(mp, mp->phy_addr, 0, &data);
1730         } while (data & 0x8000);
1731 }
1732
1733 static void port_start(struct mv643xx_eth_private *mp)
1734 {
1735         u32 pscr;
1736         struct ethtool_cmd ethtool_cmd;
1737         int i;
1738
1739         /*
1740          * Configure basic link parameters.
1741          */
1742         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1743         pscr &= ~(SERIAL_PORT_ENABLE | FORCE_LINK_PASS);
1744         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1745         pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL |
1746                 DISABLE_AUTO_NEG_SPEED_GMII    |
1747                 DISABLE_AUTO_NEG_FOR_DUPLEX    |
1748                 DO_NOT_FORCE_LINK_FAIL         |
1749                 SERIAL_PORT_CONTROL_RESERVED;
1750         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1751         pscr |= SERIAL_PORT_ENABLE;
1752         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1753
1754         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1755
1756         mv643xx_eth_get_settings(mp->dev, &ethtool_cmd);
1757         phy_reset(mp);
1758         mv643xx_eth_set_settings(mp->dev, &ethtool_cmd);
1759
1760         /*
1761          * Configure TX path and queues.
1762          */
1763         tx_set_rate(mp, 1000000000, 16777216);
1764         for (i = 0; i < 8; i++) {
1765                 struct tx_queue *txq = mp->txq + i;
1766                 int off = TXQ_CURRENT_DESC_PTR(mp->port_num, i);
1767                 u32 addr;
1768
1769                 if ((mp->txq_mask & (1 << i)) == 0)
1770                         continue;
1771
1772                 addr = (u32)txq->tx_desc_dma;
1773                 addr += txq->tx_curr_desc * sizeof(struct tx_desc);
1774                 wrl(mp, off, addr);
1775
1776                 txq_set_rate(txq, 1000000000, 16777216);
1777                 txq_set_fixed_prio_mode(txq);
1778         }
1779
1780         /*
1781          * Add configured unicast address to address filter table.
1782          */
1783         uc_addr_set(mp, mp->dev->dev_addr);
1784
1785         /*
1786          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1787          * frames to RX queue #0.
1788          */
1789         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1790
1791         /*
1792          * Treat BPDUs as normal multicasts, and disable partition mode.
1793          */
1794         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1795
1796         /*
1797          * Enable the receive queues.
1798          */
1799         for (i = 0; i < 8; i++) {
1800                 struct rx_queue *rxq = mp->rxq + i;
1801                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
1802                 u32 addr;
1803
1804                 if ((mp->rxq_mask & (1 << i)) == 0)
1805                         continue;
1806
1807                 addr = (u32)rxq->rx_desc_dma;
1808                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
1809                 wrl(mp, off, addr);
1810
1811                 rxq_enable(rxq);
1812         }
1813 }
1814
1815 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
1816 {
1817         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
1818
1819         if (coal > 0x3fff)
1820                 coal = 0x3fff;
1821
1822         wrl(mp, SDMA_CONFIG(mp->port_num),
1823                 ((coal & 0x3fff) << 8) |
1824                 (rdl(mp, SDMA_CONFIG(mp->port_num))
1825                         & 0xffc000ff));
1826 }
1827
1828 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
1829 {
1830         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
1831
1832         if (coal > 0x3fff)
1833                 coal = 0x3fff;
1834         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
1835 }
1836
1837 static int mv643xx_eth_open(struct net_device *dev)
1838 {
1839         struct mv643xx_eth_private *mp = netdev_priv(dev);
1840         int err;
1841         int i;
1842
1843         wrl(mp, INT_CAUSE(mp->port_num), 0);
1844         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
1845         rdl(mp, INT_CAUSE_EXT(mp->port_num));
1846
1847         err = request_irq(dev->irq, mv643xx_eth_irq,
1848                           IRQF_SHARED | IRQF_SAMPLE_RANDOM,
1849                           dev->name, dev);
1850         if (err) {
1851                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
1852                 return -EAGAIN;
1853         }
1854
1855         init_mac_tables(mp);
1856
1857         for (i = 0; i < 8; i++) {
1858                 if ((mp->rxq_mask & (1 << i)) == 0)
1859                         continue;
1860
1861                 err = rxq_init(mp, i);
1862                 if (err) {
1863                         while (--i >= 0)
1864                                 if (mp->rxq_mask & (1 << i))
1865                                         rxq_deinit(mp->rxq + i);
1866                         goto out;
1867                 }
1868
1869                 rxq_refill(mp->rxq + i);
1870         }
1871
1872         for (i = 0; i < 8; i++) {
1873                 if ((mp->txq_mask & (1 << i)) == 0)
1874                         continue;
1875
1876                 err = txq_init(mp, i);
1877                 if (err) {
1878                         while (--i >= 0)
1879                                 if (mp->txq_mask & (1 << i))
1880                                         txq_deinit(mp->txq + i);
1881                         goto out_free;
1882                 }
1883         }
1884
1885 #ifdef MV643XX_ETH_NAPI
1886         napi_enable(&mp->napi);
1887 #endif
1888
1889         port_start(mp);
1890
1891         set_rx_coal(mp, 0);
1892         set_tx_coal(mp, 0);
1893
1894         wrl(mp, INT_MASK_EXT(mp->port_num),
1895             INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
1896
1897         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
1898
1899         return 0;
1900
1901
1902 out_free:
1903         for (i = 0; i < 8; i++)
1904                 if (mp->rxq_mask & (1 << i))
1905                         rxq_deinit(mp->rxq + i);
1906 out:
1907         free_irq(dev->irq, dev);
1908
1909         return err;
1910 }
1911
1912 static void port_reset(struct mv643xx_eth_private *mp)
1913 {
1914         unsigned int data;
1915         int i;
1916
1917         for (i = 0; i < 8; i++) {
1918                 if (mp->rxq_mask & (1 << i))
1919                         rxq_disable(mp->rxq + i);
1920                 if (mp->txq_mask & (1 << i))
1921                         txq_disable(mp->txq + i);
1922         }
1923         while (!(rdl(mp, PORT_STATUS(mp->port_num)) & TX_FIFO_EMPTY))
1924                 udelay(10);
1925
1926         /* Reset the Enable bit in the Configuration Register */
1927         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1928         data &= ~(SERIAL_PORT_ENABLE            |
1929                   DO_NOT_FORCE_LINK_FAIL        |
1930                   FORCE_LINK_PASS);
1931         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
1932 }
1933
1934 static int mv643xx_eth_stop(struct net_device *dev)
1935 {
1936         struct mv643xx_eth_private *mp = netdev_priv(dev);
1937         int i;
1938
1939         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
1940         rdl(mp, INT_MASK(mp->port_num));
1941
1942 #ifdef MV643XX_ETH_NAPI
1943         napi_disable(&mp->napi);
1944 #endif
1945         netif_carrier_off(dev);
1946         netif_stop_queue(dev);
1947
1948         free_irq(dev->irq, dev);
1949
1950         port_reset(mp);
1951         mib_counters_update(mp);
1952
1953         for (i = 0; i < 8; i++) {
1954                 if (mp->rxq_mask & (1 << i))
1955                         rxq_deinit(mp->rxq + i);
1956                 if (mp->txq_mask & (1 << i))
1957                         txq_deinit(mp->txq + i);
1958         }
1959
1960         return 0;
1961 }
1962
1963 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1964 {
1965         struct mv643xx_eth_private *mp = netdev_priv(dev);
1966
1967         return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
1968 }
1969
1970 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
1971 {
1972         struct mv643xx_eth_private *mp = netdev_priv(dev);
1973
1974         if (new_mtu < 64 || new_mtu > 9500)
1975                 return -EINVAL;
1976
1977         dev->mtu = new_mtu;
1978         tx_set_rate(mp, 1000000000, 16777216);
1979
1980         if (!netif_running(dev))
1981                 return 0;
1982
1983         /*
1984          * Stop and then re-open the interface. This will allocate RX
1985          * skbs of the new MTU.
1986          * There is a possible danger that the open will not succeed,
1987          * due to memory being full.
1988          */
1989         mv643xx_eth_stop(dev);
1990         if (mv643xx_eth_open(dev)) {
1991                 dev_printk(KERN_ERR, &dev->dev,
1992                            "fatal error on re-opening device after "
1993                            "MTU change\n");
1994         }
1995
1996         return 0;
1997 }
1998
1999 static void tx_timeout_task(struct work_struct *ugly)
2000 {
2001         struct mv643xx_eth_private *mp;
2002
2003         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2004         if (netif_running(mp->dev)) {
2005                 netif_stop_queue(mp->dev);
2006
2007                 port_reset(mp);
2008                 port_start(mp);
2009
2010                 __txq_maybe_wake(mp->txq + mp->txq_primary);
2011         }
2012 }
2013
2014 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2015 {
2016         struct mv643xx_eth_private *mp = netdev_priv(dev);
2017
2018         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2019
2020         schedule_work(&mp->tx_timeout_task);
2021 }
2022
2023 #ifdef CONFIG_NET_POLL_CONTROLLER
2024 static void mv643xx_eth_netpoll(struct net_device *dev)
2025 {
2026         struct mv643xx_eth_private *mp = netdev_priv(dev);
2027
2028         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2029         rdl(mp, INT_MASK(mp->port_num));
2030
2031         mv643xx_eth_irq(dev->irq, dev);
2032
2033         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_CAUSE_EXT);
2034 }
2035 #endif
2036
2037 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2038 {
2039         struct mv643xx_eth_private *mp = netdev_priv(dev);
2040         int val;
2041
2042         smi_reg_read(mp, addr, reg, &val);
2043
2044         return val;
2045 }
2046
2047 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2048 {
2049         struct mv643xx_eth_private *mp = netdev_priv(dev);
2050         smi_reg_write(mp, addr, reg, val);
2051 }
2052
2053
2054 /* platform glue ************************************************************/
2055 static void
2056 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2057                               struct mbus_dram_target_info *dram)
2058 {
2059         void __iomem *base = msp->base;
2060         u32 win_enable;
2061         u32 win_protect;
2062         int i;
2063
2064         for (i = 0; i < 6; i++) {
2065                 writel(0, base + WINDOW_BASE(i));
2066                 writel(0, base + WINDOW_SIZE(i));
2067                 if (i < 4)
2068                         writel(0, base + WINDOW_REMAP_HIGH(i));
2069         }
2070
2071         win_enable = 0x3f;
2072         win_protect = 0;
2073
2074         for (i = 0; i < dram->num_cs; i++) {
2075                 struct mbus_dram_window *cs = dram->cs + i;
2076
2077                 writel((cs->base & 0xffff0000) |
2078                         (cs->mbus_attr << 8) |
2079                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2080                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2081
2082                 win_enable &= ~(1 << i);
2083                 win_protect |= 3 << (2 * i);
2084         }
2085
2086         writel(win_enable, base + WINDOW_BAR_ENABLE);
2087         msp->win_protect = win_protect;
2088 }
2089
2090 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2091 {
2092         static int mv643xx_eth_version_printed = 0;
2093         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2094         struct mv643xx_eth_shared_private *msp;
2095         struct resource *res;
2096         int ret;
2097
2098         if (!mv643xx_eth_version_printed++)
2099                 printk(KERN_NOTICE "MV-643xx 10/100/1000 Ethernet Driver\n");
2100
2101         ret = -EINVAL;
2102         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2103         if (res == NULL)
2104                 goto out;
2105
2106         ret = -ENOMEM;
2107         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2108         if (msp == NULL)
2109                 goto out;
2110         memset(msp, 0, sizeof(*msp));
2111
2112         msp->base = ioremap(res->start, res->end - res->start + 1);
2113         if (msp->base == NULL)
2114                 goto out_free;
2115
2116         spin_lock_init(&msp->phy_lock);
2117
2118         /*
2119          * (Re-)program MBUS remapping windows if we are asked to.
2120          */
2121         if (pd != NULL && pd->dram != NULL)
2122                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2123
2124         /*
2125          * Detect hardware parameters.
2126          */
2127         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2128
2129         platform_set_drvdata(pdev, msp);
2130
2131         return 0;
2132
2133 out_free:
2134         kfree(msp);
2135 out:
2136         return ret;
2137 }
2138
2139 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2140 {
2141         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2142
2143         iounmap(msp->base);
2144         kfree(msp);
2145
2146         return 0;
2147 }
2148
2149 static struct platform_driver mv643xx_eth_shared_driver = {
2150         .probe          = mv643xx_eth_shared_probe,
2151         .remove         = mv643xx_eth_shared_remove,
2152         .driver = {
2153                 .name   = MV643XX_ETH_SHARED_NAME,
2154                 .owner  = THIS_MODULE,
2155         },
2156 };
2157
2158 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2159 {
2160         int addr_shift = 5 * mp->port_num;
2161         u32 data;
2162
2163         data = rdl(mp, PHY_ADDR);
2164         data &= ~(0x1f << addr_shift);
2165         data |= (phy_addr & 0x1f) << addr_shift;
2166         wrl(mp, PHY_ADDR, data);
2167 }
2168
2169 static int phy_addr_get(struct mv643xx_eth_private *mp)
2170 {
2171         unsigned int data;
2172
2173         data = rdl(mp, PHY_ADDR);
2174
2175         return (data >> (5 * mp->port_num)) & 0x1f;
2176 }
2177
2178 static void set_params(struct mv643xx_eth_private *mp,
2179                        struct mv643xx_eth_platform_data *pd)
2180 {
2181         struct net_device *dev = mp->dev;
2182
2183         if (is_valid_ether_addr(pd->mac_addr))
2184                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2185         else
2186                 uc_addr_get(mp, dev->dev_addr);
2187
2188         if (pd->phy_addr == -1) {
2189                 mp->shared_smi = NULL;
2190                 mp->phy_addr = -1;
2191         } else {
2192                 mp->shared_smi = mp->shared;
2193                 if (pd->shared_smi != NULL)
2194                         mp->shared_smi = platform_get_drvdata(pd->shared_smi);
2195
2196                 if (pd->force_phy_addr || pd->phy_addr) {
2197                         mp->phy_addr = pd->phy_addr & 0x3f;
2198                         phy_addr_set(mp, mp->phy_addr);
2199                 } else {
2200                         mp->phy_addr = phy_addr_get(mp);
2201                 }
2202         }
2203
2204         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2205         if (pd->rx_queue_size)
2206                 mp->default_rx_ring_size = pd->rx_queue_size;
2207         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2208         mp->rx_desc_sram_size = pd->rx_sram_size;
2209
2210         if (pd->rx_queue_mask)
2211                 mp->rxq_mask = pd->rx_queue_mask;
2212         else
2213                 mp->rxq_mask = 0x01;
2214         mp->rxq_primary = fls(mp->rxq_mask) - 1;
2215
2216         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2217         if (pd->tx_queue_size)
2218                 mp->default_tx_ring_size = pd->tx_queue_size;
2219         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2220         mp->tx_desc_sram_size = pd->tx_sram_size;
2221
2222         if (pd->tx_queue_mask)
2223                 mp->txq_mask = pd->tx_queue_mask;
2224         else
2225                 mp->txq_mask = 0x01;
2226         mp->txq_primary = fls(mp->txq_mask) - 1;
2227 }
2228
2229 static int phy_detect(struct mv643xx_eth_private *mp)
2230 {
2231         unsigned int data;
2232         unsigned int data2;
2233
2234         smi_reg_read(mp, mp->phy_addr, 0, &data);
2235         smi_reg_write(mp, mp->phy_addr, 0, data ^ 0x1000);
2236
2237         smi_reg_read(mp, mp->phy_addr, 0, &data2);
2238         if (((data ^ data2) & 0x1000) == 0)
2239                 return -ENODEV;
2240
2241         smi_reg_write(mp, mp->phy_addr, 0, data);
2242
2243         return 0;
2244 }
2245
2246 static int phy_init(struct mv643xx_eth_private *mp,
2247                     struct mv643xx_eth_platform_data *pd)
2248 {
2249         struct ethtool_cmd cmd;
2250         int err;
2251
2252         err = phy_detect(mp);
2253         if (err) {
2254                 dev_printk(KERN_INFO, &mp->dev->dev,
2255                            "no PHY detected at addr %d\n", mp->phy_addr);
2256                 return err;
2257         }
2258         phy_reset(mp);
2259
2260         mp->mii.phy_id = mp->phy_addr;
2261         mp->mii.phy_id_mask = 0x3f;
2262         mp->mii.reg_num_mask = 0x1f;
2263         mp->mii.dev = mp->dev;
2264         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2265         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2266
2267         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2268
2269         memset(&cmd, 0, sizeof(cmd));
2270
2271         cmd.port = PORT_MII;
2272         cmd.transceiver = XCVR_INTERNAL;
2273         cmd.phy_address = mp->phy_addr;
2274         if (pd->speed == 0) {
2275                 cmd.autoneg = AUTONEG_ENABLE;
2276                 cmd.speed = SPEED_100;
2277                 cmd.advertising = ADVERTISED_10baseT_Half  |
2278                                   ADVERTISED_10baseT_Full  |
2279                                   ADVERTISED_100baseT_Half |
2280                                   ADVERTISED_100baseT_Full;
2281                 if (mp->mii.supports_gmii)
2282                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2283         } else {
2284                 cmd.autoneg = AUTONEG_DISABLE;
2285                 cmd.speed = pd->speed;
2286                 cmd.duplex = pd->duplex;
2287         }
2288
2289         update_pscr(mp, cmd.speed, cmd.duplex);
2290         mv643xx_eth_set_settings(mp->dev, &cmd);
2291
2292         return 0;
2293 }
2294
2295 static int mv643xx_eth_probe(struct platform_device *pdev)
2296 {
2297         struct mv643xx_eth_platform_data *pd;
2298         struct mv643xx_eth_private *mp;
2299         struct net_device *dev;
2300         struct resource *res;
2301         DECLARE_MAC_BUF(mac);
2302         int err;
2303
2304         pd = pdev->dev.platform_data;
2305         if (pd == NULL) {
2306                 dev_printk(KERN_ERR, &pdev->dev,
2307                            "no mv643xx_eth_platform_data\n");
2308                 return -ENODEV;
2309         }
2310
2311         if (pd->shared == NULL) {
2312                 dev_printk(KERN_ERR, &pdev->dev,
2313                            "no mv643xx_eth_platform_data->shared\n");
2314                 return -ENODEV;
2315         }
2316
2317         dev = alloc_etherdev(sizeof(struct mv643xx_eth_private));
2318         if (!dev)
2319                 return -ENOMEM;
2320
2321         mp = netdev_priv(dev);
2322         platform_set_drvdata(pdev, mp);
2323
2324         mp->shared = platform_get_drvdata(pd->shared);
2325         mp->port_num = pd->port_number;
2326
2327         mp->dev = dev;
2328 #ifdef MV643XX_ETH_NAPI
2329         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 64);
2330 #endif
2331
2332         set_params(mp, pd);
2333
2334         spin_lock_init(&mp->lock);
2335
2336         mib_counters_clear(mp);
2337         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2338
2339         err = phy_init(mp, pd);
2340         if (err)
2341                 goto out;
2342         SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2343
2344
2345         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2346         BUG_ON(!res);
2347         dev->irq = res->start;
2348
2349         dev->hard_start_xmit = mv643xx_eth_xmit;
2350         dev->open = mv643xx_eth_open;
2351         dev->stop = mv643xx_eth_stop;
2352         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2353         dev->set_mac_address = mv643xx_eth_set_mac_address;
2354         dev->do_ioctl = mv643xx_eth_ioctl;
2355         dev->change_mtu = mv643xx_eth_change_mtu;
2356         dev->tx_timeout = mv643xx_eth_tx_timeout;
2357 #ifdef CONFIG_NET_POLL_CONTROLLER
2358         dev->poll_controller = mv643xx_eth_netpoll;
2359 #endif
2360         dev->watchdog_timeo = 2 * HZ;
2361         dev->base_addr = 0;
2362
2363 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
2364         /*
2365          * Zero copy can only work if we use Discovery II memory. Else, we will
2366          * have to map the buffers to ISA memory which is only 16 MB
2367          */
2368         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2369 #endif
2370
2371         SET_NETDEV_DEV(dev, &pdev->dev);
2372
2373         if (mp->shared->win_protect)
2374                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2375
2376         err = register_netdev(dev);
2377         if (err)
2378                 goto out;
2379
2380         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2381                    mp->port_num, print_mac(mac, dev->dev_addr));
2382
2383         if (dev->features & NETIF_F_SG)
2384                 dev_printk(KERN_NOTICE, &dev->dev, "scatter/gather enabled\n");
2385
2386         if (dev->features & NETIF_F_IP_CSUM)
2387                 dev_printk(KERN_NOTICE, &dev->dev, "tx checksum offload\n");
2388
2389 #ifdef MV643XX_ETH_NAPI
2390         dev_printk(KERN_NOTICE, &dev->dev, "napi enabled\n");
2391 #endif
2392
2393         if (mp->tx_desc_sram_size > 0)
2394                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2395
2396         return 0;
2397
2398 out:
2399         free_netdev(dev);
2400
2401         return err;
2402 }
2403
2404 static int mv643xx_eth_remove(struct platform_device *pdev)
2405 {
2406         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2407
2408         unregister_netdev(mp->dev);
2409         flush_scheduled_work();
2410         free_netdev(mp->dev);
2411
2412         platform_set_drvdata(pdev, NULL);
2413
2414         return 0;
2415 }
2416
2417 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2418 {
2419         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2420
2421         /* Mask all interrupts on ethernet port */
2422         wrl(mp, INT_MASK(mp->port_num), 0);
2423         rdl(mp, INT_MASK(mp->port_num));
2424
2425         if (netif_running(mp->dev))
2426                 port_reset(mp);
2427 }
2428
2429 static struct platform_driver mv643xx_eth_driver = {
2430         .probe          = mv643xx_eth_probe,
2431         .remove         = mv643xx_eth_remove,
2432         .shutdown       = mv643xx_eth_shutdown,
2433         .driver = {
2434                 .name   = MV643XX_ETH_NAME,
2435                 .owner  = THIS_MODULE,
2436         },
2437 };
2438
2439 static int __init mv643xx_eth_init_module(void)
2440 {
2441         int rc;
2442
2443         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2444         if (!rc) {
2445                 rc = platform_driver_register(&mv643xx_eth_driver);
2446                 if (rc)
2447                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2448         }
2449
2450         return rc;
2451 }
2452 module_init(mv643xx_eth_init_module);
2453
2454 static void __exit mv643xx_eth_cleanup_module(void)
2455 {
2456         platform_driver_unregister(&mv643xx_eth_driver);
2457         platform_driver_unregister(&mv643xx_eth_shared_driver);
2458 }
2459 module_exit(mv643xx_eth_cleanup_module);
2460
2461 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, Manish Lachwani "
2462               "and Dale Farnsworth");
2463 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2464 MODULE_LICENSE("GPL");
2465 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2466 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);