git.oblomov.eu Git - linux-2.6/blob - drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/ip.h>
  42 #include <linux/tcp.h>
  43 #include <linux/udp.h>
  44 #include <linux/etherdevice.h>
  45 #include <linux/delay.h>
  46 #include <linux/ethtool.h>
  47 #include <linux/platform_device.h>
  48 #include <linux/module.h>
  49 #include <linux/kernel.h>
  50 #include <linux/spinlock.h>
  51 #include <linux/workqueue.h>
  52 #include <linux/phy.h>
  53 #include <linux/mv643xx_eth.h>
  54 #include <linux/io.h>
  55 #include <linux/types.h>
  56 #include <linux/inet_lro.h>
  57 #include <asm/system.h>
  58
  59 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  60 static char mv643xx_eth_driver_version[] = "1.4";
  61
  62
  63 /*
  64  * Registers shared between all ports.
  65  */
  66 #define PHY_ADDR                        0x0000
  67 #define SMI_REG                         0x0004
  68 #define  SMI_BUSY                       0x10000000
  69 #define  SMI_READ_VALID                 0x08000000
  70 #define  SMI_OPCODE_READ                0x04000000
  71 #define  SMI_OPCODE_WRITE               0x00000000
  72 #define ERR_INT_CAUSE                   0x0080
  73 #define  ERR_INT_SMI_DONE               0x00000010
  74 #define ERR_INT_MASK                    0x0084
  75 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  76 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  77 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  78 #define WINDOW_BAR_ENABLE               0x0290
  79 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  80
  81 /*
  82  * Main per-port registers.  These live at offset 0x0400 for
  83  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  84  */
  85 #define PORT_CONFIG                     0x0000
  86 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  87 #define PORT_CONFIG_EXT                 0x0004
  88 #define MAC_ADDR_LOW                    0x0014
  89 #define MAC_ADDR_HIGH                   0x0018
  90 #define SDMA_CONFIG                     0x001c
  91 #define  TX_BURST_SIZE_16_64BIT         0x01000000
  92 #define  TX_BURST_SIZE_4_64BIT          0x00800000
  93 #define  BLM_TX_NO_SWAP                 0x00000020
  94 #define  BLM_RX_NO_SWAP                 0x00000010
  95 #define  RX_BURST_SIZE_16_64BIT         0x00000008
  96 #define  RX_BURST_SIZE_4_64BIT          0x00000004
  97 #define PORT_SERIAL_CONTROL             0x003c
  98 #define  SET_MII_SPEED_TO_100           0x01000000
  99 #define  SET_GMII_SPEED_TO_1000         0x00800000
 100 #define  SET_FULL_DUPLEX_MODE           0x00200000
 101 #define  MAX_RX_PACKET_9700BYTE         0x000a0000
 102 #define  DISABLE_AUTO_NEG_SPEED_GMII    0x00002000
 103 #define  DO_NOT_FORCE_LINK_FAIL         0x00000400
 104 #define  SERIAL_PORT_CONTROL_RESERVED   0x00000200
 105 #define  DISABLE_AUTO_NEG_FOR_FLOW_CTRL 0x00000008
 106 #define  DISABLE_AUTO_NEG_FOR_DUPLEX    0x00000004
 107 #define  FORCE_LINK_PASS                0x00000002
 108 #define  SERIAL_PORT_ENABLE             0x00000001
 109 #define PORT_STATUS                     0x0044
 110 #define  TX_FIFO_EMPTY                  0x00000400
 111 #define  TX_IN_PROGRESS                 0x00000080
 112 #define  PORT_SPEED_MASK                0x00000030
 113 #define  PORT_SPEED_1000                0x00000010
 114 #define  PORT_SPEED_100                 0x00000020
 115 #define  PORT_SPEED_10                  0x00000000
 116 #define  FLOW_CONTROL_ENABLED           0x00000008
 117 #define  FULL_DUPLEX                    0x00000004
 118 #define  LINK_UP                        0x00000002
 119 #define TXQ_COMMAND                     0x0048
 120 #define TXQ_FIX_PRIO_CONF               0x004c
 121 #define TX_BW_RATE                      0x0050
 122 #define TX_BW_MTU                       0x0058
 123 #define TX_BW_BURST                     0x005c
 124 #define INT_CAUSE                       0x0060
 125 #define  INT_TX_END                     0x07f80000
 126 #define  INT_TX_END_0                   0x00080000
 127 #define  INT_RX                         0x000003fc
 128 #define  INT_RX_0                       0x00000004
 129 #define  INT_EXT                        0x00000002
 130 #define INT_CAUSE_EXT                   0x0064
 131 #define  INT_EXT_LINK_PHY               0x00110000
 132 #define  INT_EXT_TX                     0x000000ff
 133 #define INT_MASK                        0x0068
 134 #define INT_MASK_EXT                    0x006c
 135 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 136 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 137 #define TX_BW_RATE_MOVED                0x00e0
 138 #define TX_BW_MTU_MOVED                 0x00e8
 139 #define TX_BW_BURST_MOVED               0x00ec
 140 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 141 #define RXQ_COMMAND                     0x0280
 142 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 143 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 144 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 145 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 146
 147 /*
 148  * Misc per-port registers.
 149  */
 150 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 151 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 152 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 153 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 154
 155
 156 /*
 157  * SDMA configuration register default value.
 158  */
 159 #if defined(__BIG_ENDIAN)
 160 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 161                 (RX_BURST_SIZE_4_64BIT  |       \
 162                  TX_BURST_SIZE_4_64BIT)
 163 #elif defined(__LITTLE_ENDIAN)
 164 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 165                 (RX_BURST_SIZE_4_64BIT  |       \
 166                  BLM_RX_NO_SWAP         |       \
 167                  BLM_TX_NO_SWAP         |       \
 168                  TX_BURST_SIZE_4_64BIT)
 169 #else
 170 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 171 #endif
 172
 173
 174 /*
 175  * Misc definitions.
 176  */
 177 #define DEFAULT_RX_QUEUE_SIZE   128
 178 #define DEFAULT_TX_QUEUE_SIZE   256
 179 #define SKB_DMA_REALIGN         ((PAGE_SIZE - NET_SKB_PAD) % SMP_CACHE_BYTES)
 180
 181
 182 /*
 183  * RX/TX descriptors.
 184  */
 185 #if defined(__BIG_ENDIAN)
 186 struct rx_desc {
 187         u16 byte_cnt;           /* Descriptor buffer byte count         */
 188         u16 buf_size;           /* Buffer size                          */
 189         u32 cmd_sts;            /* Descriptor command status            */
 190         u32 next_desc_ptr;      /* Next descriptor pointer              */
 191         u32 buf_ptr;            /* Descriptor buffer pointer            */
 192 };
 193
 194 struct tx_desc {
 195         u16 byte_cnt;           /* buffer byte count                    */
 196         u16 l4i_chk;            /* CPU provided TCP checksum            */
 197         u32 cmd_sts;            /* Command/status field                 */
 198         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 199         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 200 };
 201 #elif defined(__LITTLE_ENDIAN)
 202 struct rx_desc {
 203         u32 cmd_sts;            /* Descriptor command status            */
 204         u16 buf_size;           /* Buffer size                          */
 205         u16 byte_cnt;           /* Descriptor buffer byte count         */
 206         u32 buf_ptr;            /* Descriptor buffer pointer            */
 207         u32 next_desc_ptr;      /* Next descriptor pointer              */
 208 };
 209
 210 struct tx_desc {
 211         u32 cmd_sts;            /* Command/status field                 */
 212         u16 l4i_chk;            /* CPU provided TCP checksum            */
 213         u16 byte_cnt;           /* buffer byte count                    */
 214         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 215         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 216 };
 217 #else
 218 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 219 #endif
 220
 221 /* RX & TX descriptor command */
 222 #define BUFFER_OWNED_BY_DMA             0x80000000
 223
 224 /* RX & TX descriptor status */
 225 #define ERROR_SUMMARY                   0x00000001
 226
 227 /* RX descriptor status */
 228 #define LAYER_4_CHECKSUM_OK             0x40000000
 229 #define RX_ENABLE_INTERRUPT             0x20000000
 230 #define RX_FIRST_DESC                   0x08000000
 231 #define RX_LAST_DESC                    0x04000000
 232 #define RX_IP_HDR_OK                    0x02000000
 233 #define RX_PKT_IS_IPV4                  0x01000000
 234 #define RX_PKT_IS_ETHERNETV2            0x00800000
 235 #define RX_PKT_LAYER4_TYPE_MASK         0x00600000
 236 #define RX_PKT_LAYER4_TYPE_TCP_IPV4     0x00000000
 237 #define RX_PKT_IS_VLAN_TAGGED           0x00080000
 238
 239 /* TX descriptor command */
 240 #define TX_ENABLE_INTERRUPT             0x00800000
 241 #define GEN_CRC                         0x00400000
 242 #define TX_FIRST_DESC                   0x00200000
 243 #define TX_LAST_DESC                    0x00100000
 244 #define ZERO_PADDING                    0x00080000
 245 #define GEN_IP_V4_CHECKSUM              0x00040000
 246 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 247 #define UDP_FRAME                       0x00010000
 248 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 249 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 250
 251 #define TX_IHL_SHIFT                    11
 252
 253
 254 /* global *******************************************************************/
 255 struct mv643xx_eth_shared_private {
 256         /*
 257          * Ethernet controller base address.
 258          */
 259         void __iomem *base;
 260
 261         /*
 262          * Points at the right SMI instance to use.
 263          */
 264         struct mv643xx_eth_shared_private *smi;
 265
 266         /*
 267          * Provides access to local SMI interface.
 268          */
 269         struct mii_bus *smi_bus;
 270
 271         /*
 272          * If we have access to the error interrupt pin (which is
 273          * somewhat misnamed as it not only reflects internal errors
 274          * but also reflects SMI completion), use that to wait for
 275          * SMI access completion instead of polling the SMI busy bit.
 276          */
 277         int err_interrupt;
 278         wait_queue_head_t smi_busy_wait;
 279
 280         /*
 281          * Per-port MBUS window access register value.
 282          */
 283         u32 win_protect;
 284
 285         /*
 286          * Hardware-specific parameters.
 287          */
 288         unsigned int t_clk;
 289         int extended_rx_coal_limit;
 290         int tx_bw_control;
 291 };
 292
 293 #define TX_BW_CONTROL_ABSENT            0
 294 #define TX_BW_CONTROL_OLD_LAYOUT        1
 295 #define TX_BW_CONTROL_NEW_LAYOUT        2
 296
 297 static int mv643xx_eth_open(struct net_device *dev);
 298 static int mv643xx_eth_stop(struct net_device *dev);
 299
 300
 301 /* per-port *****************************************************************/
 302 struct mib_counters {
 303         u64 good_octets_received;
 304         u32 bad_octets_received;
 305         u32 internal_mac_transmit_err;
 306         u32 good_frames_received;
 307         u32 bad_frames_received;
 308         u32 broadcast_frames_received;
 309         u32 multicast_frames_received;
 310         u32 frames_64_octets;
 311         u32 frames_65_to_127_octets;
 312         u32 frames_128_to_255_octets;
 313         u32 frames_256_to_511_octets;
 314         u32 frames_512_to_1023_octets;
 315         u32 frames_1024_to_max_octets;
 316         u64 good_octets_sent;
 317         u32 good_frames_sent;
 318         u32 excessive_collision;
 319         u32 multicast_frames_sent;
 320         u32 broadcast_frames_sent;
 321         u32 unrec_mac_control_received;
 322         u32 fc_sent;
 323         u32 good_fc_received;
 324         u32 bad_fc_received;
 325         u32 undersize_received;
 326         u32 fragments_received;
 327         u32 oversize_received;
 328         u32 jabber_received;
 329         u32 mac_receive_error;
 330         u32 bad_crc_event;
 331         u32 collision;
 332         u32 late_collision;
 333 };
 334
 335 struct lro_counters {
 336         u32 lro_aggregated;
 337         u32 lro_flushed;
 338         u32 lro_no_desc;
 339 };
 340
 341 struct rx_queue {
 342         int index;
 343
 344         int rx_ring_size;
 345
 346         int rx_desc_count;
 347         int rx_curr_desc;
 348         int rx_used_desc;
 349
 350         struct rx_desc *rx_desc_area;
 351         dma_addr_t rx_desc_dma;
 352         int rx_desc_area_size;
 353         struct sk_buff **rx_skb;
 354
 355         struct net_lro_mgr lro_mgr;
 356         struct net_lro_desc lro_arr[8];
 357 };
 358
 359 struct tx_queue {
 360         int index;
 361
 362         int tx_ring_size;
 363
 364         int tx_desc_count;
 365         int tx_curr_desc;
 366         int tx_used_desc;
 367
 368         struct tx_desc *tx_desc_area;
 369         dma_addr_t tx_desc_dma;
 370         int tx_desc_area_size;
 371
 372         struct sk_buff_head tx_skb;
 373
 374         unsigned long tx_packets;
 375         unsigned long tx_bytes;
 376         unsigned long tx_dropped;
 377 };
 378
 379 struct mv643xx_eth_private {
 380         struct mv643xx_eth_shared_private *shared;
 381         void __iomem *base;
 382         int port_num;
 383
 384         struct net_device *dev;
 385
 386         struct phy_device *phy;
 387
 388         struct timer_list mib_counters_timer;
 389         spinlock_t mib_counters_lock;
 390         struct mib_counters mib_counters;
 391
 392         struct lro_counters lro_counters;
 393
 394         struct work_struct tx_timeout_task;
 395
 396         struct napi_struct napi;
 397         u32 int_mask;
 398         u8 oom;
 399         u8 work_link;
 400         u8 work_tx;
 401         u8 work_tx_end;
 402         u8 work_rx;
 403         u8 work_rx_refill;
 404
 405         int skb_size;
 406         struct sk_buff_head rx_recycle;
 407
 408         /*
 409          * RX state.
 410          */
 411         int rx_ring_size;
 412         unsigned long rx_desc_sram_addr;
 413         int rx_desc_sram_size;
 414         int rxq_count;
 415         struct timer_list rx_oom;
 416         struct rx_queue rxq[8];
 417
 418         /*
 419          * TX state.
 420          */
 421         int tx_ring_size;
 422         unsigned long tx_desc_sram_addr;
 423         int tx_desc_sram_size;
 424         int txq_count;
 425         struct tx_queue txq[8];
 426 };
 427
 428
 429 /* port register accessors **************************************************/
 430 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 431 {
 432         return readl(mp->shared->base + offset);
 433 }
 434
 435 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 436 {
 437         return readl(mp->base + offset);
 438 }
 439
 440 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 441 {
 442         writel(data, mp->shared->base + offset);
 443 }
 444
 445 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 446 {
 447         writel(data, mp->base + offset);
 448 }
 449
 450
 451 /* rxq/txq helper functions *************************************************/
 452 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 453 {
 454         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 455 }
 456
 457 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 458 {
 459         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 460 }
 461
 462 static void rxq_enable(struct rx_queue *rxq)
 463 {
 464         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 465         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 466 }
 467
 468 static void rxq_disable(struct rx_queue *rxq)
 469 {
 470         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 471         u8 mask = 1 << rxq->index;
 472
 473         wrlp(mp, RXQ_COMMAND, mask << 8);
 474         while (rdlp(mp, RXQ_COMMAND) & mask)
 475                 udelay(10);
 476 }
 477
 478 static void txq_reset_hw_ptr(struct tx_queue *txq)
 479 {
 480         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 481         u32 addr;
 482
 483         addr = (u32)txq->tx_desc_dma;
 484         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 485         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 486 }
 487
 488 static void txq_enable(struct tx_queue *txq)
 489 {
 490         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 491         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 492 }
 493
 494 static void txq_disable(struct tx_queue *txq)
 495 {
 496         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 497         u8 mask = 1 << txq->index;
 498
 499         wrlp(mp, TXQ_COMMAND, mask << 8);
 500         while (rdlp(mp, TXQ_COMMAND) & mask)
 501                 udelay(10);
 502 }
 503
 504 static void txq_maybe_wake(struct tx_queue *txq)
 505 {
 506         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 507         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 508
 509         if (netif_tx_queue_stopped(nq)) {
 510                 __netif_tx_lock(nq, smp_processor_id());
 511                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 512                         netif_tx_wake_queue(nq);
 513                 __netif_tx_unlock(nq);
 514         }
 515 }
 516
 517
 518 /* rx napi ******************************************************************/
 519 static int
 520 mv643xx_get_skb_header(struct sk_buff *skb, void **iphdr, void **tcph,
 521                        u64 *hdr_flags, void *priv)
 522 {
 523         unsigned long cmd_sts = (unsigned long)priv;
 524
 525         /*
 526          * Make sure that this packet is Ethernet II, is not VLAN
 527          * tagged, is IPv4, has a valid IP header, and is TCP.
 528          */
 529         if ((cmd_sts & (RX_IP_HDR_OK | RX_PKT_IS_IPV4 |
 530                        RX_PKT_IS_ETHERNETV2 | RX_PKT_LAYER4_TYPE_MASK |
 531                        RX_PKT_IS_VLAN_TAGGED)) !=
 532             (RX_IP_HDR_OK | RX_PKT_IS_IPV4 |
 533              RX_PKT_IS_ETHERNETV2 | RX_PKT_LAYER4_TYPE_TCP_IPV4))
 534                 return -1;
 535
 536         skb_reset_network_header(skb);
 537         skb_set_transport_header(skb, ip_hdrlen(skb));
 538         *iphdr = ip_hdr(skb);
 539         *tcph = tcp_hdr(skb);
 540         *hdr_flags = LRO_IPV4 | LRO_TCP;
 541
 542         return 0;
 543 }
 544
 545 static int rxq_process(struct rx_queue *rxq, int budget)
 546 {
 547         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 548         struct net_device_stats *stats = &mp->dev->stats;
 549         int lro_flush_needed;
 550         int rx;
 551
 552         lro_flush_needed = 0;
 553         rx = 0;
 554         while (rx < budget && rxq->rx_desc_count) {
 555                 struct rx_desc *rx_desc;
 556                 unsigned int cmd_sts;
 557                 struct sk_buff *skb;
 558                 u16 byte_cnt;
 559
 560                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 561
 562                 cmd_sts = rx_desc->cmd_sts;
 563                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 564                         break;
 565                 rmb();
 566
 567                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 568                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 569
 570                 rxq->rx_curr_desc++;
 571                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 572                         rxq->rx_curr_desc = 0;
 573
 574                 dma_unmap_single(mp->dev->dev.parent, rx_desc->buf_ptr,
 575                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 576                 rxq->rx_desc_count--;
 577                 rx++;
 578
 579                 mp->work_rx_refill |= 1 << rxq->index;
 580
 581                 byte_cnt = rx_desc->byte_cnt;
 582
 583                 /*
 584                  * Update statistics.
 585                  *
 586                  * Note that the descriptor byte count includes 2 dummy
 587                  * bytes automatically inserted by the hardware at the
 588                  * start of the packet (which we don't count), and a 4
 589                  * byte CRC at the end of the packet (which we do count).
 590                  */
 591                 stats->rx_packets++;
 592                 stats->rx_bytes += byte_cnt - 2;
 593
 594                 /*
 595                  * In case we received a packet without first / last bits
 596                  * on, or the error summary bit is set, the packet needs
 597                  * to be dropped.
 598                  */
 599                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 600                         != (RX_FIRST_DESC | RX_LAST_DESC))
 601                         goto err;
 602
 603                 /*
 604                  * The -4 is for the CRC in the trailer of the
 605                  * received packet
 606                  */
 607                 skb_put(skb, byte_cnt - 2 - 4);
 608
 609                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 610                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 611                 skb->protocol = eth_type_trans(skb, mp->dev);
 612
 613                 if (skb->dev->features & NETIF_F_LRO &&
 614                     skb->ip_summed == CHECKSUM_UNNECESSARY) {
 615                         lro_receive_skb(&rxq->lro_mgr, skb, (void *)cmd_sts);
 616                         lro_flush_needed = 1;
 617                 } else
 618                         netif_receive_skb(skb);
 619
 620                 continue;
 621
 622 err:
 623                 stats->rx_dropped++;
 624
 625                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 626                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 627                         if (net_ratelimit())
 628                                 dev_printk(KERN_ERR, &mp->dev->dev,
 629                                            "received packet spanning "
 630                                            "multiple descriptors\n");
 631                 }
 632
 633                 if (cmd_sts & ERROR_SUMMARY)
 634                         stats->rx_errors++;
 635
 636                 dev_kfree_skb(skb);
 637         }
 638
 639         if (lro_flush_needed)
 640                 lro_flush_all(&rxq->lro_mgr);
 641
 642         if (rx < budget)
 643                 mp->work_rx &= ~(1 << rxq->index);
 644
 645         return rx;
 646 }
 647
 648 static int rxq_refill(struct rx_queue *rxq, int budget)
 649 {
 650         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 651         int refilled;
 652
 653         refilled = 0;
 654         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 655                 struct sk_buff *skb;
 656                 int rx;
 657                 struct rx_desc *rx_desc;
 658
 659                 skb = __skb_dequeue(&mp->rx_recycle);
 660                 if (skb == NULL)
 661                         skb = dev_alloc_skb(mp->skb_size);
 662
 663                 if (skb == NULL) {
 664                         mp->oom = 1;
 665                         goto oom;
 666                 }
 667
 668                 if (SKB_DMA_REALIGN)
 669                         skb_reserve(skb, SKB_DMA_REALIGN);
 670
 671                 refilled++;
 672                 rxq->rx_desc_count++;
 673
 674                 rx = rxq->rx_used_desc++;
 675                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 676                         rxq->rx_used_desc = 0;
 677
 678                 rx_desc = rxq->rx_desc_area + rx;
 679
 680                 rx_desc->buf_ptr = dma_map_single(mp->dev->dev.parent,
 681                                                   skb->data, mp->skb_size,
 682                                                   DMA_FROM_DEVICE);
 683                 rx_desc->buf_size = mp->skb_size;
 684                 rxq->rx_skb[rx] = skb;
 685                 wmb();
 686                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 687                 wmb();
 688
 689                 /*
 690                  * The hardware automatically prepends 2 bytes of
 691                  * dummy data to each received packet, so that the
 692                  * IP header ends up 16-byte aligned.
 693                  */
 694                 skb_reserve(skb, 2);
 695         }
 696
 697         if (refilled < budget)
 698                 mp->work_rx_refill &= ~(1 << rxq->index);
 699
 700 oom:
 701         return refilled;
 702 }
 703
 704
 705 /* tx ***********************************************************************/
 706 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 707 {
 708         int frag;
 709
 710         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 711                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 712                 if (fragp->size <= 8 && fragp->page_offset & 7)
 713                         return 1;
 714         }
 715
 716         return 0;
 717 }
 718
 719 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 720 {
 721         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 722         int nr_frags = skb_shinfo(skb)->nr_frags;
 723         int frag;
 724
 725         for (frag = 0; frag < nr_frags; frag++) {
 726                 skb_frag_t *this_frag;
 727                 int tx_index;
 728                 struct tx_desc *desc;
 729
 730                 this_frag = &skb_shinfo(skb)->frags[frag];
 731                 tx_index = txq->tx_curr_desc++;
 732                 if (txq->tx_curr_desc == txq->tx_ring_size)
 733                         txq->tx_curr_desc = 0;
 734                 desc = &txq->tx_desc_area[tx_index];
 735
 736                 /*
 737                  * The last fragment will generate an interrupt
 738                  * which will free the skb on TX completion.
 739                  */
 740                 if (frag == nr_frags - 1) {
 741                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 742                                         ZERO_PADDING | TX_LAST_DESC |
 743                                         TX_ENABLE_INTERRUPT;
 744                 } else {
 745                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 746                 }
 747
 748                 desc->l4i_chk = 0;
 749                 desc->byte_cnt = this_frag->size;
 750                 desc->buf_ptr = dma_map_page(mp->dev->dev.parent,
 751                                              this_frag->page,
 752                                              this_frag->page_offset,
 753                                              this_frag->size, DMA_TO_DEVICE);
 754         }
 755 }
 756
 757 static inline __be16 sum16_as_be(__sum16 sum)
 758 {
 759         return (__force __be16)sum;
 760 }
 761
 762 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 763 {
 764         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 765         int nr_frags = skb_shinfo(skb)->nr_frags;
 766         int tx_index;
 767         struct tx_desc *desc;
 768         u32 cmd_sts;
 769         u16 l4i_chk;
 770         int length;
 771
 772         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 773         l4i_chk = 0;
 774
 775         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 776                 int tag_bytes;
 777
 778                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 779                        skb->protocol != htons(ETH_P_8021Q));
 780
 781                 tag_bytes = (void *)ip_hdr(skb) - (void *)skb->data - ETH_HLEN;
 782                 if (unlikely(tag_bytes & ~12)) {
 783                         if (skb_checksum_help(skb) == 0)
 784                                 goto no_csum;
 785                         kfree_skb(skb);
 786                         return 1;
 787                 }
 788
 789                 if (tag_bytes & 4)
 790                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 791                 if (tag_bytes & 8)
 792                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 793
 794                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 795                            GEN_IP_V4_CHECKSUM   |
 796                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 797
 798                 switch (ip_hdr(skb)->protocol) {
 799                 case IPPROTO_UDP:
 800                         cmd_sts |= UDP_FRAME;
 801                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 802                         break;
 803                 case IPPROTO_TCP:
 804                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 805                         break;
 806                 default:
 807                         BUG();
 808                 }
 809         } else {
 810 no_csum:
 811                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 812                 cmd_sts |= 5 << TX_IHL_SHIFT;
 813         }
 814
 815         tx_index = txq->tx_curr_desc++;
 816         if (txq->tx_curr_desc == txq->tx_ring_size)
 817                 txq->tx_curr_desc = 0;
 818         desc = &txq->tx_desc_area[tx_index];
 819
 820         if (nr_frags) {
 821                 txq_submit_frag_skb(txq, skb);
 822                 length = skb_headlen(skb);
 823         } else {
 824                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 825                 length = skb->len;
 826         }
 827
 828         desc->l4i_chk = l4i_chk;
 829         desc->byte_cnt = length;
 830         desc->buf_ptr = dma_map_single(mp->dev->dev.parent, skb->data,
 831                                        length, DMA_TO_DEVICE);
 832
 833         __skb_queue_tail(&txq->tx_skb, skb);
 834
 835         /* ensure all other descriptors are written before first cmd_sts */
 836         wmb();
 837         desc->cmd_sts = cmd_sts;
 838
 839         /* clear TX_END status */
 840         mp->work_tx_end &= ~(1 << txq->index);
 841
 842         /* ensure all descriptors are written before poking hardware */
 843         wmb();
 844         txq_enable(txq);
 845
 846         txq->tx_desc_count += nr_frags + 1;
 847
 848         return 0;
 849 }
 850
 851 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 852 {
 853         struct mv643xx_eth_private *mp = netdev_priv(dev);
 854         int queue;
 855         struct tx_queue *txq;
 856         struct netdev_queue *nq;
 857
 858         queue = skb_get_queue_mapping(skb);
 859         txq = mp->txq + queue;
 860         nq = netdev_get_tx_queue(dev, queue);
 861
 862         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 863                 txq->tx_dropped++;
 864                 dev_printk(KERN_DEBUG, &dev->dev,
 865                            "failed to linearize skb with tiny "
 866                            "unaligned fragment\n");
 867                 return NETDEV_TX_BUSY;
 868         }
 869
 870         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 871                 if (net_ratelimit())
 872                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
 873                 kfree_skb(skb);
 874                 return NETDEV_TX_OK;
 875         }
 876
 877         if (!txq_submit_skb(txq, skb)) {
 878                 int entries_left;
 879
 880                 txq->tx_bytes += skb->len;
 881                 txq->tx_packets++;
 882                 dev->trans_start = jiffies;
 883
 884                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 885                 if (entries_left < MAX_SKB_FRAGS + 1)
 886                         netif_tx_stop_queue(nq);
 887         }
 888
 889         return NETDEV_TX_OK;
 890 }
 891
 892
 893 /* tx napi ******************************************************************/
 894 static void txq_kick(struct tx_queue *txq)
 895 {
 896         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 897         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 898         u32 hw_desc_ptr;
 899         u32 expected_ptr;
 900
 901         __netif_tx_lock(nq, smp_processor_id());
 902
 903         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
 904                 goto out;
 905
 906         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
 907         expected_ptr = (u32)txq->tx_desc_dma +
 908                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 909
 910         if (hw_desc_ptr != expected_ptr)
 911                 txq_enable(txq);
 912
 913 out:
 914         __netif_tx_unlock(nq);
 915
 916         mp->work_tx_end &= ~(1 << txq->index);
 917 }
 918
 919 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 920 {
 921         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 922         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 923         int reclaimed;
 924
 925         __netif_tx_lock(nq, smp_processor_id());
 926
 927         reclaimed = 0;
 928         while (reclaimed < budget && txq->tx_desc_count > 0) {
 929                 int tx_index;
 930                 struct tx_desc *desc;
 931                 u32 cmd_sts;
 932                 struct sk_buff *skb;
 933
 934                 tx_index = txq->tx_used_desc;
 935                 desc = &txq->tx_desc_area[tx_index];
 936                 cmd_sts = desc->cmd_sts;
 937
 938                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 939                         if (!force)
 940                                 break;
 941                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 942                 }
 943
 944                 txq->tx_used_desc = tx_index + 1;
 945                 if (txq->tx_used_desc == txq->tx_ring_size)
 946                         txq->tx_used_desc = 0;
 947
 948                 reclaimed++;
 949                 txq->tx_desc_count--;
 950
 951                 skb = NULL;
 952                 if (cmd_sts & TX_LAST_DESC)
 953                         skb = __skb_dequeue(&txq->tx_skb);
 954
 955                 if (cmd_sts & ERROR_SUMMARY) {
 956                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
 957                         mp->dev->stats.tx_errors++;
 958                 }
 959
 960                 if (cmd_sts & TX_FIRST_DESC) {
 961                         dma_unmap_single(mp->dev->dev.parent, desc->buf_ptr,
 962                                          desc->byte_cnt, DMA_TO_DEVICE);
 963                 } else {
 964                         dma_unmap_page(mp->dev->dev.parent, desc->buf_ptr,
 965                                        desc->byte_cnt, DMA_TO_DEVICE);
 966                 }
 967
 968                 if (skb != NULL) {
 969                         if (skb_queue_len(&mp->rx_recycle) <
 970                                         mp->rx_ring_size &&
 971                             skb_recycle_check(skb, mp->skb_size))
 972                                 __skb_queue_head(&mp->rx_recycle, skb);
 973                         else
 974                                 dev_kfree_skb(skb);
 975                 }
 976         }
 977
 978         __netif_tx_unlock(nq);
 979
 980         if (reclaimed < budget)
 981                 mp->work_tx &= ~(1 << txq->index);
 982
 983         return reclaimed;
 984 }
 985
 986
 987 /* tx rate control **********************************************************/
 988 /*
 989  * Set total maximum TX rate (shared by all TX queues for this port)
 990  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 991  */
 992 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 993 {
 994         int token_rate;
 995         int mtu;
 996         int bucket_size;
 997
 998         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 999         if (token_rate > 1023)
1000                 token_rate = 1023;
1001
1002         mtu = (mp->dev->mtu + 255) >> 8;
1003         if (mtu > 63)
1004                 mtu = 63;
1005
1006         bucket_size = (burst + 255) >> 8;
1007         if (bucket_size > 65535)
1008                 bucket_size = 65535;
1009
1010         switch (mp->shared->tx_bw_control) {
1011         case TX_BW_CONTROL_OLD_LAYOUT:
1012                 wrlp(mp, TX_BW_RATE, token_rate);
1013                 wrlp(mp, TX_BW_MTU, mtu);
1014                 wrlp(mp, TX_BW_BURST, bucket_size);
1015                 break;
1016         case TX_BW_CONTROL_NEW_LAYOUT:
1017                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
1018                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
1019                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
1020                 break;
1021         }
1022 }
1023
1024 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
1025 {
1026         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1027         int token_rate;
1028         int bucket_size;
1029
1030         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
1031         if (token_rate > 1023)
1032                 token_rate = 1023;
1033
1034         bucket_size = (burst + 255) >> 8;
1035         if (bucket_size > 65535)
1036                 bucket_size = 65535;
1037
1038         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
1039         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
1040 }
1041
1042 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
1043 {
1044         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1045         int off;
1046         u32 val;
1047
1048         /*
1049          * Turn on fixed priority mode.
1050          */
1051         off = 0;
1052         switch (mp->shared->tx_bw_control) {
1053         case TX_BW_CONTROL_OLD_LAYOUT:
1054                 off = TXQ_FIX_PRIO_CONF;
1055                 break;
1056         case TX_BW_CONTROL_NEW_LAYOUT:
1057                 off = TXQ_FIX_PRIO_CONF_MOVED;
1058                 break;
1059         }
1060
1061         if (off) {
1062                 val = rdlp(mp, off);
1063                 val |= 1 << txq->index;
1064                 wrlp(mp, off, val);
1065         }
1066 }
1067
1068 static void txq_set_wrr(struct tx_queue *txq, int weight)
1069 {
1070         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1071         int off;
1072         u32 val;
1073
1074         /*
1075          * Turn off fixed priority mode.
1076          */
1077         off = 0;
1078         switch (mp->shared->tx_bw_control) {
1079         case TX_BW_CONTROL_OLD_LAYOUT:
1080                 off = TXQ_FIX_PRIO_CONF;
1081                 break;
1082         case TX_BW_CONTROL_NEW_LAYOUT:
1083                 off = TXQ_FIX_PRIO_CONF_MOVED;
1084                 break;
1085         }
1086
1087         if (off) {
1088                 val = rdlp(mp, off);
1089                 val &= ~(1 << txq->index);
1090                 wrlp(mp, off, val);
1091
1092                 /*
1093                  * Configure WRR weight for this queue.
1094                  */
1095
1096                 val = rdlp(mp, off);
1097                 val = (val & ~0xff) | (weight & 0xff);
1098                 wrlp(mp, TXQ_BW_WRR_CONF(txq->index), val);
1099         }
1100 }
1101
1102
1103 /* mii management interface *************************************************/
1104 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1105 {
1106         struct mv643xx_eth_shared_private *msp = dev_id;
1107
1108         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1109                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1110                 wake_up(&msp->smi_busy_wait);
1111                 return IRQ_HANDLED;
1112         }
1113
1114         return IRQ_NONE;
1115 }
1116
1117 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1118 {
1119         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1120 }
1121
1122 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1123 {
1124         if (msp->err_interrupt == NO_IRQ) {
1125                 int i;
1126
1127                 for (i = 0; !smi_is_done(msp); i++) {
1128                         if (i == 10)
1129                                 return -ETIMEDOUT;
1130                         msleep(10);
1131                 }
1132
1133                 return 0;
1134         }
1135
1136         if (!smi_is_done(msp)) {
1137                 wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1138                                    msecs_to_jiffies(100));
1139                 if (!smi_is_done(msp))
1140                         return -ETIMEDOUT;
1141         }
1142
1143         return 0;
1144 }
1145
1146 static int smi_bus_read(struct mii_bus *bus, int addr, int reg)
1147 {
1148         struct mv643xx_eth_shared_private *msp = bus->priv;
1149         void __iomem *smi_reg = msp->base + SMI_REG;
1150         int ret;
1151
1152         if (smi_wait_ready(msp)) {
1153                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1154                 return -ETIMEDOUT;
1155         }
1156
1157         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1158
1159         if (smi_wait_ready(msp)) {
1160                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1161                 return -ETIMEDOUT;
1162         }
1163
1164         ret = readl(smi_reg);
1165         if (!(ret & SMI_READ_VALID)) {
1166                 printk(KERN_WARNING "mv643xx_eth: SMI bus read not valid\n");
1167                 return -ENODEV;
1168         }
1169
1170         return ret & 0xffff;
1171 }
1172
1173 static int smi_bus_write(struct mii_bus *bus, int addr, int reg, u16 val)
1174 {
1175         struct mv643xx_eth_shared_private *msp = bus->priv;
1176         void __iomem *smi_reg = msp->base + SMI_REG;
1177
1178         if (smi_wait_ready(msp)) {
1179                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1180                 return -ETIMEDOUT;
1181         }
1182
1183         writel(SMI_OPCODE_WRITE | (reg << 21) |
1184                 (addr << 16) | (val & 0xffff), smi_reg);
1185
1186         if (smi_wait_ready(msp)) {
1187                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1188                 return -ETIMEDOUT;
1189         }
1190
1191         return 0;
1192 }
1193
1194
1195 /* statistics ***************************************************************/
1196 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1197 {
1198         struct mv643xx_eth_private *mp = netdev_priv(dev);
1199         struct net_device_stats *stats = &dev->stats;
1200         unsigned long tx_packets = 0;
1201         unsigned long tx_bytes = 0;
1202         unsigned long tx_dropped = 0;
1203         int i;
1204
1205         for (i = 0; i < mp->txq_count; i++) {
1206                 struct tx_queue *txq = mp->txq + i;
1207
1208                 tx_packets += txq->tx_packets;
1209                 tx_bytes += txq->tx_bytes;
1210                 tx_dropped += txq->tx_dropped;
1211         }
1212
1213         stats->tx_packets = tx_packets;
1214         stats->tx_bytes = tx_bytes;
1215         stats->tx_dropped = tx_dropped;
1216
1217         return stats;
1218 }
1219
1220 static void mv643xx_eth_grab_lro_stats(struct mv643xx_eth_private *mp)
1221 {
1222         u32 lro_aggregated = 0;
1223         u32 lro_flushed = 0;
1224         u32 lro_no_desc = 0;
1225         int i;
1226
1227         for (i = 0; i < mp->rxq_count; i++) {
1228                 struct rx_queue *rxq = mp->rxq + i;
1229
1230                 lro_aggregated += rxq->lro_mgr.stats.aggregated;
1231                 lro_flushed += rxq->lro_mgr.stats.flushed;
1232                 lro_no_desc += rxq->lro_mgr.stats.no_desc;
1233         }
1234
1235         mp->lro_counters.lro_aggregated = lro_aggregated;
1236         mp->lro_counters.lro_flushed = lro_flushed;
1237         mp->lro_counters.lro_no_desc = lro_no_desc;
1238 }
1239
1240 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1241 {
1242         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1243 }
1244
1245 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1246 {
1247         int i;
1248
1249         for (i = 0; i < 0x80; i += 4)
1250                 mib_read(mp, i);
1251 }
1252
1253 static void mib_counters_update(struct mv643xx_eth_private *mp)
1254 {
1255         struct mib_counters *p = &mp->mib_counters;
1256
1257         spin_lock_bh(&mp->mib_counters_lock);
1258         p->good_octets_received += mib_read(mp, 0x00);
1259         p->bad_octets_received += mib_read(mp, 0x08);
1260         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1261         p->good_frames_received += mib_read(mp, 0x10);
1262         p->bad_frames_received += mib_read(mp, 0x14);
1263         p->broadcast_frames_received += mib_read(mp, 0x18);
1264         p->multicast_frames_received += mib_read(mp, 0x1c);
1265         p->frames_64_octets += mib_read(mp, 0x20);
1266         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1267         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1268         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1269         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1270         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1271         p->good_octets_sent += mib_read(mp, 0x38);
1272         p->good_frames_sent += mib_read(mp, 0x40);
1273         p->excessive_collision += mib_read(mp, 0x44);
1274         p->multicast_frames_sent += mib_read(mp, 0x48);
1275         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1276         p->unrec_mac_control_received += mib_read(mp, 0x50);
1277         p->fc_sent += mib_read(mp, 0x54);
1278         p->good_fc_received += mib_read(mp, 0x58);
1279         p->bad_fc_received += mib_read(mp, 0x5c);
1280         p->undersize_received += mib_read(mp, 0x60);
1281         p->fragments_received += mib_read(mp, 0x64);
1282         p->oversize_received += mib_read(mp, 0x68);
1283         p->jabber_received += mib_read(mp, 0x6c);
1284         p->mac_receive_error += mib_read(mp, 0x70);
1285         p->bad_crc_event += mib_read(mp, 0x74);
1286         p->collision += mib_read(mp, 0x78);
1287         p->late_collision += mib_read(mp, 0x7c);
1288         spin_unlock_bh(&mp->mib_counters_lock);
1289
1290         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1291 }
1292
1293 static void mib_counters_timer_wrapper(unsigned long _mp)
1294 {
1295         struct mv643xx_eth_private *mp = (void *)_mp;
1296
1297         mib_counters_update(mp);
1298 }
1299
1300
1301 /* interrupt coalescing *****************************************************/
1302 /*
1303  * Hardware coalescing parameters are set in units of 64 t_clk
1304  * cycles.  I.e.:
1305  *
1306  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1307  *
1308  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1309  *
1310  * In the ->set*() methods, we round the computed register value
1311  * to the nearest integer.
1312  */
1313 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1314 {
1315         u32 val = rdlp(mp, SDMA_CONFIG);
1316         u64 temp;
1317
1318         if (mp->shared->extended_rx_coal_limit)
1319                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1320         else
1321                 temp = (val & 0x003fff00) >> 8;
1322
1323         temp *= 64000000;
1324         do_div(temp, mp->shared->t_clk);
1325
1326         return (unsigned int)temp;
1327 }
1328
1329 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1330 {
1331         u64 temp;
1332         u32 val;
1333
1334         temp = (u64)usec * mp->shared->t_clk;
1335         temp += 31999999;
1336         do_div(temp, 64000000);
1337
1338         val = rdlp(mp, SDMA_CONFIG);
1339         if (mp->shared->extended_rx_coal_limit) {
1340                 if (temp > 0xffff)
1341                         temp = 0xffff;
1342                 val &= ~0x023fff80;
1343                 val |= (temp & 0x8000) << 10;
1344                 val |= (temp & 0x7fff) << 7;
1345         } else {
1346                 if (temp > 0x3fff)
1347                         temp = 0x3fff;
1348                 val &= ~0x003fff00;
1349                 val |= (temp & 0x3fff) << 8;
1350         }
1351         wrlp(mp, SDMA_CONFIG, val);
1352 }
1353
1354 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1355 {
1356         u64 temp;
1357
1358         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1359         temp *= 64000000;
1360         do_div(temp, mp->shared->t_clk);
1361
1362         return (unsigned int)temp;
1363 }
1364
1365 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1366 {
1367         u64 temp;
1368
1369         temp = (u64)usec * mp->shared->t_clk;
1370         temp += 31999999;
1371         do_div(temp, 64000000);
1372
1373         if (temp > 0x3fff)
1374                 temp = 0x3fff;
1375
1376         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1377 }
1378
1379
1380 /* ethtool ******************************************************************/
1381 struct mv643xx_eth_stats {
1382         char stat_string[ETH_GSTRING_LEN];
1383         int sizeof_stat;
1384         int netdev_off;
1385         int mp_off;
1386 };
1387
1388 #define SSTAT(m)                                                \
1389         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1390           offsetof(struct net_device, stats.m), -1 }
1391
1392 #define MIBSTAT(m)                                              \
1393         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1394           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1395
1396 #define LROSTAT(m)                                              \
1397         { #m, FIELD_SIZEOF(struct lro_counters, m),             \
1398           -1, offsetof(struct mv643xx_eth_private, lro_counters.m) }
1399
1400 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1401         SSTAT(rx_packets),
1402         SSTAT(tx_packets),
1403         SSTAT(rx_bytes),
1404         SSTAT(tx_bytes),
1405         SSTAT(rx_errors),
1406         SSTAT(tx_errors),
1407         SSTAT(rx_dropped),
1408         SSTAT(tx_dropped),
1409         MIBSTAT(good_octets_received),
1410         MIBSTAT(bad_octets_received),
1411         MIBSTAT(internal_mac_transmit_err),
1412         MIBSTAT(good_frames_received),
1413         MIBSTAT(bad_frames_received),
1414         MIBSTAT(broadcast_frames_received),
1415         MIBSTAT(multicast_frames_received),
1416         MIBSTAT(frames_64_octets),
1417         MIBSTAT(frames_65_to_127_octets),
1418         MIBSTAT(frames_128_to_255_octets),
1419         MIBSTAT(frames_256_to_511_octets),
1420         MIBSTAT(frames_512_to_1023_octets),
1421         MIBSTAT(frames_1024_to_max_octets),
1422         MIBSTAT(good_octets_sent),
1423         MIBSTAT(good_frames_sent),
1424         MIBSTAT(excessive_collision),
1425         MIBSTAT(multicast_frames_sent),
1426         MIBSTAT(broadcast_frames_sent),
1427         MIBSTAT(unrec_mac_control_received),
1428         MIBSTAT(fc_sent),
1429         MIBSTAT(good_fc_received),
1430         MIBSTAT(bad_fc_received),
1431         MIBSTAT(undersize_received),
1432         MIBSTAT(fragments_received),
1433         MIBSTAT(oversize_received),
1434         MIBSTAT(jabber_received),
1435         MIBSTAT(mac_receive_error),
1436         MIBSTAT(bad_crc_event),
1437         MIBSTAT(collision),
1438         MIBSTAT(late_collision),
1439         LROSTAT(lro_aggregated),
1440         LROSTAT(lro_flushed),
1441         LROSTAT(lro_no_desc),
1442 };
1443
1444 static int
1445 mv643xx_eth_get_settings_phy(struct mv643xx_eth_private *mp,
1446                              struct ethtool_cmd *cmd)
1447 {
1448         int err;
1449
1450         err = phy_read_status(mp->phy);
1451         if (err == 0)
1452                 err = phy_ethtool_gset(mp->phy, cmd);
1453
1454         /*
1455          * The MAC does not support 1000baseT_Half.
1456          */
1457         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1458         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1459
1460         return err;
1461 }
1462
1463 static int
1464 mv643xx_eth_get_settings_phyless(struct mv643xx_eth_private *mp,
1465                                  struct ethtool_cmd *cmd)
1466 {
1467         u32 port_status;
1468
1469         port_status = rdlp(mp, PORT_STATUS);
1470
1471         cmd->supported = SUPPORTED_MII;
1472         cmd->advertising = ADVERTISED_MII;
1473         switch (port_status & PORT_SPEED_MASK) {
1474         case PORT_SPEED_10:
1475                 cmd->speed = SPEED_10;
1476                 break;
1477         case PORT_SPEED_100:
1478                 cmd->speed = SPEED_100;
1479                 break;
1480         case PORT_SPEED_1000:
1481                 cmd->speed = SPEED_1000;
1482                 break;
1483         default:
1484                 cmd->speed = -1;
1485                 break;
1486         }
1487         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1488         cmd->port = PORT_MII;
1489         cmd->phy_address = 0;
1490         cmd->transceiver = XCVR_INTERNAL;
1491         cmd->autoneg = AUTONEG_DISABLE;
1492         cmd->maxtxpkt = 1;
1493         cmd->maxrxpkt = 1;
1494
1495         return 0;
1496 }
1497
1498 static int
1499 mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1500 {
1501         struct mv643xx_eth_private *mp = netdev_priv(dev);
1502
1503         if (mp->phy != NULL)
1504                 return mv643xx_eth_get_settings_phy(mp, cmd);
1505         else
1506                 return mv643xx_eth_get_settings_phyless(mp, cmd);
1507 }
1508
1509 static int
1510 mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1511 {
1512         struct mv643xx_eth_private *mp = netdev_priv(dev);
1513
1514         if (mp->phy == NULL)
1515                 return -EINVAL;
1516
1517         /*
1518          * The MAC does not support 1000baseT_Half.
1519          */
1520         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1521
1522         return phy_ethtool_sset(mp->phy, cmd);
1523 }
1524
1525 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1526                                     struct ethtool_drvinfo *drvinfo)
1527 {
1528         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1529         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1530         strncpy(drvinfo->fw_version, "N/A", 32);
1531         strncpy(drvinfo->bus_info, "platform", 32);
1532         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1533 }
1534
1535 static int mv643xx_eth_nway_reset(struct net_device *dev)
1536 {
1537         struct mv643xx_eth_private *mp = netdev_priv(dev);
1538
1539         if (mp->phy == NULL)
1540                 return -EINVAL;
1541
1542         return genphy_restart_aneg(mp->phy);
1543 }
1544
1545 static u32 mv643xx_eth_get_link(struct net_device *dev)
1546 {
1547         return !!netif_carrier_ok(dev);
1548 }
1549
1550 static int
1551 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1552 {
1553         struct mv643xx_eth_private *mp = netdev_priv(dev);
1554
1555         ec->rx_coalesce_usecs = get_rx_coal(mp);
1556         ec->tx_coalesce_usecs = get_tx_coal(mp);
1557
1558         return 0;
1559 }
1560
1561 static int
1562 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1563 {
1564         struct mv643xx_eth_private *mp = netdev_priv(dev);
1565
1566         set_rx_coal(mp, ec->rx_coalesce_usecs);
1567         set_tx_coal(mp, ec->tx_coalesce_usecs);
1568
1569         return 0;
1570 }
1571
1572 static void
1573 mv643xx_eth_get_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1574 {
1575         struct mv643xx_eth_private *mp = netdev_priv(dev);
1576
1577         er->rx_max_pending = 4096;
1578         er->tx_max_pending = 4096;
1579         er->rx_mini_max_pending = 0;
1580         er->rx_jumbo_max_pending = 0;
1581
1582         er->rx_pending = mp->rx_ring_size;
1583         er->tx_pending = mp->tx_ring_size;
1584         er->rx_mini_pending = 0;
1585         er->rx_jumbo_pending = 0;
1586 }
1587
1588 static int
1589 mv643xx_eth_set_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1590 {
1591         struct mv643xx_eth_private *mp = netdev_priv(dev);
1592
1593         if (er->rx_mini_pending || er->rx_jumbo_pending)
1594                 return -EINVAL;
1595
1596         mp->rx_ring_size = er->rx_pending < 4096 ? er->rx_pending : 4096;
1597         mp->tx_ring_size = er->tx_pending < 4096 ? er->tx_pending : 4096;
1598
1599         if (netif_running(dev)) {
1600                 mv643xx_eth_stop(dev);
1601                 if (mv643xx_eth_open(dev)) {
1602                         dev_printk(KERN_ERR, &dev->dev,
1603                                    "fatal error on re-opening device after "
1604                                    "ring param change\n");
1605                         return -ENOMEM;
1606                 }
1607         }
1608
1609         return 0;
1610 }
1611
1612 static u32
1613 mv643xx_eth_get_rx_csum(struct net_device *dev)
1614 {
1615         struct mv643xx_eth_private *mp = netdev_priv(dev);
1616
1617         return !!(rdlp(mp, PORT_CONFIG) & 0x02000000);
1618 }
1619
1620 static int
1621 mv643xx_eth_set_rx_csum(struct net_device *dev, u32 rx_csum)
1622 {
1623         struct mv643xx_eth_private *mp = netdev_priv(dev);
1624
1625         wrlp(mp, PORT_CONFIG, rx_csum ? 0x02000000 : 0x00000000);
1626
1627         return 0;
1628 }
1629
1630 static void mv643xx_eth_get_strings(struct net_device *dev,
1631                                     uint32_t stringset, uint8_t *data)
1632 {
1633         int i;
1634
1635         if (stringset == ETH_SS_STATS) {
1636                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1637                         memcpy(data + i * ETH_GSTRING_LEN,
1638                                 mv643xx_eth_stats[i].stat_string,
1639                                 ETH_GSTRING_LEN);
1640                 }
1641         }
1642 }
1643
1644 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1645                                           struct ethtool_stats *stats,
1646                                           uint64_t *data)
1647 {
1648         struct mv643xx_eth_private *mp = netdev_priv(dev);
1649         int i;
1650
1651         mv643xx_eth_get_stats(dev);
1652         mib_counters_update(mp);
1653         mv643xx_eth_grab_lro_stats(mp);
1654
1655         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1656                 const struct mv643xx_eth_stats *stat;
1657                 void *p;
1658
1659                 stat = mv643xx_eth_stats + i;
1660
1661                 if (stat->netdev_off >= 0)
1662                         p = ((void *)mp->dev) + stat->netdev_off;
1663                 else
1664                         p = ((void *)mp) + stat->mp_off;
1665
1666                 data[i] = (stat->sizeof_stat == 8) ?
1667                                 *(uint64_t *)p : *(uint32_t *)p;
1668         }
1669 }
1670
1671 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1672 {
1673         if (sset == ETH_SS_STATS)
1674                 return ARRAY_SIZE(mv643xx_eth_stats);
1675
1676         return -EOPNOTSUPP;
1677 }
1678
1679 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1680         .get_settings           = mv643xx_eth_get_settings,
1681         .set_settings           = mv643xx_eth_set_settings,
1682         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1683         .nway_reset             = mv643xx_eth_nway_reset,
1684         .get_link               = mv643xx_eth_get_link,
1685         .get_coalesce           = mv643xx_eth_get_coalesce,
1686         .set_coalesce           = mv643xx_eth_set_coalesce,
1687         .get_ringparam          = mv643xx_eth_get_ringparam,
1688         .set_ringparam          = mv643xx_eth_set_ringparam,
1689         .get_rx_csum            = mv643xx_eth_get_rx_csum,
1690         .set_rx_csum            = mv643xx_eth_set_rx_csum,
1691         .set_tx_csum            = ethtool_op_set_tx_csum,
1692         .set_sg                 = ethtool_op_set_sg,
1693         .get_strings            = mv643xx_eth_get_strings,
1694         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1695         .get_flags              = ethtool_op_get_flags,
1696         .set_flags              = ethtool_op_set_flags,
1697         .get_sset_count         = mv643xx_eth_get_sset_count,
1698 };
1699
1700
1701 /* address handling *********************************************************/
1702 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1703 {
1704         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1705         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1706
1707         addr[0] = (mac_h >> 24) & 0xff;
1708         addr[1] = (mac_h >> 16) & 0xff;
1709         addr[2] = (mac_h >> 8) & 0xff;
1710         addr[3] = mac_h & 0xff;
1711         addr[4] = (mac_l >> 8) & 0xff;
1712         addr[5] = mac_l & 0xff;
1713 }
1714
1715 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1716 {
1717         wrlp(mp, MAC_ADDR_HIGH,
1718                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1719         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1720 }
1721
1722 static u32 uc_addr_filter_mask(struct net_device *dev)
1723 {
1724         struct dev_addr_list *uc_ptr;
1725         u32 nibbles;
1726
1727         if (dev->flags & IFF_PROMISC)
1728                 return 0;
1729
1730         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1731         for (uc_ptr = dev->uc_list; uc_ptr != NULL; uc_ptr = uc_ptr->next) {
1732                 if (memcmp(dev->dev_addr, uc_ptr->da_addr, 5))
1733                         return 0;
1734                 if ((dev->dev_addr[5] ^ uc_ptr->da_addr[5]) & 0xf0)
1735                         return 0;
1736
1737                 nibbles |= 1 << (uc_ptr->da_addr[5] & 0x0f);
1738         }
1739
1740         return nibbles;
1741 }
1742
1743 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1744 {
1745         struct mv643xx_eth_private *mp = netdev_priv(dev);
1746         u32 port_config;
1747         u32 nibbles;
1748         int i;
1749
1750         uc_addr_set(mp, dev->dev_addr);
1751
1752         port_config = rdlp(mp, PORT_CONFIG);
1753         nibbles = uc_addr_filter_mask(dev);
1754         if (!nibbles) {
1755                 port_config |= UNICAST_PROMISCUOUS_MODE;
1756                 wrlp(mp, PORT_CONFIG, port_config);
1757                 return;
1758         }
1759
1760         for (i = 0; i < 16; i += 4) {
1761                 int off = UNICAST_TABLE(mp->port_num) + i;
1762                 u32 v;
1763
1764                 v = 0;
1765                 if (nibbles & 1)
1766                         v |= 0x00000001;
1767                 if (nibbles & 2)
1768                         v |= 0x00000100;
1769                 if (nibbles & 4)
1770                         v |= 0x00010000;
1771                 if (nibbles & 8)
1772                         v |= 0x01000000;
1773                 nibbles >>= 4;
1774
1775                 wrl(mp, off, v);
1776         }
1777
1778         port_config &= ~UNICAST_PROMISCUOUS_MODE;
1779         wrlp(mp, PORT_CONFIG, port_config);
1780 }
1781
1782 static int addr_crc(unsigned char *addr)
1783 {
1784         int crc = 0;
1785         int i;
1786
1787         for (i = 0; i < 6; i++) {
1788                 int j;
1789
1790                 crc = (crc ^ addr[i]) << 8;
1791                 for (j = 7; j >= 0; j--) {
1792                         if (crc & (0x100 << j))
1793                                 crc ^= 0x107 << j;
1794                 }
1795         }
1796
1797         return crc;
1798 }
1799
1800 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1801 {
1802         struct mv643xx_eth_private *mp = netdev_priv(dev);
1803         u32 *mc_spec;
1804         u32 *mc_other;
1805         struct dev_addr_list *addr;
1806         int i;
1807
1808         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1809                 int port_num;
1810                 u32 accept;
1811
1812 oom:
1813                 port_num = mp->port_num;
1814                 accept = 0x01010101;
1815                 for (i = 0; i < 0x100; i += 4) {
1816                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1817                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1818                 }
1819                 return;
1820         }
1821
1822         mc_spec = kmalloc(0x200, GFP_ATOMIC);
1823         if (mc_spec == NULL)
1824                 goto oom;
1825         mc_other = mc_spec + (0x100 >> 2);
1826
1827         memset(mc_spec, 0, 0x100);
1828         memset(mc_other, 0, 0x100);
1829
1830         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1831                 u8 *a = addr->da_addr;
1832                 u32 *table;
1833                 int entry;
1834
1835                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1836                         table = mc_spec;
1837                         entry = a[5];
1838                 } else {
1839                         table = mc_other;
1840                         entry = addr_crc(a);
1841                 }
1842
1843                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1844         }
1845
1846         for (i = 0; i < 0x100; i += 4) {
1847                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, mc_spec[i >> 2]);
1848                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, mc_other[i >> 2]);
1849         }
1850
1851         kfree(mc_spec);
1852 }
1853
1854 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1855 {
1856         mv643xx_eth_program_unicast_filter(dev);
1857         mv643xx_eth_program_multicast_filter(dev);
1858 }
1859
1860 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1861 {
1862         struct sockaddr *sa = addr;
1863
1864         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1865
1866         netif_addr_lock_bh(dev);
1867         mv643xx_eth_program_unicast_filter(dev);
1868         netif_addr_unlock_bh(dev);
1869
1870         return 0;
1871 }
1872
1873
1874 /* rx/tx queue initialisation ***********************************************/
1875 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1876 {
1877         struct rx_queue *rxq = mp->rxq + index;
1878         struct rx_desc *rx_desc;
1879         int size;
1880         int i;
1881
1882         rxq->index = index;
1883
1884         rxq->rx_ring_size = mp->rx_ring_size;
1885
1886         rxq->rx_desc_count = 0;
1887         rxq->rx_curr_desc = 0;
1888         rxq->rx_used_desc = 0;
1889
1890         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1891
1892         if (index == 0 && size <= mp->rx_desc_sram_size) {
1893                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1894                                                 mp->rx_desc_sram_size);
1895                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1896         } else {
1897                 rxq->rx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
1898                                                        size, &rxq->rx_desc_dma,
1899                                                        GFP_KERNEL);
1900         }
1901
1902         if (rxq->rx_desc_area == NULL) {
1903                 dev_printk(KERN_ERR, &mp->dev->dev,
1904                            "can't allocate rx ring (%d bytes)\n", size);
1905                 goto out;
1906         }
1907         memset(rxq->rx_desc_area, 0, size);
1908
1909         rxq->rx_desc_area_size = size;
1910         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1911                                                                 GFP_KERNEL);
1912         if (rxq->rx_skb == NULL) {
1913                 dev_printk(KERN_ERR, &mp->dev->dev,
1914                            "can't allocate rx skb ring\n");
1915                 goto out_free;
1916         }
1917
1918         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1919         for (i = 0; i < rxq->rx_ring_size; i++) {
1920                 int nexti;
1921
1922                 nexti = i + 1;
1923                 if (nexti == rxq->rx_ring_size)
1924                         nexti = 0;
1925
1926                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1927                                         nexti * sizeof(struct rx_desc);
1928         }
1929
1930         rxq->lro_mgr.dev = mp->dev;
1931         memset(&rxq->lro_mgr.stats, 0, sizeof(rxq->lro_mgr.stats));
1932         rxq->lro_mgr.features = LRO_F_NAPI;
1933         rxq->lro_mgr.ip_summed = CHECKSUM_UNNECESSARY;
1934         rxq->lro_mgr.ip_summed_aggr = CHECKSUM_UNNECESSARY;
1935         rxq->lro_mgr.max_desc = ARRAY_SIZE(rxq->lro_arr);
1936         rxq->lro_mgr.max_aggr = 32;
1937         rxq->lro_mgr.frag_align_pad = 0;
1938         rxq->lro_mgr.lro_arr = rxq->lro_arr;
1939         rxq->lro_mgr.get_skb_header = mv643xx_get_skb_header;
1940
1941         memset(&rxq->lro_arr, 0, sizeof(rxq->lro_arr));
1942
1943         return 0;
1944
1945
1946 out_free:
1947         if (index == 0 && size <= mp->rx_desc_sram_size)
1948                 iounmap(rxq->rx_desc_area);
1949         else
1950                 dma_free_coherent(mp->dev->dev.parent, size,
1951                                   rxq->rx_desc_area,
1952                                   rxq->rx_desc_dma);
1953
1954 out:
1955         return -ENOMEM;
1956 }
1957
1958 static void rxq_deinit(struct rx_queue *rxq)
1959 {
1960         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1961         int i;
1962
1963         rxq_disable(rxq);
1964
1965         for (i = 0; i < rxq->rx_ring_size; i++) {
1966                 if (rxq->rx_skb[i]) {
1967                         dev_kfree_skb(rxq->rx_skb[i]);
1968                         rxq->rx_desc_count--;
1969                 }
1970         }
1971
1972         if (rxq->rx_desc_count) {
1973                 dev_printk(KERN_ERR, &mp->dev->dev,
1974                            "error freeing rx ring -- %d skbs stuck\n",
1975                            rxq->rx_desc_count);
1976         }
1977
1978         if (rxq->index == 0 &&
1979             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1980                 iounmap(rxq->rx_desc_area);
1981         else
1982                 dma_free_coherent(mp->dev->dev.parent, rxq->rx_desc_area_size,
1983                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1984
1985         kfree(rxq->rx_skb);
1986 }
1987
1988 static int txq_init(struct mv643xx_eth_private *mp, int index)
1989 {
1990         struct tx_queue *txq = mp->txq + index;
1991         struct tx_desc *tx_desc;
1992         int size;
1993         int i;
1994
1995         txq->index = index;
1996
1997         txq->tx_ring_size = mp->tx_ring_size;
1998
1999         txq->tx_desc_count = 0;
2000         txq->tx_curr_desc = 0;
2001         txq->tx_used_desc = 0;
2002
2003         size = txq->tx_ring_size * sizeof(struct tx_desc);
2004
2005         if (index == 0 && size <= mp->tx_desc_sram_size) {
2006                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
2007                                                 mp->tx_desc_sram_size);
2008                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
2009         } else {
2010                 txq->tx_desc_area = dma_alloc_coherent(mp->dev->dev.parent,
2011                                                        size, &txq->tx_desc_dma,
2012                                                        GFP_KERNEL);
2013         }
2014
2015         if (txq->tx_desc_area == NULL) {
2016                 dev_printk(KERN_ERR, &mp->dev->dev,
2017                            "can't allocate tx ring (%d bytes)\n", size);
2018                 return -ENOMEM;
2019         }
2020         memset(txq->tx_desc_area, 0, size);
2021
2022         txq->tx_desc_area_size = size;
2023
2024         tx_desc = (struct tx_desc *)txq->tx_desc_area;
2025         for (i = 0; i < txq->tx_ring_size; i++) {
2026                 struct tx_desc *txd = tx_desc + i;
2027                 int nexti;
2028
2029                 nexti = i + 1;
2030                 if (nexti == txq->tx_ring_size)
2031                         nexti = 0;
2032
2033                 txd->cmd_sts = 0;
2034                 txd->next_desc_ptr = txq->tx_desc_dma +
2035                                         nexti * sizeof(struct tx_desc);
2036         }
2037
2038         skb_queue_head_init(&txq->tx_skb);
2039
2040         return 0;
2041 }
2042
2043 static void txq_deinit(struct tx_queue *txq)
2044 {
2045         struct mv643xx_eth_private *mp = txq_to_mp(txq);
2046
2047         txq_disable(txq);
2048         txq_reclaim(txq, txq->tx_ring_size, 1);
2049
2050         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
2051
2052         if (txq->index == 0 &&
2053             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
2054                 iounmap(txq->tx_desc_area);
2055         else
2056                 dma_free_coherent(mp->dev->dev.parent, txq->tx_desc_area_size,
2057                                   txq->tx_desc_area, txq->tx_desc_dma);
2058 }
2059
2060
2061 /* netdev ops and related ***************************************************/
2062 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
2063 {
2064         u32 int_cause;
2065         u32 int_cause_ext;
2066
2067         int_cause = rdlp(mp, INT_CAUSE) & mp->int_mask;
2068         if (int_cause == 0)
2069                 return 0;
2070
2071         int_cause_ext = 0;
2072         if (int_cause & INT_EXT) {
2073                 int_cause &= ~INT_EXT;
2074                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
2075         }
2076
2077         if (int_cause) {
2078                 wrlp(mp, INT_CAUSE, ~int_cause);
2079                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
2080                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
2081                 mp->work_rx |= (int_cause & INT_RX) >> 2;
2082         }
2083
2084         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
2085         if (int_cause_ext) {
2086                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
2087                 if (int_cause_ext & INT_EXT_LINK_PHY)
2088                         mp->work_link = 1;
2089                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
2090         }
2091
2092         return 1;
2093 }
2094
2095 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
2096 {
2097         struct net_device *dev = (struct net_device *)dev_id;
2098         struct mv643xx_eth_private *mp = netdev_priv(dev);
2099
2100         if (unlikely(!mv643xx_eth_collect_events(mp)))
2101                 return IRQ_NONE;
2102
2103         wrlp(mp, INT_MASK, 0);
2104         napi_schedule(&mp->napi);
2105
2106         return IRQ_HANDLED;
2107 }
2108
2109 static void handle_link_event(struct mv643xx_eth_private *mp)
2110 {
2111         struct net_device *dev = mp->dev;
2112         u32 port_status;
2113         int speed;
2114         int duplex;
2115         int fc;
2116
2117         port_status = rdlp(mp, PORT_STATUS);
2118         if (!(port_status & LINK_UP)) {
2119                 if (netif_carrier_ok(dev)) {
2120                         int i;
2121
2122                         printk(KERN_INFO "%s: link down\n", dev->name);
2123
2124                         netif_carrier_off(dev);
2125
2126                         for (i = 0; i < mp->txq_count; i++) {
2127                                 struct tx_queue *txq = mp->txq + i;
2128
2129                                 txq_reclaim(txq, txq->tx_ring_size, 1);
2130                                 txq_reset_hw_ptr(txq);
2131                         }
2132                 }
2133                 return;
2134         }
2135
2136         switch (port_status & PORT_SPEED_MASK) {
2137         case PORT_SPEED_10:
2138                 speed = 10;
2139                 break;
2140         case PORT_SPEED_100:
2141                 speed = 100;
2142                 break;
2143         case PORT_SPEED_1000:
2144                 speed = 1000;
2145                 break;
2146         default:
2147                 speed = -1;
2148                 break;
2149         }
2150         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
2151         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
2152
2153         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
2154                          "flow control %sabled\n", dev->name,
2155                          speed, duplex ? "full" : "half",
2156                          fc ? "en" : "dis");
2157
2158         if (!netif_carrier_ok(dev))
2159                 netif_carrier_on(dev);
2160 }
2161
2162 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
2163 {
2164         struct mv643xx_eth_private *mp;
2165         int work_done;
2166
2167         mp = container_of(napi, struct mv643xx_eth_private, napi);
2168
2169         if (unlikely(mp->oom)) {
2170                 mp->oom = 0;
2171                 del_timer(&mp->rx_oom);
2172         }
2173
2174         work_done = 0;
2175         while (work_done < budget) {
2176                 u8 queue_mask;
2177                 int queue;
2178                 int work_tbd;
2179
2180                 if (mp->work_link) {
2181                         mp->work_link = 0;
2182                         handle_link_event(mp);
2183                         work_done++;
2184                         continue;
2185                 }
2186
2187                 queue_mask = mp->work_tx | mp->work_tx_end | mp->work_rx;
2188                 if (likely(!mp->oom))
2189                         queue_mask |= mp->work_rx_refill;
2190
2191                 if (!queue_mask) {
2192                         if (mv643xx_eth_collect_events(mp))
2193                                 continue;
2194                         break;
2195                 }
2196
2197                 queue = fls(queue_mask) - 1;
2198                 queue_mask = 1 << queue;
2199
2200                 work_tbd = budget - work_done;
2201                 if (work_tbd > 16)
2202                         work_tbd = 16;
2203
2204                 if (mp->work_tx_end & queue_mask) {
2205                         txq_kick(mp->txq + queue);
2206                 } else if (mp->work_tx & queue_mask) {
2207                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2208                         txq_maybe_wake(mp->txq + queue);
2209                 } else if (mp->work_rx & queue_mask) {
2210                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2211                 } else if (!mp->oom && (mp->work_rx_refill & queue_mask)) {
2212                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2213                 } else {
2214                         BUG();
2215                 }
2216         }
2217
2218         if (work_done < budget) {
2219                 if (mp->oom)
2220                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2221                 napi_complete(napi);
2222                 wrlp(mp, INT_MASK, mp->int_mask);
2223         }
2224
2225         return work_done;
2226 }
2227
2228 static inline void oom_timer_wrapper(unsigned long data)
2229 {
2230         struct mv643xx_eth_private *mp = (void *)data;
2231
2232         napi_schedule(&mp->napi);
2233 }
2234
2235 static void phy_reset(struct mv643xx_eth_private *mp)
2236 {
2237         int data;
2238
2239         data = phy_read(mp->phy, MII_BMCR);
2240         if (data < 0)
2241                 return;
2242
2243         data |= BMCR_RESET;
2244         if (phy_write(mp->phy, MII_BMCR, data) < 0)
2245                 return;
2246
2247         do {
2248                 data = phy_read(mp->phy, MII_BMCR);
2249         } while (data >= 0 && data & BMCR_RESET);
2250 }
2251
2252 static void port_start(struct mv643xx_eth_private *mp)
2253 {
2254         u32 pscr;
2255         int i;
2256
2257         /*
2258          * Perform PHY reset, if there is a PHY.
2259          */
2260         if (mp->phy != NULL) {
2261                 struct ethtool_cmd cmd;
2262
2263                 mv643xx_eth_get_settings(mp->dev, &cmd);
2264                 phy_reset(mp);
2265                 mv643xx_eth_set_settings(mp->dev, &cmd);
2266         }
2267
2268         /*
2269          * Configure basic link parameters.
2270          */
2271         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2272
2273         pscr |= SERIAL_PORT_ENABLE;
2274         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2275
2276         pscr |= DO_NOT_FORCE_LINK_FAIL;
2277         if (mp->phy == NULL)
2278                 pscr |= FORCE_LINK_PASS;
2279         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2280
2281         /*
2282          * Configure TX path and queues.
2283          */
2284         tx_set_rate(mp, 1000000000, 16777216);
2285         for (i = 0; i < mp->txq_count; i++) {
2286                 struct tx_queue *txq = mp->txq + i;
2287
2288                 txq_reset_hw_ptr(txq);
2289                 txq_set_rate(txq, 1000000000, 16777216);
2290                 txq_set_fixed_prio_mode(txq);
2291         }
2292
2293         /*
2294          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2295          * frames to RX queue #0, and include the pseudo-header when
2296          * calculating receive checksums.
2297          */
2298         wrlp(mp, PORT_CONFIG, 0x02000000);
2299
2300         /*
2301          * Treat BPDUs as normal multicasts, and disable partition mode.
2302          */
2303         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2304
2305         /*
2306          * Add configured unicast addresses to address filter table.
2307          */
2308         mv643xx_eth_program_unicast_filter(mp->dev);
2309
2310         /*
2311          * Enable the receive queues.
2312          */
2313         for (i = 0; i < mp->rxq_count; i++) {
2314                 struct rx_queue *rxq = mp->rxq + i;
2315                 u32 addr;
2316
2317                 addr = (u32)rxq->rx_desc_dma;
2318                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2319                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2320
2321                 rxq_enable(rxq);
2322         }
2323 }
2324
2325 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2326 {
2327         int skb_size;
2328
2329         /*
2330          * Reserve 2+14 bytes for an ethernet header (the hardware
2331          * automatically prepends 2 bytes of dummy data to each
2332          * received packet), 16 bytes for up to four VLAN tags, and
2333          * 4 bytes for the trailing FCS -- 36 bytes total.
2334          */
2335         skb_size = mp->dev->mtu + 36;
2336
2337         /*
2338          * Make sure that the skb size is a multiple of 8 bytes, as
2339          * the lower three bits of the receive descriptor's buffer
2340          * size field are ignored by the hardware.
2341          */
2342         mp->skb_size = (skb_size + 7) & ~7;
2343
2344         /*
2345          * If NET_SKB_PAD is smaller than a cache line,
2346          * netdev_alloc_skb() will cause skb->data to be misaligned
2347          * to a cache line boundary.  If this is the case, include
2348          * some extra space to allow re-aligning the data area.
2349          */
2350         mp->skb_size += SKB_DMA_REALIGN;
2351 }
2352
2353 static int mv643xx_eth_open(struct net_device *dev)
2354 {
2355         struct mv643xx_eth_private *mp = netdev_priv(dev);
2356         int err;
2357         int i;
2358
2359         wrlp(mp, INT_CAUSE, 0);
2360         wrlp(mp, INT_CAUSE_EXT, 0);
2361         rdlp(mp, INT_CAUSE_EXT);
2362
2363         err = request_irq(dev->irq, mv643xx_eth_irq,
2364                           IRQF_SHARED, dev->name, dev);
2365         if (err) {
2366                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2367                 return -EAGAIN;
2368         }
2369
2370         mv643xx_eth_recalc_skb_size(mp);
2371
2372         napi_enable(&mp->napi);
2373
2374         skb_queue_head_init(&mp->rx_recycle);
2375
2376         mp->int_mask = INT_EXT;
2377
2378         for (i = 0; i < mp->rxq_count; i++) {
2379                 err = rxq_init(mp, i);
2380                 if (err) {
2381                         while (--i >= 0)
2382                                 rxq_deinit(mp->rxq + i);
2383                         goto out;
2384                 }
2385
2386                 rxq_refill(mp->rxq + i, INT_MAX);
2387                 mp->int_mask |= INT_RX_0 << i;
2388         }
2389
2390         if (mp->oom) {
2391                 mp->rx_oom.expires = jiffies + (HZ / 10);
2392                 add_timer(&mp->rx_oom);
2393         }
2394
2395         for (i = 0; i < mp->txq_count; i++) {
2396                 err = txq_init(mp, i);
2397                 if (err) {
2398                         while (--i >= 0)
2399                                 txq_deinit(mp->txq + i);
2400                         goto out_free;
2401                 }
2402                 mp->int_mask |= INT_TX_END_0 << i;
2403         }
2404
2405         port_start(mp);
2406
2407         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2408         wrlp(mp, INT_MASK, mp->int_mask);
2409
2410         return 0;
2411
2412
2413 out_free:
2414         for (i = 0; i < mp->rxq_count; i++)
2415                 rxq_deinit(mp->rxq + i);
2416 out:
2417         free_irq(dev->irq, dev);
2418
2419         return err;
2420 }
2421
2422 static void port_reset(struct mv643xx_eth_private *mp)
2423 {
2424         unsigned int data;
2425         int i;
2426
2427         for (i = 0; i < mp->rxq_count; i++)
2428                 rxq_disable(mp->rxq + i);
2429         for (i = 0; i < mp->txq_count; i++)
2430                 txq_disable(mp->txq + i);
2431
2432         while (1) {
2433                 u32 ps = rdlp(mp, PORT_STATUS);
2434
2435                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2436                         break;
2437                 udelay(10);
2438         }
2439
2440         /* Reset the Enable bit in the Configuration Register */
2441         data = rdlp(mp, PORT_SERIAL_CONTROL);
2442         data &= ~(SERIAL_PORT_ENABLE            |
2443                   DO_NOT_FORCE_LINK_FAIL        |
2444                   FORCE_LINK_PASS);
2445         wrlp(mp, PORT_SERIAL_CONTROL, data);
2446 }
2447
2448 static int mv643xx_eth_stop(struct net_device *dev)
2449 {
2450         struct mv643xx_eth_private *mp = netdev_priv(dev);
2451         int i;
2452
2453         wrlp(mp, INT_MASK_EXT, 0x00000000);
2454         wrlp(mp, INT_MASK, 0x00000000);
2455         rdlp(mp, INT_MASK);
2456
2457         napi_disable(&mp->napi);
2458
2459         del_timer_sync(&mp->rx_oom);
2460
2461         netif_carrier_off(dev);
2462
2463         free_irq(dev->irq, dev);
2464
2465         port_reset(mp);
2466         mv643xx_eth_get_stats(dev);
2467         mib_counters_update(mp);
2468         del_timer_sync(&mp->mib_counters_timer);
2469
2470         skb_queue_purge(&mp->rx_recycle);
2471
2472         for (i = 0; i < mp->rxq_count; i++)
2473                 rxq_deinit(mp->rxq + i);
2474         for (i = 0; i < mp->txq_count; i++)
2475                 txq_deinit(mp->txq + i);
2476
2477         return 0;
2478 }
2479
2480 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2481 {
2482         struct mv643xx_eth_private *mp = netdev_priv(dev);
2483
2484         if (mp->phy != NULL)
2485                 return phy_mii_ioctl(mp->phy, if_mii(ifr), cmd);
2486
2487         return -EOPNOTSUPP;
2488 }
2489
2490 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2491 {
2492         struct mv643xx_eth_private *mp = netdev_priv(dev);
2493
2494         if (new_mtu < 64 || new_mtu > 9500)
2495                 return -EINVAL;
2496
2497         dev->mtu = new_mtu;
2498         mv643xx_eth_recalc_skb_size(mp);
2499         tx_set_rate(mp, 1000000000, 16777216);
2500
2501         if (!netif_running(dev))
2502                 return 0;
2503
2504         /*
2505          * Stop and then re-open the interface. This will allocate RX
2506          * skbs of the new MTU.
2507          * There is a possible danger that the open will not succeed,
2508          * due to memory being full.
2509          */
2510         mv643xx_eth_stop(dev);
2511         if (mv643xx_eth_open(dev)) {
2512                 dev_printk(KERN_ERR, &dev->dev,
2513                            "fatal error on re-opening device after "
2514                            "MTU change\n");
2515         }
2516
2517         return 0;
2518 }
2519
2520 static void tx_timeout_task(struct work_struct *ugly)
2521 {
2522         struct mv643xx_eth_private *mp;
2523
2524         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2525         if (netif_running(mp->dev)) {
2526                 netif_tx_stop_all_queues(mp->dev);
2527                 port_reset(mp);
2528                 port_start(mp);
2529                 netif_tx_wake_all_queues(mp->dev);
2530         }
2531 }
2532
2533 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2534 {
2535         struct mv643xx_eth_private *mp = netdev_priv(dev);
2536
2537         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2538
2539         schedule_work(&mp->tx_timeout_task);
2540 }
2541
2542 #ifdef CONFIG_NET_POLL_CONTROLLER
2543 static void mv643xx_eth_netpoll(struct net_device *dev)
2544 {
2545         struct mv643xx_eth_private *mp = netdev_priv(dev);
2546
2547         wrlp(mp, INT_MASK, 0x00000000);
2548         rdlp(mp, INT_MASK);
2549
2550         mv643xx_eth_irq(dev->irq, dev);
2551
2552         wrlp(mp, INT_MASK, mp->int_mask);
2553 }
2554 #endif
2555
2556
2557 /* platform glue ************************************************************/
2558 static void
2559 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2560                               struct mbus_dram_target_info *dram)
2561 {
2562         void __iomem *base = msp->base;
2563         u32 win_enable;
2564         u32 win_protect;
2565         int i;
2566
2567         for (i = 0; i < 6; i++) {
2568                 writel(0, base + WINDOW_BASE(i));
2569                 writel(0, base + WINDOW_SIZE(i));
2570                 if (i < 4)
2571                         writel(0, base + WINDOW_REMAP_HIGH(i));
2572         }
2573
2574         win_enable = 0x3f;
2575         win_protect = 0;
2576
2577         for (i = 0; i < dram->num_cs; i++) {
2578                 struct mbus_dram_window *cs = dram->cs + i;
2579
2580                 writel((cs->base & 0xffff0000) |
2581                         (cs->mbus_attr << 8) |
2582                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2583                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2584
2585                 win_enable &= ~(1 << i);
2586                 win_protect |= 3 << (2 * i);
2587         }
2588
2589         writel(win_enable, base + WINDOW_BAR_ENABLE);
2590         msp->win_protect = win_protect;
2591 }
2592
2593 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2594 {
2595         /*
2596          * Check whether we have a 14-bit coal limit field in bits
2597          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2598          * SDMA config register.
2599          */
2600         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2601         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2602                 msp->extended_rx_coal_limit = 1;
2603         else
2604                 msp->extended_rx_coal_limit = 0;
2605
2606         /*
2607          * Check whether the MAC supports TX rate control, and if
2608          * yes, whether its associated registers are in the old or
2609          * the new place.
2610          */
2611         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2612         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2613                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2614         } else {
2615                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2616                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2617                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2618                 else
2619                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2620         }
2621 }
2622
2623 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2624 {
2625         static int mv643xx_eth_version_printed;
2626         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2627         struct mv643xx_eth_shared_private *msp;
2628         struct resource *res;
2629         int ret;
2630
2631         if (!mv643xx_eth_version_printed++)
2632                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2633                         "driver version %s\n", mv643xx_eth_driver_version);
2634
2635         ret = -EINVAL;
2636         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2637         if (res == NULL)
2638                 goto out;
2639
2640         ret = -ENOMEM;
2641         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2642         if (msp == NULL)
2643                 goto out;
2644         memset(msp, 0, sizeof(*msp));
2645
2646         msp->base = ioremap(res->start, res->end - res->start + 1);
2647         if (msp->base == NULL)
2648                 goto out_free;
2649
2650         /*
2651          * Set up and register SMI bus.
2652          */
2653         if (pd == NULL || pd->shared_smi == NULL) {
2654                 msp->smi_bus = mdiobus_alloc();
2655                 if (msp->smi_bus == NULL)
2656                         goto out_unmap;
2657
2658                 msp->smi_bus->priv = msp;
2659                 msp->smi_bus->name = "mv643xx_eth smi";
2660                 msp->smi_bus->read = smi_bus_read;
2661                 msp->smi_bus->write = smi_bus_write,
2662                 snprintf(msp->smi_bus->id, MII_BUS_ID_SIZE, "%d", pdev->id);
2663                 msp->smi_bus->parent = &pdev->dev;
2664                 msp->smi_bus->phy_mask = 0xffffffff;
2665                 if (mdiobus_register(msp->smi_bus) < 0)
2666                         goto out_free_mii_bus;
2667                 msp->smi = msp;
2668         } else {
2669                 msp->smi = platform_get_drvdata(pd->shared_smi);
2670         }
2671
2672         msp->err_interrupt = NO_IRQ;
2673         init_waitqueue_head(&msp->smi_busy_wait);
2674
2675         /*
2676          * Check whether the error interrupt is hooked up.
2677          */
2678         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2679         if (res != NULL) {
2680                 int err;
2681
2682                 err = request_irq(res->start, mv643xx_eth_err_irq,
2683                                   IRQF_SHARED, "mv643xx_eth", msp);
2684                 if (!err) {
2685                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2686                         msp->err_interrupt = res->start;
2687                 }
2688         }
2689
2690         /*
2691          * (Re-)program MBUS remapping windows if we are asked to.
2692          */
2693         if (pd != NULL && pd->dram != NULL)
2694                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2695
2696         /*
2697          * Detect hardware parameters.
2698          */
2699         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2700         infer_hw_params(msp);
2701
2702         platform_set_drvdata(pdev, msp);
2703
2704         return 0;
2705
2706 out_free_mii_bus:
2707         mdiobus_free(msp->smi_bus);
2708 out_unmap:
2709         iounmap(msp->base);
2710 out_free:
2711         kfree(msp);
2712 out:
2713         return ret;
2714 }
2715
2716 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2717 {
2718         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2719         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2720
2721         if (pd == NULL || pd->shared_smi == NULL) {
2722                 mdiobus_unregister(msp->smi_bus);
2723                 mdiobus_free(msp->smi_bus);
2724         }
2725         if (msp->err_interrupt != NO_IRQ)
2726                 free_irq(msp->err_interrupt, msp);
2727         iounmap(msp->base);
2728         kfree(msp);
2729
2730         return 0;
2731 }
2732
2733 static struct platform_driver mv643xx_eth_shared_driver = {
2734         .probe          = mv643xx_eth_shared_probe,
2735         .remove         = mv643xx_eth_shared_remove,
2736         .driver = {
2737                 .name   = MV643XX_ETH_SHARED_NAME,
2738                 .owner  = THIS_MODULE,
2739         },
2740 };
2741
2742 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2743 {
2744         int addr_shift = 5 * mp->port_num;
2745         u32 data;
2746
2747         data = rdl(mp, PHY_ADDR);
2748         data &= ~(0x1f << addr_shift);
2749         data |= (phy_addr & 0x1f) << addr_shift;
2750         wrl(mp, PHY_ADDR, data);
2751 }
2752
2753 static int phy_addr_get(struct mv643xx_eth_private *mp)
2754 {
2755         unsigned int data;
2756
2757         data = rdl(mp, PHY_ADDR);
2758
2759         return (data >> (5 * mp->port_num)) & 0x1f;
2760 }
2761
2762 static void set_params(struct mv643xx_eth_private *mp,
2763                        struct mv643xx_eth_platform_data *pd)
2764 {
2765         struct net_device *dev = mp->dev;
2766
2767         if (is_valid_ether_addr(pd->mac_addr))
2768                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2769         else
2770                 uc_addr_get(mp, dev->dev_addr);
2771
2772         mp->rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2773         if (pd->rx_queue_size)
2774                 mp->rx_ring_size = pd->rx_queue_size;
2775         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2776         mp->rx_desc_sram_size = pd->rx_sram_size;
2777
2778         mp->rxq_count = pd->rx_queue_count ? : 1;
2779
2780         mp->tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2781         if (pd->tx_queue_size)
2782                 mp->tx_ring_size = pd->tx_queue_size;
2783         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2784         mp->tx_desc_sram_size = pd->tx_sram_size;
2785
2786         mp->txq_count = pd->tx_queue_count ? : 1;
2787 }
2788
2789 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2790                                    int phy_addr)
2791 {
2792         struct mii_bus *bus = mp->shared->smi->smi_bus;
2793         struct phy_device *phydev;
2794         int start;
2795         int num;
2796         int i;
2797
2798         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2799                 start = phy_addr_get(mp) & 0x1f;
2800                 num = 32;
2801         } else {
2802                 start = phy_addr & 0x1f;
2803                 num = 1;
2804         }
2805
2806         phydev = NULL;
2807         for (i = 0; i < num; i++) {
2808                 int addr = (start + i) & 0x1f;
2809
2810                 if (bus->phy_map[addr] == NULL)
2811                         mdiobus_scan(bus, addr);
2812
2813                 if (phydev == NULL) {
2814                         phydev = bus->phy_map[addr];
2815                         if (phydev != NULL)
2816                                 phy_addr_set(mp, addr);
2817                 }
2818         }
2819
2820         return phydev;
2821 }
2822
2823 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2824 {
2825         struct phy_device *phy = mp->phy;
2826
2827         phy_reset(mp);
2828
2829         phy_attach(mp->dev, dev_name(&phy->dev), 0, PHY_INTERFACE_MODE_GMII);
2830
2831         if (speed == 0) {
2832                 phy->autoneg = AUTONEG_ENABLE;
2833                 phy->speed = 0;
2834                 phy->duplex = 0;
2835                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2836         } else {
2837                 phy->autoneg = AUTONEG_DISABLE;
2838                 phy->advertising = 0;
2839                 phy->speed = speed;
2840                 phy->duplex = duplex;
2841         }
2842         phy_start_aneg(phy);
2843 }
2844
2845 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2846 {
2847         u32 pscr;
2848
2849         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2850         if (pscr & SERIAL_PORT_ENABLE) {
2851                 pscr &= ~SERIAL_PORT_ENABLE;
2852                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2853         }
2854
2855         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2856         if (mp->phy == NULL) {
2857                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2858                 if (speed == SPEED_1000)
2859                         pscr |= SET_GMII_SPEED_TO_1000;
2860                 else if (speed == SPEED_100)
2861                         pscr |= SET_MII_SPEED_TO_100;
2862
2863                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2864
2865                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2866                 if (duplex == DUPLEX_FULL)
2867                         pscr |= SET_FULL_DUPLEX_MODE;
2868         }
2869
2870         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2871 }
2872
2873 static const struct net_device_ops mv643xx_eth_netdev_ops = {
2874         .ndo_open               = mv643xx_eth_open,
2875         .ndo_stop               = mv643xx_eth_stop,
2876         .ndo_start_xmit         = mv643xx_eth_xmit,
2877         .ndo_set_rx_mode        = mv643xx_eth_set_rx_mode,
2878         .ndo_set_mac_address    = mv643xx_eth_set_mac_address,
2879         .ndo_do_ioctl           = mv643xx_eth_ioctl,
2880         .ndo_change_mtu         = mv643xx_eth_change_mtu,
2881         .ndo_tx_timeout         = mv643xx_eth_tx_timeout,
2882         .ndo_get_stats          = mv643xx_eth_get_stats,
2883 #ifdef CONFIG_NET_POLL_CONTROLLER
2884         .ndo_poll_controller    = mv643xx_eth_netpoll,
2885 #endif
2886 };
2887
2888 static int mv643xx_eth_probe(struct platform_device *pdev)
2889 {
2890         struct mv643xx_eth_platform_data *pd;
2891         struct mv643xx_eth_private *mp;
2892         struct net_device *dev;
2893         struct resource *res;
2894         int err;
2895
2896         pd = pdev->dev.platform_data;
2897         if (pd == NULL) {
2898                 dev_printk(KERN_ERR, &pdev->dev,
2899                            "no mv643xx_eth_platform_data\n");
2900                 return -ENODEV;
2901         }
2902
2903         if (pd->shared == NULL) {
2904                 dev_printk(KERN_ERR, &pdev->dev,
2905                            "no mv643xx_eth_platform_data->shared\n");
2906                 return -ENODEV;
2907         }
2908
2909         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2910         if (!dev)
2911                 return -ENOMEM;
2912
2913         mp = netdev_priv(dev);
2914         platform_set_drvdata(pdev, mp);
2915
2916         mp->shared = platform_get_drvdata(pd->shared);
2917         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
2918         mp->port_num = pd->port_number;
2919
2920         mp->dev = dev;
2921
2922         set_params(mp, pd);
2923         dev->real_num_tx_queues = mp->txq_count;
2924
2925         if (pd->phy_addr != MV643XX_ETH_PHY_NONE)
2926                 mp->phy = phy_scan(mp, pd->phy_addr);
2927
2928         if (mp->phy != NULL)
2929                 phy_init(mp, pd->speed, pd->duplex);
2930
2931         SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2932
2933         init_pscr(mp, pd->speed, pd->duplex);
2934
2935
2936         mib_counters_clear(mp);
2937
2938         init_timer(&mp->mib_counters_timer);
2939         mp->mib_counters_timer.data = (unsigned long)mp;
2940         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2941         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2942         add_timer(&mp->mib_counters_timer);
2943
2944         spin_lock_init(&mp->mib_counters_lock);
2945
2946         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2947
2948         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2949
2950         init_timer(&mp->rx_oom);
2951         mp->rx_oom.data = (unsigned long)mp;
2952         mp->rx_oom.function = oom_timer_wrapper;
2953
2954
2955         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2956         BUG_ON(!res);
2957         dev->irq = res->start;
2958
2959         dev->netdev_ops = &mv643xx_eth_netdev_ops;
2960
2961         dev->watchdog_timeo = 2 * HZ;
2962         dev->base_addr = 0;
2963
2964         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2965         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2966
2967         SET_NETDEV_DEV(dev, &pdev->dev);
2968
2969         if (mp->shared->win_protect)
2970                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2971
2972         netif_carrier_off(dev);
2973
2974         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
2975
2976         set_rx_coal(mp, 250);
2977         set_tx_coal(mp, 0);
2978
2979         err = register_netdev(dev);
2980         if (err)
2981                 goto out;
2982
2983         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %pM\n",
2984                    mp->port_num, dev->dev_addr);
2985
2986         if (mp->tx_desc_sram_size > 0)
2987                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2988
2989         return 0;
2990
2991 out:
2992         free_netdev(dev);
2993
2994         return err;
2995 }
2996
2997 static int mv643xx_eth_remove(struct platform_device *pdev)
2998 {
2999         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3000
3001         unregister_netdev(mp->dev);
3002         if (mp->phy != NULL)
3003                 phy_detach(mp->phy);
3004         flush_scheduled_work();
3005         free_netdev(mp->dev);
3006
3007         platform_set_drvdata(pdev, NULL);
3008
3009         return 0;
3010 }
3011
3012 static void mv643xx_eth_shutdown(struct platform_device *pdev)
3013 {
3014         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3015
3016         /* Mask all interrupts on ethernet port */
3017         wrlp(mp, INT_MASK, 0);
3018         rdlp(mp, INT_MASK);
3019
3020         if (netif_running(mp->dev))
3021                 port_reset(mp);
3022 }
3023
3024 static struct platform_driver mv643xx_eth_driver = {
3025         .probe          = mv643xx_eth_probe,
3026         .remove         = mv643xx_eth_remove,
3027         .shutdown       = mv643xx_eth_shutdown,
3028         .driver = {
3029                 .name   = MV643XX_ETH_NAME,
3030                 .owner  = THIS_MODULE,
3031         },
3032 };
3033
3034 static int __init mv643xx_eth_init_module(void)
3035 {
3036         int rc;
3037
3038         rc = platform_driver_register(&mv643xx_eth_shared_driver);
3039         if (!rc) {
3040                 rc = platform_driver_register(&mv643xx_eth_driver);
3041                 if (rc)
3042                         platform_driver_unregister(&mv643xx_eth_shared_driver);
3043         }
3044
3045         return rc;
3046 }
3047 module_init(mv643xx_eth_init_module);
3048
3049 static void __exit mv643xx_eth_cleanup_module(void)
3050 {
3051         platform_driver_unregister(&mv643xx_eth_driver);
3052         platform_driver_unregister(&mv643xx_eth_shared_driver);
3053 }
3054 module_exit(mv643xx_eth_cleanup_module);
3055
3056 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
3057               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
3058 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
3059 MODULE_LICENSE("GPL");
3060 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
3061 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);