Merge branch 'omap-clock-for-next' of git://git.pwsan.com/linux-2.6 into devel
[linux-2.6] / arch / blackfin / mach-bf548 / Kconfig
1 if (BF54x)
2
3 source "arch/blackfin/mach-bf548/boards/Kconfig"
4
5 menu "BF548 Specific Configuration"
6
7 config DEB_DMA_URGENT
8         bool "DMA has priority over core for ext. accesses"
9         depends on BF54x
10         default y
11         help
12           Treat any DEB1, DEB2 and DEB3 request as Urgent
13
14 config BF548_ATAPI_ALTERNATIVE_PORT
15         bool "BF548 ATAPI alternative port via GPIO"
16         help
17           BF548 ATAPI data and address PINs can be routed through
18           async address or GPIO port F and G. Select y to route it
19           to GPIO.
20
21 comment "Interrupt Priority Assignment"
22 menu "Priority"
23
24 config IRQ_PLL_WAKEUP
25         int "IRQ_PLL_WAKEUP"
26         default 7
27 config IRQ_DMAC0_ERR
28         int "IRQ_DMAC0_ERR"
29         default 7
30 config IRQ_EPPI0_ERR
31         int "IRQ_EPPI0_ERR"
32         default 7
33 config IRQ_SPORT0_ERR
34         int "IRQ_SPORT0_ERR"
35         default 7
36 config IRQ_SPORT1_ERR
37         int "IRQ_SPORT1_ERR"
38         default 7
39 config IRQ_SPI0_ERR
40         int "IRQ_SPI0_ERR"
41         default 7
42 config IRQ_UART0_ERR
43         int "IRQ_UART0_ERR"
44         default 7
45 config IRQ_RTC
46         int "IRQ_RTC"
47         default 8
48 config IRQ_EPPI0
49         int "IRQ_EPPI0"
50         default 8
51 config IRQ_SPORT0_RX
52         int "IRQ_SPORT0_RX"
53         default 9
54 config IRQ_SPORT0_TX
55         int "IRQ_SPORT0_TX"
56         default 9
57 config IRQ_SPORT1_RX
58         int "IRQ_SPORT1_RX"
59         default 9
60 config IRQ_SPORT1_TX
61         int "IRQ_SPORT1_TX"
62         default 9
63 config IRQ_SPI0
64         int "IRQ_SPI0"
65         default 10
66 config IRQ_UART0_RX
67         int "IRQ_UART0_RX"
68         default 10
69 config IRQ_UART0_TX
70         int "IRQ_UART0_TX"
71         default 10
72 config IRQ_TIMER8
73         int "IRQ_TIMER8"
74         default 11
75 config IRQ_TIMER9
76         int "IRQ_TIMER9"
77         default 11
78 config IRQ_TIMER10
79         int "IRQ_TIMER10"
80         default 11
81 config IRQ_PINT0
82         int "IRQ_PINT0"
83         default 12
84 config IRQ_PINT1
85         int "IRQ_PINT0"
86         default 12
87 config IRQ_MDMAS0
88         int "IRQ_MDMAS0"
89         default 13
90 config IRQ_MDMAS1
91         int "IRQ_DMDMAS1"
92         default 13
93 config IRQ_WATCHDOG
94         int "IRQ_WATCHDOG"
95         default 13
96 config IRQ_DMAC1_ERR
97         int "IRQ_DMAC1_ERR"
98         default 7
99 config IRQ_SPORT2_ERR
100         int "IRQ_SPORT2_ERR"
101         default 7
102 config IRQ_SPORT3_ERR
103         int "IRQ_SPORT3_ERR"
104         default 7
105 config IRQ_MXVR_DATA
106         int "IRQ MXVR Data"
107         default 7
108 config IRQ_SPI1_ERR
109         int "IRQ_SPI1_ERR"
110         default 7
111 config IRQ_SPI2_ERR
112         int "IRQ_SPI2_ERR"
113         default 7
114 config IRQ_UART1_ERR
115         int "IRQ_UART1_ERR"
116         default 7
117 config IRQ_UART2_ERR
118         int "IRQ_UART2_ERR"
119         default 7
120 config IRQ_CAN0_ERR
121         int "IRQ_CAN0_ERR"
122         default 7
123 config IRQ_SPORT2_RX
124         int "IRQ_SPORT2_RX"
125         default 9
126 config IRQ_SPORT2_TX
127         int "IRQ_SPORT2_TX"
128         default 9
129 config IRQ_SPORT3_RX
130         int "IRQ_SPORT3_RX"
131         default 9
132 config IRQ_SPORT3_TX
133         int "IRQ_SPORT3_TX"
134         default 9
135 config IRQ_EPPI1
136         int "IRQ_EPPI1"
137         default 9
138 config IRQ_EPPI2
139         int "IRQ_EPPI2"
140         default 9
141 config IRQ_SPI1
142         int "IRQ_SPI1"
143         default 10
144 config IRQ_SPI2
145         int "IRQ_SPI2"
146         default 10
147 config IRQ_UART1_RX
148         int "IRQ_UART1_RX"
149         default 10
150 config IRQ_UART1_TX
151         int "IRQ_UART1_TX"
152         default 10
153 config IRQ_ATAPI_RX
154         int "IRQ_ATAPI_RX"
155         default 10
156 config IRQ_ATAPI_TX
157         int "IRQ_ATAPI_TX"
158         default 10
159 config IRQ_TWI0
160         int "IRQ_TWI0"
161         default 11
162 config IRQ_TWI1
163         int "IRQ_TWI1"
164         default 11
165 config IRQ_CAN0_RX
166         int "IRQ_CAN_RX"
167         default 11
168 config IRQ_CAN0_TX
169         int "IRQ_CAN_TX"
170         default 11
171 config IRQ_MDMAS2
172         int "IRQ_MDMAS2"
173         default 13
174 config IRQ_MDMAS3
175         int "IRQ_DMMAS3"
176         default 13
177 config IRQ_MXVR_ERR
178         int "IRQ_MXVR_ERR"
179         default 11
180 config IRQ_MXVR_MSG
181         int "IRQ_MXVR_MSG"
182         default 11
183 config IRQ_MXVR_PKT
184         int "IRQ_MXVR_PKT"
185         default 11
186 config IRQ_EPPI1_ERR
187         int "IRQ_EPPI1_ERR"
188         default 7
189 config IRQ_EPPI2_ERR
190         int "IRQ_EPPI2_ERR"
191         default 7
192 config IRQ_UART3_ERR
193         int "IRQ_UART3_ERR"
194         default 7
195 config IRQ_HOST_ERR
196         int "IRQ_HOST_ERR"
197         default 7
198 config IRQ_PIXC_ERR
199         int "IRQ_PIXC_ERR"
200         default 7
201 config IRQ_NFC_ERR
202         int "IRQ_NFC_ERR"
203         default 7
204 config IRQ_ATAPI_ERR
205         int "IRQ_ATAPI_ERR"
206         default 7
207 config IRQ_CAN1_ERR
208         int "IRQ_CAN1_ERR"
209         default 7
210 config IRQ_HS_DMA_ERR
211         int "IRQ Handshake DMA Status"
212         default 7
213 config IRQ_PIXC_IN0
214         int "IRQ PIXC IN0"
215         default 8
216 config IRQ_PIXC_IN1
217         int "IRQ PIXC IN1"
218         default 8
219 config IRQ_PIXC_OUT
220         int "IRQ PIXC OUT"
221         default 8
222 config IRQ_SDH
223         int "IRQ SDH"
224         default 8
225 config IRQ_CNT
226         int "IRQ CNT"
227         default 8
228 config IRQ_KEY
229         int "IRQ KEY"
230         default 8
231 config IRQ_CAN1_RX
232         int "IRQ CAN1 RX"
233         default 11
234 config IRQ_CAN1_TX
235         int "IRQ_CAN1_TX"
236         default 11
237 config IRQ_SDH_MASK0
238         int "IRQ_SDH_MASK0"
239         default 11
240 config IRQ_SDH_MASK1
241         int "IRQ_SDH_MASK1"
242         default 11
243 config IRQ_USB_INT0
244         int "IRQ USB INT0"
245         default 11
246 config IRQ_USB_INT1
247         int "IRQ USB INT1"
248         default 11
249 config IRQ_USB_INT2
250         int "IRQ USB INT2"
251         default 11
252 config IRQ_USB_DMA
253         int "IRQ USB DMA"
254         default 11
255 config IRQ_OTPSEC
256         int "IRQ OPTSEC"
257         default 11
258 config IRQ_TIMER0
259         int "IRQ_TIMER0"
260         default 7 if TICKSOURCE_GPTMR0
261         default 8
262 config IRQ_TIMER1
263         int "IRQ_TIMER1"
264         default 11
265 config IRQ_TIMER2
266         int "IRQ_TIMER2"
267         default 11
268 config IRQ_TIMER3
269         int "IRQ_TIMER3"
270         default 11
271 config IRQ_TIMER4
272         int "IRQ_TIMER4"
273         default 11
274 config IRQ_TIMER5
275         int "IRQ_TIMER5"
276         default 11
277 config IRQ_TIMER6
278         int "IRQ_TIMER6"
279         default 11
280 config IRQ_TIMER7
281         int "IRQ_TIMER7"
282         default 11
283 config IRQ_PINT2
284         int "IRQ_PIN2"
285         default 11
286 config IRQ_PINT3
287         int "IRQ_PIN3"
288         default 11
289
290         help
291           Enter the priority numbers between 7-13 ONLY.  Others are Reserved.
292           This applies to all the above.  It is not recommended to assign the
293           highest priority number 7 to UART or any other device.
294
295 endmenu
296
297 comment "Pin Interrupt to Port Assignment"
298 menu "Assignment"
299
300 config PINTx_REASSIGN
301         bool "Reprogram PINT Assignment"
302         default y
303         help
304           The interrupt assignment registers controls the pin-to-interrupt
305           assignment in a byte-wide manner. Each option allows you to select
306           a set of pins (High/Low Byte) of an specific Port being mapped
307           to one of the four PIN Interrupts IRQ_PINTx.
308
309           You shouldn't change any of these unless you know exactly what you're doing.
310           Please consult the Blackfin BF54x Processor Hardware Reference Manual.
311
312 config PINT0_ASSIGN
313         hex "PINT0_ASSIGN"
314         depends on PINTx_REASSIGN
315         default 0x00000101
316 config PINT1_ASSIGN
317         hex "PINT1_ASSIGN"
318         depends on PINTx_REASSIGN
319         default 0x01010000
320 config PINT2_ASSIGN
321         hex "PINT2_ASSIGN"
322         depends on PINTx_REASSIGN
323         default 0x07000101
324 config PINT3_ASSIGN
325         hex "PINT3_ASSIGN"
326         depends on PINTx_REASSIGN
327         default 0x02020303
328
329 endmenu
330
331 endmenu
332
333 endif