git.oblomov.eu Git - linux-2.6/blob - drivers/net/mv643xx_eth.c

   1 /*
   2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
   3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
   4  *
   5  * Based on the 64360 driver from:
   6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
   7  *                    Rabeeh Khoury <rabeeh@marvell.com>
   8  *
   9  * Copyright (C) 2003 PMC-Sierra, Inc.,
  10  *      written by Manish Lachwani
  11  *
  12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
  13  *
  14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
  15  *                         Dale Farnsworth <dale@farnsworth.org>
  16  *
  17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
  18  *                                   <sjhill@realitydiluted.com>
  19  *
  20  * Copyright (C) 2007-2008 Marvell Semiconductor
  21  *                         Lennert Buytenhek <buytenh@marvell.com>
  22  *
  23  * This program is free software; you can redistribute it and/or
  24  * modify it under the terms of the GNU General Public License
  25  * as published by the Free Software Foundation; either version 2
  26  * of the License, or (at your option) any later version.
  27  *
  28  * This program is distributed in the hope that it will be useful,
  29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  31  * GNU General Public License for more details.
  32  *
  33  * You should have received a copy of the GNU General Public License
  34  * along with this program; if not, write to the Free Software
  35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
  36  */
  37
  38 #include <linux/init.h>
  39 #include <linux/dma-mapping.h>
  40 #include <linux/in.h>
  41 #include <linux/ip.h>
  42 #include <linux/tcp.h>
  43 #include <linux/udp.h>
  44 #include <linux/etherdevice.h>
  45 #include <linux/delay.h>
  46 #include <linux/ethtool.h>
  47 #include <linux/platform_device.h>
  48 #include <linux/module.h>
  49 #include <linux/kernel.h>
  50 #include <linux/spinlock.h>
  51 #include <linux/workqueue.h>
  52 #include <linux/phy.h>
  53 #include <linux/mv643xx_eth.h>
  54 #include <linux/io.h>
  55 #include <linux/types.h>
  56 #include <linux/inet_lro.h>
  57 #include <asm/system.h>
  58
  59 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
  60 static char mv643xx_eth_driver_version[] = "1.4";
  61
  62
  63 /*
  64  * Registers shared between all ports.
  65  */
  66 #define PHY_ADDR                        0x0000
  67 #define SMI_REG                         0x0004
  68 #define  SMI_BUSY                       0x10000000
  69 #define  SMI_READ_VALID                 0x08000000
  70 #define  SMI_OPCODE_READ                0x04000000
  71 #define  SMI_OPCODE_WRITE               0x00000000
  72 #define ERR_INT_CAUSE                   0x0080
  73 #define  ERR_INT_SMI_DONE               0x00000010
  74 #define ERR_INT_MASK                    0x0084
  75 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
  76 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
  77 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
  78 #define WINDOW_BAR_ENABLE               0x0290
  79 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
  80
  81 /*
  82  * Main per-port registers.  These live at offset 0x0400 for
  83  * port #0, 0x0800 for port #1, and 0x0c00 for port #2.
  84  */
  85 #define PORT_CONFIG                     0x0000
  86 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
  87 #define PORT_CONFIG_EXT                 0x0004
  88 #define MAC_ADDR_LOW                    0x0014
  89 #define MAC_ADDR_HIGH                   0x0018
  90 #define SDMA_CONFIG                     0x001c
  91 #define PORT_SERIAL_CONTROL             0x003c
  92 #define PORT_STATUS                     0x0044
  93 #define  TX_FIFO_EMPTY                  0x00000400
  94 #define  TX_IN_PROGRESS                 0x00000080
  95 #define  PORT_SPEED_MASK                0x00000030
  96 #define  PORT_SPEED_1000                0x00000010
  97 #define  PORT_SPEED_100                 0x00000020
  98 #define  PORT_SPEED_10                  0x00000000
  99 #define  FLOW_CONTROL_ENABLED           0x00000008
 100 #define  FULL_DUPLEX                    0x00000004
 101 #define  LINK_UP                        0x00000002
 102 #define TXQ_COMMAND                     0x0048
 103 #define TXQ_FIX_PRIO_CONF               0x004c
 104 #define TX_BW_RATE                      0x0050
 105 #define TX_BW_MTU                       0x0058
 106 #define TX_BW_BURST                     0x005c
 107 #define INT_CAUSE                       0x0060
 108 #define  INT_TX_END                     0x07f80000
 109 #define  INT_RX                         0x000003fc
 110 #define  INT_EXT                        0x00000002
 111 #define INT_CAUSE_EXT                   0x0064
 112 #define  INT_EXT_LINK_PHY               0x00110000
 113 #define  INT_EXT_TX                     0x000000ff
 114 #define INT_MASK                        0x0068
 115 #define INT_MASK_EXT                    0x006c
 116 #define TX_FIFO_URGENT_THRESHOLD        0x0074
 117 #define TXQ_FIX_PRIO_CONF_MOVED         0x00dc
 118 #define TX_BW_RATE_MOVED                0x00e0
 119 #define TX_BW_MTU_MOVED                 0x00e8
 120 #define TX_BW_BURST_MOVED               0x00ec
 121 #define RXQ_CURRENT_DESC_PTR(q)         (0x020c + ((q) << 4))
 122 #define RXQ_COMMAND                     0x0280
 123 #define TXQ_CURRENT_DESC_PTR(q)         (0x02c0 + ((q) << 2))
 124 #define TXQ_BW_TOKENS(q)                (0x0300 + ((q) << 4))
 125 #define TXQ_BW_CONF(q)                  (0x0304 + ((q) << 4))
 126 #define TXQ_BW_WRR_CONF(q)              (0x0308 + ((q) << 4))
 127
 128 /*
 129  * Misc per-port registers.
 130  */
 131 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
 132 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
 133 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
 134 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
 135
 136
 137 /*
 138  * SDMA configuration register.
 139  */
 140 #define RX_BURST_SIZE_4_64BIT           (2 << 1)
 141 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
 142 #define BLM_RX_NO_SWAP                  (1 << 4)
 143 #define BLM_TX_NO_SWAP                  (1 << 5)
 144 #define TX_BURST_SIZE_4_64BIT           (2 << 22)
 145 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
 146
 147 #if defined(__BIG_ENDIAN)
 148 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 149                 (RX_BURST_SIZE_4_64BIT  |       \
 150                  TX_BURST_SIZE_4_64BIT)
 151 #elif defined(__LITTLE_ENDIAN)
 152 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
 153                 (RX_BURST_SIZE_4_64BIT  |       \
 154                  BLM_RX_NO_SWAP         |       \
 155                  BLM_TX_NO_SWAP         |       \
 156                  TX_BURST_SIZE_4_64BIT)
 157 #else
 158 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 159 #endif
 160
 161
 162 /*
 163  * Port serial control register.
 164  */
 165 #define SET_MII_SPEED_TO_100                    (1 << 24)
 166 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
 167 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
 168 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
 169 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
 170 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
 171 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
 172 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
 173 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
 174 #define FORCE_LINK_PASS                         (1 << 1)
 175 #define SERIAL_PORT_ENABLE                      (1 << 0)
 176
 177 #define DEFAULT_RX_QUEUE_SIZE           128
 178 #define DEFAULT_TX_QUEUE_SIZE           256
 179
 180
 181 /*
 182  * RX/TX descriptors.
 183  */
 184 #if defined(__BIG_ENDIAN)
 185 struct rx_desc {
 186         u16 byte_cnt;           /* Descriptor buffer byte count         */
 187         u16 buf_size;           /* Buffer size                          */
 188         u32 cmd_sts;            /* Descriptor command status            */
 189         u32 next_desc_ptr;      /* Next descriptor pointer              */
 190         u32 buf_ptr;            /* Descriptor buffer pointer            */
 191 };
 192
 193 struct tx_desc {
 194         u16 byte_cnt;           /* buffer byte count                    */
 195         u16 l4i_chk;            /* CPU provided TCP checksum            */
 196         u32 cmd_sts;            /* Command/status field                 */
 197         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 198         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 199 };
 200 #elif defined(__LITTLE_ENDIAN)
 201 struct rx_desc {
 202         u32 cmd_sts;            /* Descriptor command status            */
 203         u16 buf_size;           /* Buffer size                          */
 204         u16 byte_cnt;           /* Descriptor buffer byte count         */
 205         u32 buf_ptr;            /* Descriptor buffer pointer            */
 206         u32 next_desc_ptr;      /* Next descriptor pointer              */
 207 };
 208
 209 struct tx_desc {
 210         u32 cmd_sts;            /* Command/status field                 */
 211         u16 l4i_chk;            /* CPU provided TCP checksum            */
 212         u16 byte_cnt;           /* buffer byte count                    */
 213         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
 214         u32 next_desc_ptr;      /* Pointer to next descriptor           */
 215 };
 216 #else
 217 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
 218 #endif
 219
 220 /* RX & TX descriptor command */
 221 #define BUFFER_OWNED_BY_DMA             0x80000000
 222
 223 /* RX & TX descriptor status */
 224 #define ERROR_SUMMARY                   0x00000001
 225
 226 /* RX descriptor status */
 227 #define LAYER_4_CHECKSUM_OK             0x40000000
 228 #define RX_ENABLE_INTERRUPT             0x20000000
 229 #define RX_FIRST_DESC                   0x08000000
 230 #define RX_LAST_DESC                    0x04000000
 231 #define RX_IP_HDR_OK                    0x02000000
 232 #define RX_PKT_IS_IPV4                  0x01000000
 233 #define RX_PKT_IS_ETHERNETV2            0x00800000
 234 #define RX_PKT_LAYER4_TYPE_MASK         0x00600000
 235 #define RX_PKT_LAYER4_TYPE_TCP_IPV4     0x00000000
 236 #define RX_PKT_IS_VLAN_TAGGED           0x00080000
 237
 238 /* TX descriptor command */
 239 #define TX_ENABLE_INTERRUPT             0x00800000
 240 #define GEN_CRC                         0x00400000
 241 #define TX_FIRST_DESC                   0x00200000
 242 #define TX_LAST_DESC                    0x00100000
 243 #define ZERO_PADDING                    0x00080000
 244 #define GEN_IP_V4_CHECKSUM              0x00040000
 245 #define GEN_TCP_UDP_CHECKSUM            0x00020000
 246 #define UDP_FRAME                       0x00010000
 247 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
 248 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
 249
 250 #define TX_IHL_SHIFT                    11
 251
 252
 253 /* global *******************************************************************/
 254 struct mv643xx_eth_shared_private {
 255         /*
 256          * Ethernet controller base address.
 257          */
 258         void __iomem *base;
 259
 260         /*
 261          * Points at the right SMI instance to use.
 262          */
 263         struct mv643xx_eth_shared_private *smi;
 264
 265         /*
 266          * Provides access to local SMI interface.
 267          */
 268         struct mii_bus *smi_bus;
 269
 270         /*
 271          * If we have access to the error interrupt pin (which is
 272          * somewhat misnamed as it not only reflects internal errors
 273          * but also reflects SMI completion), use that to wait for
 274          * SMI access completion instead of polling the SMI busy bit.
 275          */
 276         int err_interrupt;
 277         wait_queue_head_t smi_busy_wait;
 278
 279         /*
 280          * Per-port MBUS window access register value.
 281          */
 282         u32 win_protect;
 283
 284         /*
 285          * Hardware-specific parameters.
 286          */
 287         unsigned int t_clk;
 288         int extended_rx_coal_limit;
 289         int tx_bw_control;
 290 };
 291
 292 #define TX_BW_CONTROL_ABSENT            0
 293 #define TX_BW_CONTROL_OLD_LAYOUT        1
 294 #define TX_BW_CONTROL_NEW_LAYOUT        2
 295
 296 static int mv643xx_eth_open(struct net_device *dev);
 297 static int mv643xx_eth_stop(struct net_device *dev);
 298
 299
 300 /* per-port *****************************************************************/
 301 struct mib_counters {
 302         u64 good_octets_received;
 303         u32 bad_octets_received;
 304         u32 internal_mac_transmit_err;
 305         u32 good_frames_received;
 306         u32 bad_frames_received;
 307         u32 broadcast_frames_received;
 308         u32 multicast_frames_received;
 309         u32 frames_64_octets;
 310         u32 frames_65_to_127_octets;
 311         u32 frames_128_to_255_octets;
 312         u32 frames_256_to_511_octets;
 313         u32 frames_512_to_1023_octets;
 314         u32 frames_1024_to_max_octets;
 315         u64 good_octets_sent;
 316         u32 good_frames_sent;
 317         u32 excessive_collision;
 318         u32 multicast_frames_sent;
 319         u32 broadcast_frames_sent;
 320         u32 unrec_mac_control_received;
 321         u32 fc_sent;
 322         u32 good_fc_received;
 323         u32 bad_fc_received;
 324         u32 undersize_received;
 325         u32 fragments_received;
 326         u32 oversize_received;
 327         u32 jabber_received;
 328         u32 mac_receive_error;
 329         u32 bad_crc_event;
 330         u32 collision;
 331         u32 late_collision;
 332 };
 333
 334 struct lro_counters {
 335         u32 lro_aggregated;
 336         u32 lro_flushed;
 337         u32 lro_no_desc;
 338 };
 339
 340 struct rx_queue {
 341         int index;
 342
 343         int rx_ring_size;
 344
 345         int rx_desc_count;
 346         int rx_curr_desc;
 347         int rx_used_desc;
 348
 349         struct rx_desc *rx_desc_area;
 350         dma_addr_t rx_desc_dma;
 351         int rx_desc_area_size;
 352         struct sk_buff **rx_skb;
 353
 354         struct net_lro_mgr lro_mgr;
 355         struct net_lro_desc lro_arr[8];
 356 };
 357
 358 struct tx_queue {
 359         int index;
 360
 361         int tx_ring_size;
 362
 363         int tx_desc_count;
 364         int tx_curr_desc;
 365         int tx_used_desc;
 366
 367         struct tx_desc *tx_desc_area;
 368         dma_addr_t tx_desc_dma;
 369         int tx_desc_area_size;
 370
 371         struct sk_buff_head tx_skb;
 372
 373         unsigned long tx_packets;
 374         unsigned long tx_bytes;
 375         unsigned long tx_dropped;
 376 };
 377
 378 struct mv643xx_eth_private {
 379         struct mv643xx_eth_shared_private *shared;
 380         void __iomem *base;
 381         int port_num;
 382
 383         struct net_device *dev;
 384
 385         struct phy_device *phy;
 386
 387         struct timer_list mib_counters_timer;
 388         spinlock_t mib_counters_lock;
 389         struct mib_counters mib_counters;
 390
 391         struct lro_counters lro_counters;
 392
 393         struct work_struct tx_timeout_task;
 394
 395         struct napi_struct napi;
 396         u8 oom;
 397         u8 work_link;
 398         u8 work_tx;
 399         u8 work_tx_end;
 400         u8 work_rx;
 401         u8 work_rx_refill;
 402
 403         int skb_size;
 404         struct sk_buff_head rx_recycle;
 405
 406         /*
 407          * RX state.
 408          */
 409         int rx_ring_size;
 410         unsigned long rx_desc_sram_addr;
 411         int rx_desc_sram_size;
 412         int rxq_count;
 413         struct timer_list rx_oom;
 414         struct rx_queue rxq[8];
 415
 416         /*
 417          * TX state.
 418          */
 419         int tx_ring_size;
 420         unsigned long tx_desc_sram_addr;
 421         int tx_desc_sram_size;
 422         int txq_count;
 423         struct tx_queue txq[8];
 424 };
 425
 426
 427 /* port register accessors **************************************************/
 428 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
 429 {
 430         return readl(mp->shared->base + offset);
 431 }
 432
 433 static inline u32 rdlp(struct mv643xx_eth_private *mp, int offset)
 434 {
 435         return readl(mp->base + offset);
 436 }
 437
 438 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
 439 {
 440         writel(data, mp->shared->base + offset);
 441 }
 442
 443 static inline void wrlp(struct mv643xx_eth_private *mp, int offset, u32 data)
 444 {
 445         writel(data, mp->base + offset);
 446 }
 447
 448
 449 /* rxq/txq helper functions *************************************************/
 450 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
 451 {
 452         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
 453 }
 454
 455 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
 456 {
 457         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
 458 }
 459
 460 static void rxq_enable(struct rx_queue *rxq)
 461 {
 462         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 463         wrlp(mp, RXQ_COMMAND, 1 << rxq->index);
 464 }
 465
 466 static void rxq_disable(struct rx_queue *rxq)
 467 {
 468         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 469         u8 mask = 1 << rxq->index;
 470
 471         wrlp(mp, RXQ_COMMAND, mask << 8);
 472         while (rdlp(mp, RXQ_COMMAND) & mask)
 473                 udelay(10);
 474 }
 475
 476 static void txq_reset_hw_ptr(struct tx_queue *txq)
 477 {
 478         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 479         u32 addr;
 480
 481         addr = (u32)txq->tx_desc_dma;
 482         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
 483         wrlp(mp, TXQ_CURRENT_DESC_PTR(txq->index), addr);
 484 }
 485
 486 static void txq_enable(struct tx_queue *txq)
 487 {
 488         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 489         wrlp(mp, TXQ_COMMAND, 1 << txq->index);
 490 }
 491
 492 static void txq_disable(struct tx_queue *txq)
 493 {
 494         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 495         u8 mask = 1 << txq->index;
 496
 497         wrlp(mp, TXQ_COMMAND, mask << 8);
 498         while (rdlp(mp, TXQ_COMMAND) & mask)
 499                 udelay(10);
 500 }
 501
 502 static void txq_maybe_wake(struct tx_queue *txq)
 503 {
 504         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 505         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 506
 507         if (netif_tx_queue_stopped(nq)) {
 508                 __netif_tx_lock(nq, smp_processor_id());
 509                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
 510                         netif_tx_wake_queue(nq);
 511                 __netif_tx_unlock(nq);
 512         }
 513 }
 514
 515
 516 /* rx napi ******************************************************************/
 517 static int
 518 mv643xx_get_skb_header(struct sk_buff *skb, void **iphdr, void **tcph,
 519                        u64 *hdr_flags, void *priv)
 520 {
 521         unsigned long cmd_sts = (unsigned long)priv;
 522
 523         /*
 524          * Make sure that this packet is Ethernet II, is not VLAN
 525          * tagged, is IPv4, has a valid IP header, and is TCP.
 526          */
 527         if ((cmd_sts & (RX_IP_HDR_OK | RX_PKT_IS_IPV4 |
 528                        RX_PKT_IS_ETHERNETV2 | RX_PKT_LAYER4_TYPE_MASK |
 529                        RX_PKT_IS_VLAN_TAGGED)) !=
 530             (RX_IP_HDR_OK | RX_PKT_IS_IPV4 |
 531              RX_PKT_IS_ETHERNETV2 | RX_PKT_LAYER4_TYPE_TCP_IPV4))
 532                 return -1;
 533
 534         skb_reset_network_header(skb);
 535         skb_set_transport_header(skb, ip_hdrlen(skb));
 536         *iphdr = ip_hdr(skb);
 537         *tcph = tcp_hdr(skb);
 538         *hdr_flags = LRO_IPV4 | LRO_TCP;
 539
 540         return 0;
 541 }
 542
 543 static int rxq_process(struct rx_queue *rxq, int budget)
 544 {
 545         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 546         struct net_device_stats *stats = &mp->dev->stats;
 547         int lro_flush_needed;
 548         int rx;
 549
 550         lro_flush_needed = 0;
 551         rx = 0;
 552         while (rx < budget && rxq->rx_desc_count) {
 553                 struct rx_desc *rx_desc;
 554                 unsigned int cmd_sts;
 555                 struct sk_buff *skb;
 556                 u16 byte_cnt;
 557
 558                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
 559
 560                 cmd_sts = rx_desc->cmd_sts;
 561                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
 562                         break;
 563                 rmb();
 564
 565                 skb = rxq->rx_skb[rxq->rx_curr_desc];
 566                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
 567
 568                 rxq->rx_curr_desc++;
 569                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
 570                         rxq->rx_curr_desc = 0;
 571
 572                 dma_unmap_single(NULL, rx_desc->buf_ptr,
 573                                  rx_desc->buf_size, DMA_FROM_DEVICE);
 574                 rxq->rx_desc_count--;
 575                 rx++;
 576
 577                 mp->work_rx_refill |= 1 << rxq->index;
 578
 579                 byte_cnt = rx_desc->byte_cnt;
 580
 581                 /*
 582                  * Update statistics.
 583                  *
 584                  * Note that the descriptor byte count includes 2 dummy
 585                  * bytes automatically inserted by the hardware at the
 586                  * start of the packet (which we don't count), and a 4
 587                  * byte CRC at the end of the packet (which we do count).
 588                  */
 589                 stats->rx_packets++;
 590                 stats->rx_bytes += byte_cnt - 2;
 591
 592                 /*
 593                  * In case we received a packet without first / last bits
 594                  * on, or the error summary bit is set, the packet needs
 595                  * to be dropped.
 596                  */
 597                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC | ERROR_SUMMARY))
 598                         != (RX_FIRST_DESC | RX_LAST_DESC))
 599                         goto err;
 600
 601                 /*
 602                  * The -4 is for the CRC in the trailer of the
 603                  * received packet
 604                  */
 605                 skb_put(skb, byte_cnt - 2 - 4);
 606
 607                 if (cmd_sts & LAYER_4_CHECKSUM_OK)
 608                         skb->ip_summed = CHECKSUM_UNNECESSARY;
 609                 skb->protocol = eth_type_trans(skb, mp->dev);
 610
 611                 if (skb->dev->features & NETIF_F_LRO &&
 612                     skb->ip_summed == CHECKSUM_UNNECESSARY) {
 613                         lro_receive_skb(&rxq->lro_mgr, skb, (void *)cmd_sts);
 614                         lro_flush_needed = 1;
 615                 } else
 616                         netif_receive_skb(skb);
 617
 618                 continue;
 619
 620 err:
 621                 stats->rx_dropped++;
 622
 623                 if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
 624                         (RX_FIRST_DESC | RX_LAST_DESC)) {
 625                         if (net_ratelimit())
 626                                 dev_printk(KERN_ERR, &mp->dev->dev,
 627                                            "received packet spanning "
 628                                            "multiple descriptors\n");
 629                 }
 630
 631                 if (cmd_sts & ERROR_SUMMARY)
 632                         stats->rx_errors++;
 633
 634                 dev_kfree_skb(skb);
 635         }
 636
 637         if (lro_flush_needed)
 638                 lro_flush_all(&rxq->lro_mgr);
 639
 640         if (rx < budget)
 641                 mp->work_rx &= ~(1 << rxq->index);
 642
 643         return rx;
 644 }
 645
 646 static int rxq_refill(struct rx_queue *rxq, int budget)
 647 {
 648         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
 649         int refilled;
 650
 651         refilled = 0;
 652         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
 653                 struct sk_buff *skb;
 654                 int unaligned;
 655                 int rx;
 656                 struct rx_desc *rx_desc;
 657
 658                 skb = __skb_dequeue(&mp->rx_recycle);
 659                 if (skb == NULL)
 660                         skb = dev_alloc_skb(mp->skb_size +
 661                                             dma_get_cache_alignment() - 1);
 662
 663                 if (skb == NULL) {
 664                         mp->oom = 1;
 665                         goto oom;
 666                 }
 667
 668                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
 669                 if (unaligned)
 670                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
 671
 672                 refilled++;
 673                 rxq->rx_desc_count++;
 674
 675                 rx = rxq->rx_used_desc++;
 676                 if (rxq->rx_used_desc == rxq->rx_ring_size)
 677                         rxq->rx_used_desc = 0;
 678
 679                 rx_desc = rxq->rx_desc_area + rx;
 680
 681                 rx_desc->buf_ptr = dma_map_single(NULL, skb->data,
 682                                         mp->skb_size, DMA_FROM_DEVICE);
 683                 rx_desc->buf_size = mp->skb_size;
 684                 rxq->rx_skb[rx] = skb;
 685                 wmb();
 686                 rx_desc->cmd_sts = BUFFER_OWNED_BY_DMA | RX_ENABLE_INTERRUPT;
 687                 wmb();
 688
 689                 /*
 690                  * The hardware automatically prepends 2 bytes of
 691                  * dummy data to each received packet, so that the
 692                  * IP header ends up 16-byte aligned.
 693                  */
 694                 skb_reserve(skb, 2);
 695         }
 696
 697         if (refilled < budget)
 698                 mp->work_rx_refill &= ~(1 << rxq->index);
 699
 700 oom:
 701         return refilled;
 702 }
 703
 704
 705 /* tx ***********************************************************************/
 706 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
 707 {
 708         int frag;
 709
 710         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
 711                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
 712                 if (fragp->size <= 8 && fragp->page_offset & 7)
 713                         return 1;
 714         }
 715
 716         return 0;
 717 }
 718
 719 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
 720 {
 721         int nr_frags = skb_shinfo(skb)->nr_frags;
 722         int frag;
 723
 724         for (frag = 0; frag < nr_frags; frag++) {
 725                 skb_frag_t *this_frag;
 726                 int tx_index;
 727                 struct tx_desc *desc;
 728
 729                 this_frag = &skb_shinfo(skb)->frags[frag];
 730                 tx_index = txq->tx_curr_desc++;
 731                 if (txq->tx_curr_desc == txq->tx_ring_size)
 732                         txq->tx_curr_desc = 0;
 733                 desc = &txq->tx_desc_area[tx_index];
 734
 735                 /*
 736                  * The last fragment will generate an interrupt
 737                  * which will free the skb on TX completion.
 738                  */
 739                 if (frag == nr_frags - 1) {
 740                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
 741                                         ZERO_PADDING | TX_LAST_DESC |
 742                                         TX_ENABLE_INTERRUPT;
 743                 } else {
 744                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
 745                 }
 746
 747                 desc->l4i_chk = 0;
 748                 desc->byte_cnt = this_frag->size;
 749                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
 750                                                 this_frag->page_offset,
 751                                                 this_frag->size,
 752                                                 DMA_TO_DEVICE);
 753         }
 754 }
 755
 756 static inline __be16 sum16_as_be(__sum16 sum)
 757 {
 758         return (__force __be16)sum;
 759 }
 760
 761 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
 762 {
 763         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 764         int nr_frags = skb_shinfo(skb)->nr_frags;
 765         int tx_index;
 766         struct tx_desc *desc;
 767         u32 cmd_sts;
 768         u16 l4i_chk;
 769         int length;
 770
 771         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
 772         l4i_chk = 0;
 773
 774         if (skb->ip_summed == CHECKSUM_PARTIAL) {
 775                 int tag_bytes;
 776
 777                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
 778                        skb->protocol != htons(ETH_P_8021Q));
 779
 780                 tag_bytes = (void *)ip_hdr(skb) - (void *)skb->data - ETH_HLEN;
 781                 if (unlikely(tag_bytes & ~12)) {
 782                         if (skb_checksum_help(skb) == 0)
 783                                 goto no_csum;
 784                         kfree_skb(skb);
 785                         return 1;
 786                 }
 787
 788                 if (tag_bytes & 4)
 789                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
 790                 if (tag_bytes & 8)
 791                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
 792
 793                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
 794                            GEN_IP_V4_CHECKSUM   |
 795                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
 796
 797                 switch (ip_hdr(skb)->protocol) {
 798                 case IPPROTO_UDP:
 799                         cmd_sts |= UDP_FRAME;
 800                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
 801                         break;
 802                 case IPPROTO_TCP:
 803                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
 804                         break;
 805                 default:
 806                         BUG();
 807                 }
 808         } else {
 809 no_csum:
 810                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
 811                 cmd_sts |= 5 << TX_IHL_SHIFT;
 812         }
 813
 814         tx_index = txq->tx_curr_desc++;
 815         if (txq->tx_curr_desc == txq->tx_ring_size)
 816                 txq->tx_curr_desc = 0;
 817         desc = &txq->tx_desc_area[tx_index];
 818
 819         if (nr_frags) {
 820                 txq_submit_frag_skb(txq, skb);
 821                 length = skb_headlen(skb);
 822         } else {
 823                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
 824                 length = skb->len;
 825         }
 826
 827         desc->l4i_chk = l4i_chk;
 828         desc->byte_cnt = length;
 829         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
 830
 831         __skb_queue_tail(&txq->tx_skb, skb);
 832
 833         /* ensure all other descriptors are written before first cmd_sts */
 834         wmb();
 835         desc->cmd_sts = cmd_sts;
 836
 837         /* clear TX_END status */
 838         mp->work_tx_end &= ~(1 << txq->index);
 839
 840         /* ensure all descriptors are written before poking hardware */
 841         wmb();
 842         txq_enable(txq);
 843
 844         txq->tx_desc_count += nr_frags + 1;
 845
 846         return 0;
 847 }
 848
 849 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
 850 {
 851         struct mv643xx_eth_private *mp = netdev_priv(dev);
 852         int queue;
 853         struct tx_queue *txq;
 854         struct netdev_queue *nq;
 855
 856         queue = skb_get_queue_mapping(skb);
 857         txq = mp->txq + queue;
 858         nq = netdev_get_tx_queue(dev, queue);
 859
 860         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
 861                 txq->tx_dropped++;
 862                 dev_printk(KERN_DEBUG, &dev->dev,
 863                            "failed to linearize skb with tiny "
 864                            "unaligned fragment\n");
 865                 return NETDEV_TX_BUSY;
 866         }
 867
 868         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
 869                 if (net_ratelimit())
 870                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
 871                 kfree_skb(skb);
 872                 return NETDEV_TX_OK;
 873         }
 874
 875         if (!txq_submit_skb(txq, skb)) {
 876                 int entries_left;
 877
 878                 txq->tx_bytes += skb->len;
 879                 txq->tx_packets++;
 880                 dev->trans_start = jiffies;
 881
 882                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
 883                 if (entries_left < MAX_SKB_FRAGS + 1)
 884                         netif_tx_stop_queue(nq);
 885         }
 886
 887         return NETDEV_TX_OK;
 888 }
 889
 890
 891 /* tx napi ******************************************************************/
 892 static void txq_kick(struct tx_queue *txq)
 893 {
 894         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 895         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 896         u32 hw_desc_ptr;
 897         u32 expected_ptr;
 898
 899         __netif_tx_lock(nq, smp_processor_id());
 900
 901         if (rdlp(mp, TXQ_COMMAND) & (1 << txq->index))
 902                 goto out;
 903
 904         hw_desc_ptr = rdlp(mp, TXQ_CURRENT_DESC_PTR(txq->index));
 905         expected_ptr = (u32)txq->tx_desc_dma +
 906                                 txq->tx_curr_desc * sizeof(struct tx_desc);
 907
 908         if (hw_desc_ptr != expected_ptr)
 909                 txq_enable(txq);
 910
 911 out:
 912         __netif_tx_unlock(nq);
 913
 914         mp->work_tx_end &= ~(1 << txq->index);
 915 }
 916
 917 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
 918 {
 919         struct mv643xx_eth_private *mp = txq_to_mp(txq);
 920         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
 921         int reclaimed;
 922
 923         __netif_tx_lock(nq, smp_processor_id());
 924
 925         reclaimed = 0;
 926         while (reclaimed < budget && txq->tx_desc_count > 0) {
 927                 int tx_index;
 928                 struct tx_desc *desc;
 929                 u32 cmd_sts;
 930                 struct sk_buff *skb;
 931
 932                 tx_index = txq->tx_used_desc;
 933                 desc = &txq->tx_desc_area[tx_index];
 934                 cmd_sts = desc->cmd_sts;
 935
 936                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
 937                         if (!force)
 938                                 break;
 939                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
 940                 }
 941
 942                 txq->tx_used_desc = tx_index + 1;
 943                 if (txq->tx_used_desc == txq->tx_ring_size)
 944                         txq->tx_used_desc = 0;
 945
 946                 reclaimed++;
 947                 txq->tx_desc_count--;
 948
 949                 skb = NULL;
 950                 if (cmd_sts & TX_LAST_DESC)
 951                         skb = __skb_dequeue(&txq->tx_skb);
 952
 953                 if (cmd_sts & ERROR_SUMMARY) {
 954                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
 955                         mp->dev->stats.tx_errors++;
 956                 }
 957
 958                 if (cmd_sts & TX_FIRST_DESC) {
 959                         dma_unmap_single(NULL, desc->buf_ptr,
 960                                          desc->byte_cnt, DMA_TO_DEVICE);
 961                 } else {
 962                         dma_unmap_page(NULL, desc->buf_ptr,
 963                                        desc->byte_cnt, DMA_TO_DEVICE);
 964                 }
 965
 966                 if (skb != NULL) {
 967                         if (skb_queue_len(&mp->rx_recycle) <
 968                                         mp->rx_ring_size &&
 969                             skb_recycle_check(skb, mp->skb_size +
 970                                         dma_get_cache_alignment() - 1))
 971                                 __skb_queue_head(&mp->rx_recycle, skb);
 972                         else
 973                                 dev_kfree_skb(skb);
 974                 }
 975         }
 976
 977         __netif_tx_unlock(nq);
 978
 979         if (reclaimed < budget)
 980                 mp->work_tx &= ~(1 << txq->index);
 981
 982         return reclaimed;
 983 }
 984
 985
 986 /* tx rate control **********************************************************/
 987 /*
 988  * Set total maximum TX rate (shared by all TX queues for this port)
 989  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
 990  */
 991 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
 992 {
 993         int token_rate;
 994         int mtu;
 995         int bucket_size;
 996
 997         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
 998         if (token_rate > 1023)
 999                 token_rate = 1023;
1000
1001         mtu = (mp->dev->mtu + 255) >> 8;
1002         if (mtu > 63)
1003                 mtu = 63;
1004
1005         bucket_size = (burst + 255) >> 8;
1006         if (bucket_size > 65535)
1007                 bucket_size = 65535;
1008
1009         switch (mp->shared->tx_bw_control) {
1010         case TX_BW_CONTROL_OLD_LAYOUT:
1011                 wrlp(mp, TX_BW_RATE, token_rate);
1012                 wrlp(mp, TX_BW_MTU, mtu);
1013                 wrlp(mp, TX_BW_BURST, bucket_size);
1014                 break;
1015         case TX_BW_CONTROL_NEW_LAYOUT:
1016                 wrlp(mp, TX_BW_RATE_MOVED, token_rate);
1017                 wrlp(mp, TX_BW_MTU_MOVED, mtu);
1018                 wrlp(mp, TX_BW_BURST_MOVED, bucket_size);
1019                 break;
1020         }
1021 }
1022
1023 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
1024 {
1025         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1026         int token_rate;
1027         int bucket_size;
1028
1029         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
1030         if (token_rate > 1023)
1031                 token_rate = 1023;
1032
1033         bucket_size = (burst + 255) >> 8;
1034         if (bucket_size > 65535)
1035                 bucket_size = 65535;
1036
1037         wrlp(mp, TXQ_BW_TOKENS(txq->index), token_rate << 14);
1038         wrlp(mp, TXQ_BW_CONF(txq->index), (bucket_size << 10) | token_rate);
1039 }
1040
1041 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
1042 {
1043         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1044         int off;
1045         u32 val;
1046
1047         /*
1048          * Turn on fixed priority mode.
1049          */
1050         off = 0;
1051         switch (mp->shared->tx_bw_control) {
1052         case TX_BW_CONTROL_OLD_LAYOUT:
1053                 off = TXQ_FIX_PRIO_CONF;
1054                 break;
1055         case TX_BW_CONTROL_NEW_LAYOUT:
1056                 off = TXQ_FIX_PRIO_CONF_MOVED;
1057                 break;
1058         }
1059
1060         if (off) {
1061                 val = rdlp(mp, off);
1062                 val |= 1 << txq->index;
1063                 wrlp(mp, off, val);
1064         }
1065 }
1066
1067 static void txq_set_wrr(struct tx_queue *txq, int weight)
1068 {
1069         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1070         int off;
1071         u32 val;
1072
1073         /*
1074          * Turn off fixed priority mode.
1075          */
1076         off = 0;
1077         switch (mp->shared->tx_bw_control) {
1078         case TX_BW_CONTROL_OLD_LAYOUT:
1079                 off = TXQ_FIX_PRIO_CONF;
1080                 break;
1081         case TX_BW_CONTROL_NEW_LAYOUT:
1082                 off = TXQ_FIX_PRIO_CONF_MOVED;
1083                 break;
1084         }
1085
1086         if (off) {
1087                 val = rdlp(mp, off);
1088                 val &= ~(1 << txq->index);
1089                 wrlp(mp, off, val);
1090
1091                 /*
1092                  * Configure WRR weight for this queue.
1093                  */
1094
1095                 val = rdlp(mp, off);
1096                 val = (val & ~0xff) | (weight & 0xff);
1097                 wrlp(mp, TXQ_BW_WRR_CONF(txq->index), val);
1098         }
1099 }
1100
1101
1102 /* mii management interface *************************************************/
1103 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1104 {
1105         struct mv643xx_eth_shared_private *msp = dev_id;
1106
1107         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1108                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1109                 wake_up(&msp->smi_busy_wait);
1110                 return IRQ_HANDLED;
1111         }
1112
1113         return IRQ_NONE;
1114 }
1115
1116 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1117 {
1118         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1119 }
1120
1121 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1122 {
1123         if (msp->err_interrupt == NO_IRQ) {
1124                 int i;
1125
1126                 for (i = 0; !smi_is_done(msp); i++) {
1127                         if (i == 10)
1128                                 return -ETIMEDOUT;
1129                         msleep(10);
1130                 }
1131
1132                 return 0;
1133         }
1134
1135         if (!smi_is_done(msp)) {
1136                 wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1137                                    msecs_to_jiffies(100));
1138                 if (!smi_is_done(msp))
1139                         return -ETIMEDOUT;
1140         }
1141
1142         return 0;
1143 }
1144
1145 static int smi_bus_read(struct mii_bus *bus, int addr, int reg)
1146 {
1147         struct mv643xx_eth_shared_private *msp = bus->priv;
1148         void __iomem *smi_reg = msp->base + SMI_REG;
1149         int ret;
1150
1151         if (smi_wait_ready(msp)) {
1152                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1153                 return -ETIMEDOUT;
1154         }
1155
1156         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1157
1158         if (smi_wait_ready(msp)) {
1159                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1160                 return -ETIMEDOUT;
1161         }
1162
1163         ret = readl(smi_reg);
1164         if (!(ret & SMI_READ_VALID)) {
1165                 printk(KERN_WARNING "mv643xx_eth: SMI bus read not valid\n");
1166                 return -ENODEV;
1167         }
1168
1169         return ret & 0xffff;
1170 }
1171
1172 static int smi_bus_write(struct mii_bus *bus, int addr, int reg, u16 val)
1173 {
1174         struct mv643xx_eth_shared_private *msp = bus->priv;
1175         void __iomem *smi_reg = msp->base + SMI_REG;
1176
1177         if (smi_wait_ready(msp)) {
1178                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1179                 return -ETIMEDOUT;
1180         }
1181
1182         writel(SMI_OPCODE_WRITE | (reg << 21) |
1183                 (addr << 16) | (val & 0xffff), smi_reg);
1184
1185         if (smi_wait_ready(msp)) {
1186                 printk(KERN_WARNING "mv643xx_eth: SMI bus busy timeout\n");
1187                 return -ETIMEDOUT;
1188         }
1189
1190         return 0;
1191 }
1192
1193
1194 /* statistics ***************************************************************/
1195 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1196 {
1197         struct mv643xx_eth_private *mp = netdev_priv(dev);
1198         struct net_device_stats *stats = &dev->stats;
1199         unsigned long tx_packets = 0;
1200         unsigned long tx_bytes = 0;
1201         unsigned long tx_dropped = 0;
1202         int i;
1203
1204         for (i = 0; i < mp->txq_count; i++) {
1205                 struct tx_queue *txq = mp->txq + i;
1206
1207                 tx_packets += txq->tx_packets;
1208                 tx_bytes += txq->tx_bytes;
1209                 tx_dropped += txq->tx_dropped;
1210         }
1211
1212         stats->tx_packets = tx_packets;
1213         stats->tx_bytes = tx_bytes;
1214         stats->tx_dropped = tx_dropped;
1215
1216         return stats;
1217 }
1218
1219 static void mv643xx_eth_grab_lro_stats(struct mv643xx_eth_private *mp)
1220 {
1221         u32 lro_aggregated = 0;
1222         u32 lro_flushed = 0;
1223         u32 lro_no_desc = 0;
1224         int i;
1225
1226         for (i = 0; i < mp->rxq_count; i++) {
1227                 struct rx_queue *rxq = mp->rxq + i;
1228
1229                 lro_aggregated += rxq->lro_mgr.stats.aggregated;
1230                 lro_flushed += rxq->lro_mgr.stats.flushed;
1231                 lro_no_desc += rxq->lro_mgr.stats.no_desc;
1232         }
1233
1234         mp->lro_counters.lro_aggregated = lro_aggregated;
1235         mp->lro_counters.lro_flushed = lro_flushed;
1236         mp->lro_counters.lro_no_desc = lro_no_desc;
1237 }
1238
1239 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1240 {
1241         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1242 }
1243
1244 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1245 {
1246         int i;
1247
1248         for (i = 0; i < 0x80; i += 4)
1249                 mib_read(mp, i);
1250 }
1251
1252 static void mib_counters_update(struct mv643xx_eth_private *mp)
1253 {
1254         struct mib_counters *p = &mp->mib_counters;
1255
1256         spin_lock_bh(&mp->mib_counters_lock);
1257         p->good_octets_received += mib_read(mp, 0x00);
1258         p->bad_octets_received += mib_read(mp, 0x08);
1259         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1260         p->good_frames_received += mib_read(mp, 0x10);
1261         p->bad_frames_received += mib_read(mp, 0x14);
1262         p->broadcast_frames_received += mib_read(mp, 0x18);
1263         p->multicast_frames_received += mib_read(mp, 0x1c);
1264         p->frames_64_octets += mib_read(mp, 0x20);
1265         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1266         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1267         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1268         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1269         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1270         p->good_octets_sent += mib_read(mp, 0x38);
1271         p->good_frames_sent += mib_read(mp, 0x40);
1272         p->excessive_collision += mib_read(mp, 0x44);
1273         p->multicast_frames_sent += mib_read(mp, 0x48);
1274         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1275         p->unrec_mac_control_received += mib_read(mp, 0x50);
1276         p->fc_sent += mib_read(mp, 0x54);
1277         p->good_fc_received += mib_read(mp, 0x58);
1278         p->bad_fc_received += mib_read(mp, 0x5c);
1279         p->undersize_received += mib_read(mp, 0x60);
1280         p->fragments_received += mib_read(mp, 0x64);
1281         p->oversize_received += mib_read(mp, 0x68);
1282         p->jabber_received += mib_read(mp, 0x6c);
1283         p->mac_receive_error += mib_read(mp, 0x70);
1284         p->bad_crc_event += mib_read(mp, 0x74);
1285         p->collision += mib_read(mp, 0x78);
1286         p->late_collision += mib_read(mp, 0x7c);
1287         spin_unlock_bh(&mp->mib_counters_lock);
1288
1289         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1290 }
1291
1292 static void mib_counters_timer_wrapper(unsigned long _mp)
1293 {
1294         struct mv643xx_eth_private *mp = (void *)_mp;
1295
1296         mib_counters_update(mp);
1297 }
1298
1299
1300 /* interrupt coalescing *****************************************************/
1301 /*
1302  * Hardware coalescing parameters are set in units of 64 t_clk
1303  * cycles.  I.e.:
1304  *
1305  *      coal_delay_in_usec = 64000000 * register_value / t_clk_rate
1306  *
1307  *      register_value = coal_delay_in_usec * t_clk_rate / 64000000
1308  *
1309  * In the ->set*() methods, we round the computed register value
1310  * to the nearest integer.
1311  */
1312 static unsigned int get_rx_coal(struct mv643xx_eth_private *mp)
1313 {
1314         u32 val = rdlp(mp, SDMA_CONFIG);
1315         u64 temp;
1316
1317         if (mp->shared->extended_rx_coal_limit)
1318                 temp = ((val & 0x02000000) >> 10) | ((val & 0x003fff80) >> 7);
1319         else
1320                 temp = (val & 0x003fff00) >> 8;
1321
1322         temp *= 64000000;
1323         do_div(temp, mp->shared->t_clk);
1324
1325         return (unsigned int)temp;
1326 }
1327
1328 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1329 {
1330         u64 temp;
1331         u32 val;
1332
1333         temp = (u64)usec * mp->shared->t_clk;
1334         temp += 31999999;
1335         do_div(temp, 64000000);
1336
1337         val = rdlp(mp, SDMA_CONFIG);
1338         if (mp->shared->extended_rx_coal_limit) {
1339                 if (temp > 0xffff)
1340                         temp = 0xffff;
1341                 val &= ~0x023fff80;
1342                 val |= (temp & 0x8000) << 10;
1343                 val |= (temp & 0x7fff) << 7;
1344         } else {
1345                 if (temp > 0x3fff)
1346                         temp = 0x3fff;
1347                 val &= ~0x003fff00;
1348                 val |= (temp & 0x3fff) << 8;
1349         }
1350         wrlp(mp, SDMA_CONFIG, val);
1351 }
1352
1353 static unsigned int get_tx_coal(struct mv643xx_eth_private *mp)
1354 {
1355         u64 temp;
1356
1357         temp = (rdlp(mp, TX_FIFO_URGENT_THRESHOLD) & 0x3fff0) >> 4;
1358         temp *= 64000000;
1359         do_div(temp, mp->shared->t_clk);
1360
1361         return (unsigned int)temp;
1362 }
1363
1364 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int usec)
1365 {
1366         u64 temp;
1367
1368         temp = (u64)usec * mp->shared->t_clk;
1369         temp += 31999999;
1370         do_div(temp, 64000000);
1371
1372         if (temp > 0x3fff)
1373                 temp = 0x3fff;
1374
1375         wrlp(mp, TX_FIFO_URGENT_THRESHOLD, temp << 4);
1376 }
1377
1378
1379 /* ethtool ******************************************************************/
1380 struct mv643xx_eth_stats {
1381         char stat_string[ETH_GSTRING_LEN];
1382         int sizeof_stat;
1383         int netdev_off;
1384         int mp_off;
1385 };
1386
1387 #define SSTAT(m)                                                \
1388         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1389           offsetof(struct net_device, stats.m), -1 }
1390
1391 #define MIBSTAT(m)                                              \
1392         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1393           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1394
1395 #define LROSTAT(m)                                              \
1396         { #m, FIELD_SIZEOF(struct lro_counters, m),             \
1397           -1, offsetof(struct mv643xx_eth_private, lro_counters.m) }
1398
1399 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1400         SSTAT(rx_packets),
1401         SSTAT(tx_packets),
1402         SSTAT(rx_bytes),
1403         SSTAT(tx_bytes),
1404         SSTAT(rx_errors),
1405         SSTAT(tx_errors),
1406         SSTAT(rx_dropped),
1407         SSTAT(tx_dropped),
1408         MIBSTAT(good_octets_received),
1409         MIBSTAT(bad_octets_received),
1410         MIBSTAT(internal_mac_transmit_err),
1411         MIBSTAT(good_frames_received),
1412         MIBSTAT(bad_frames_received),
1413         MIBSTAT(broadcast_frames_received),
1414         MIBSTAT(multicast_frames_received),
1415         MIBSTAT(frames_64_octets),
1416         MIBSTAT(frames_65_to_127_octets),
1417         MIBSTAT(frames_128_to_255_octets),
1418         MIBSTAT(frames_256_to_511_octets),
1419         MIBSTAT(frames_512_to_1023_octets),
1420         MIBSTAT(frames_1024_to_max_octets),
1421         MIBSTAT(good_octets_sent),
1422         MIBSTAT(good_frames_sent),
1423         MIBSTAT(excessive_collision),
1424         MIBSTAT(multicast_frames_sent),
1425         MIBSTAT(broadcast_frames_sent),
1426         MIBSTAT(unrec_mac_control_received),
1427         MIBSTAT(fc_sent),
1428         MIBSTAT(good_fc_received),
1429         MIBSTAT(bad_fc_received),
1430         MIBSTAT(undersize_received),
1431         MIBSTAT(fragments_received),
1432         MIBSTAT(oversize_received),
1433         MIBSTAT(jabber_received),
1434         MIBSTAT(mac_receive_error),
1435         MIBSTAT(bad_crc_event),
1436         MIBSTAT(collision),
1437         MIBSTAT(late_collision),
1438         LROSTAT(lro_aggregated),
1439         LROSTAT(lro_flushed),
1440         LROSTAT(lro_no_desc),
1441 };
1442
1443 static int
1444 mv643xx_eth_get_settings_phy(struct mv643xx_eth_private *mp,
1445                              struct ethtool_cmd *cmd)
1446 {
1447         int err;
1448
1449         err = phy_read_status(mp->phy);
1450         if (err == 0)
1451                 err = phy_ethtool_gset(mp->phy, cmd);
1452
1453         /*
1454          * The MAC does not support 1000baseT_Half.
1455          */
1456         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1457         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1458
1459         return err;
1460 }
1461
1462 static int
1463 mv643xx_eth_get_settings_phyless(struct mv643xx_eth_private *mp,
1464                                  struct ethtool_cmd *cmd)
1465 {
1466         u32 port_status;
1467
1468         port_status = rdlp(mp, PORT_STATUS);
1469
1470         cmd->supported = SUPPORTED_MII;
1471         cmd->advertising = ADVERTISED_MII;
1472         switch (port_status & PORT_SPEED_MASK) {
1473         case PORT_SPEED_10:
1474                 cmd->speed = SPEED_10;
1475                 break;
1476         case PORT_SPEED_100:
1477                 cmd->speed = SPEED_100;
1478                 break;
1479         case PORT_SPEED_1000:
1480                 cmd->speed = SPEED_1000;
1481                 break;
1482         default:
1483                 cmd->speed = -1;
1484                 break;
1485         }
1486         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1487         cmd->port = PORT_MII;
1488         cmd->phy_address = 0;
1489         cmd->transceiver = XCVR_INTERNAL;
1490         cmd->autoneg = AUTONEG_DISABLE;
1491         cmd->maxtxpkt = 1;
1492         cmd->maxrxpkt = 1;
1493
1494         return 0;
1495 }
1496
1497 static int
1498 mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1499 {
1500         struct mv643xx_eth_private *mp = netdev_priv(dev);
1501
1502         if (mp->phy != NULL)
1503                 return mv643xx_eth_get_settings_phy(mp, cmd);
1504         else
1505                 return mv643xx_eth_get_settings_phyless(mp, cmd);
1506 }
1507
1508 static int
1509 mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1510 {
1511         struct mv643xx_eth_private *mp = netdev_priv(dev);
1512
1513         if (mp->phy == NULL)
1514                 return -EINVAL;
1515
1516         /*
1517          * The MAC does not support 1000baseT_Half.
1518          */
1519         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1520
1521         return phy_ethtool_sset(mp->phy, cmd);
1522 }
1523
1524 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1525                                     struct ethtool_drvinfo *drvinfo)
1526 {
1527         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1528         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1529         strncpy(drvinfo->fw_version, "N/A", 32);
1530         strncpy(drvinfo->bus_info, "platform", 32);
1531         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1532 }
1533
1534 static int mv643xx_eth_nway_reset(struct net_device *dev)
1535 {
1536         struct mv643xx_eth_private *mp = netdev_priv(dev);
1537
1538         if (mp->phy == NULL)
1539                 return -EINVAL;
1540
1541         return genphy_restart_aneg(mp->phy);
1542 }
1543
1544 static u32 mv643xx_eth_get_link(struct net_device *dev)
1545 {
1546         return !!netif_carrier_ok(dev);
1547 }
1548
1549 static int
1550 mv643xx_eth_get_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1551 {
1552         struct mv643xx_eth_private *mp = netdev_priv(dev);
1553
1554         ec->rx_coalesce_usecs = get_rx_coal(mp);
1555         ec->tx_coalesce_usecs = get_tx_coal(mp);
1556
1557         return 0;
1558 }
1559
1560 static int
1561 mv643xx_eth_set_coalesce(struct net_device *dev, struct ethtool_coalesce *ec)
1562 {
1563         struct mv643xx_eth_private *mp = netdev_priv(dev);
1564
1565         set_rx_coal(mp, ec->rx_coalesce_usecs);
1566         set_tx_coal(mp, ec->tx_coalesce_usecs);
1567
1568         return 0;
1569 }
1570
1571 static void
1572 mv643xx_eth_get_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1573 {
1574         struct mv643xx_eth_private *mp = netdev_priv(dev);
1575
1576         er->rx_max_pending = 4096;
1577         er->tx_max_pending = 4096;
1578         er->rx_mini_max_pending = 0;
1579         er->rx_jumbo_max_pending = 0;
1580
1581         er->rx_pending = mp->rx_ring_size;
1582         er->tx_pending = mp->tx_ring_size;
1583         er->rx_mini_pending = 0;
1584         er->rx_jumbo_pending = 0;
1585 }
1586
1587 static int
1588 mv643xx_eth_set_ringparam(struct net_device *dev, struct ethtool_ringparam *er)
1589 {
1590         struct mv643xx_eth_private *mp = netdev_priv(dev);
1591
1592         if (er->rx_mini_pending || er->rx_jumbo_pending)
1593                 return -EINVAL;
1594
1595         mp->rx_ring_size = er->rx_pending < 4096 ? er->rx_pending : 4096;
1596         mp->tx_ring_size = er->tx_pending < 4096 ? er->tx_pending : 4096;
1597
1598         if (netif_running(dev)) {
1599                 mv643xx_eth_stop(dev);
1600                 if (mv643xx_eth_open(dev)) {
1601                         dev_printk(KERN_ERR, &dev->dev,
1602                                    "fatal error on re-opening device after "
1603                                    "ring param change\n");
1604                         return -ENOMEM;
1605                 }
1606         }
1607
1608         return 0;
1609 }
1610
1611 static u32
1612 mv643xx_eth_get_rx_csum(struct net_device *dev)
1613 {
1614         struct mv643xx_eth_private *mp = netdev_priv(dev);
1615
1616         return !!(rdlp(mp, PORT_CONFIG) & 0x02000000);
1617 }
1618
1619 static int
1620 mv643xx_eth_set_rx_csum(struct net_device *dev, u32 rx_csum)
1621 {
1622         struct mv643xx_eth_private *mp = netdev_priv(dev);
1623
1624         wrlp(mp, PORT_CONFIG, rx_csum ? 0x02000000 : 0x00000000);
1625
1626         return 0;
1627 }
1628
1629 static void mv643xx_eth_get_strings(struct net_device *dev,
1630                                     uint32_t stringset, uint8_t *data)
1631 {
1632         int i;
1633
1634         if (stringset == ETH_SS_STATS) {
1635                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1636                         memcpy(data + i * ETH_GSTRING_LEN,
1637                                 mv643xx_eth_stats[i].stat_string,
1638                                 ETH_GSTRING_LEN);
1639                 }
1640         }
1641 }
1642
1643 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1644                                           struct ethtool_stats *stats,
1645                                           uint64_t *data)
1646 {
1647         struct mv643xx_eth_private *mp = netdev_priv(dev);
1648         int i;
1649
1650         mv643xx_eth_get_stats(dev);
1651         mib_counters_update(mp);
1652         mv643xx_eth_grab_lro_stats(mp);
1653
1654         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1655                 const struct mv643xx_eth_stats *stat;
1656                 void *p;
1657
1658                 stat = mv643xx_eth_stats + i;
1659
1660                 if (stat->netdev_off >= 0)
1661                         p = ((void *)mp->dev) + stat->netdev_off;
1662                 else
1663                         p = ((void *)mp) + stat->mp_off;
1664
1665                 data[i] = (stat->sizeof_stat == 8) ?
1666                                 *(uint64_t *)p : *(uint32_t *)p;
1667         }
1668 }
1669
1670 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1671 {
1672         if (sset == ETH_SS_STATS)
1673                 return ARRAY_SIZE(mv643xx_eth_stats);
1674
1675         return -EOPNOTSUPP;
1676 }
1677
1678 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1679         .get_settings           = mv643xx_eth_get_settings,
1680         .set_settings           = mv643xx_eth_set_settings,
1681         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1682         .nway_reset             = mv643xx_eth_nway_reset,
1683         .get_link               = mv643xx_eth_get_link,
1684         .get_coalesce           = mv643xx_eth_get_coalesce,
1685         .set_coalesce           = mv643xx_eth_set_coalesce,
1686         .get_ringparam          = mv643xx_eth_get_ringparam,
1687         .set_ringparam          = mv643xx_eth_set_ringparam,
1688         .get_rx_csum            = mv643xx_eth_get_rx_csum,
1689         .set_rx_csum            = mv643xx_eth_set_rx_csum,
1690         .set_tx_csum            = ethtool_op_set_tx_csum,
1691         .set_sg                 = ethtool_op_set_sg,
1692         .get_strings            = mv643xx_eth_get_strings,
1693         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1694         .get_flags              = ethtool_op_get_flags,
1695         .set_flags              = ethtool_op_set_flags,
1696         .get_sset_count         = mv643xx_eth_get_sset_count,
1697 };
1698
1699
1700 /* address handling *********************************************************/
1701 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1702 {
1703         unsigned int mac_h = rdlp(mp, MAC_ADDR_HIGH);
1704         unsigned int mac_l = rdlp(mp, MAC_ADDR_LOW);
1705
1706         addr[0] = (mac_h >> 24) & 0xff;
1707         addr[1] = (mac_h >> 16) & 0xff;
1708         addr[2] = (mac_h >> 8) & 0xff;
1709         addr[3] = mac_h & 0xff;
1710         addr[4] = (mac_l >> 8) & 0xff;
1711         addr[5] = mac_l & 0xff;
1712 }
1713
1714 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1715 {
1716         wrlp(mp, MAC_ADDR_HIGH,
1717                 (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3]);
1718         wrlp(mp, MAC_ADDR_LOW, (addr[4] << 8) | addr[5]);
1719 }
1720
1721 static u32 uc_addr_filter_mask(struct net_device *dev)
1722 {
1723         struct dev_addr_list *uc_ptr;
1724         u32 nibbles;
1725
1726         if (dev->flags & IFF_PROMISC)
1727                 return 0;
1728
1729         nibbles = 1 << (dev->dev_addr[5] & 0x0f);
1730         for (uc_ptr = dev->uc_list; uc_ptr != NULL; uc_ptr = uc_ptr->next) {
1731                 if (memcmp(dev->dev_addr, uc_ptr->da_addr, 5))
1732                         return 0;
1733                 if ((dev->dev_addr[5] ^ uc_ptr->da_addr[5]) & 0xf0)
1734                         return 0;
1735
1736                 nibbles |= 1 << (uc_ptr->da_addr[5] & 0x0f);
1737         }
1738
1739         return nibbles;
1740 }
1741
1742 static void mv643xx_eth_program_unicast_filter(struct net_device *dev)
1743 {
1744         struct mv643xx_eth_private *mp = netdev_priv(dev);
1745         u32 port_config;
1746         u32 nibbles;
1747         int i;
1748
1749         uc_addr_set(mp, dev->dev_addr);
1750
1751         port_config = rdlp(mp, PORT_CONFIG);
1752         nibbles = uc_addr_filter_mask(dev);
1753         if (!nibbles) {
1754                 port_config |= UNICAST_PROMISCUOUS_MODE;
1755                 wrlp(mp, PORT_CONFIG, port_config);
1756                 return;
1757         }
1758
1759         for (i = 0; i < 16; i += 4) {
1760                 int off = UNICAST_TABLE(mp->port_num) + i;
1761                 u32 v;
1762
1763                 v = 0;
1764                 if (nibbles & 1)
1765                         v |= 0x00000001;
1766                 if (nibbles & 2)
1767                         v |= 0x00000100;
1768                 if (nibbles & 4)
1769                         v |= 0x00010000;
1770                 if (nibbles & 8)
1771                         v |= 0x01000000;
1772                 nibbles >>= 4;
1773
1774                 wrl(mp, off, v);
1775         }
1776
1777         port_config &= ~UNICAST_PROMISCUOUS_MODE;
1778         wrlp(mp, PORT_CONFIG, port_config);
1779 }
1780
1781 static int addr_crc(unsigned char *addr)
1782 {
1783         int crc = 0;
1784         int i;
1785
1786         for (i = 0; i < 6; i++) {
1787                 int j;
1788
1789                 crc = (crc ^ addr[i]) << 8;
1790                 for (j = 7; j >= 0; j--) {
1791                         if (crc & (0x100 << j))
1792                                 crc ^= 0x107 << j;
1793                 }
1794         }
1795
1796         return crc;
1797 }
1798
1799 static void mv643xx_eth_program_multicast_filter(struct net_device *dev)
1800 {
1801         struct mv643xx_eth_private *mp = netdev_priv(dev);
1802         u32 *mc_spec;
1803         u32 *mc_other;
1804         struct dev_addr_list *addr;
1805         int i;
1806
1807         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1808                 int port_num;
1809                 u32 accept;
1810                 int i;
1811
1812 oom:
1813                 port_num = mp->port_num;
1814                 accept = 0x01010101;
1815                 for (i = 0; i < 0x100; i += 4) {
1816                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1817                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1818                 }
1819                 return;
1820         }
1821
1822         mc_spec = kmalloc(0x200, GFP_ATOMIC);
1823         if (mc_spec == NULL)
1824                 goto oom;
1825         mc_other = mc_spec + (0x100 >> 2);
1826
1827         memset(mc_spec, 0, 0x100);
1828         memset(mc_other, 0, 0x100);
1829
1830         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1831                 u8 *a = addr->da_addr;
1832                 u32 *table;
1833                 int entry;
1834
1835                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1836                         table = mc_spec;
1837                         entry = a[5];
1838                 } else {
1839                         table = mc_other;
1840                         entry = addr_crc(a);
1841                 }
1842
1843                 table[entry >> 2] |= 1 << (8 * (entry & 3));
1844         }
1845
1846         for (i = 0; i < 0x100; i += 4) {
1847                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, mc_spec[i >> 2]);
1848                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, mc_other[i >> 2]);
1849         }
1850
1851         kfree(mc_spec);
1852 }
1853
1854 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1855 {
1856         mv643xx_eth_program_unicast_filter(dev);
1857         mv643xx_eth_program_multicast_filter(dev);
1858 }
1859
1860 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1861 {
1862         struct sockaddr *sa = addr;
1863
1864         memcpy(dev->dev_addr, sa->sa_data, ETH_ALEN);
1865
1866         netif_addr_lock_bh(dev);
1867         mv643xx_eth_program_unicast_filter(dev);
1868         netif_addr_unlock_bh(dev);
1869
1870         return 0;
1871 }
1872
1873
1874 /* rx/tx queue initialisation ***********************************************/
1875 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1876 {
1877         struct rx_queue *rxq = mp->rxq + index;
1878         struct rx_desc *rx_desc;
1879         int size;
1880         int i;
1881
1882         rxq->index = index;
1883
1884         rxq->rx_ring_size = mp->rx_ring_size;
1885
1886         rxq->rx_desc_count = 0;
1887         rxq->rx_curr_desc = 0;
1888         rxq->rx_used_desc = 0;
1889
1890         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1891
1892         if (index == 0 && size <= mp->rx_desc_sram_size) {
1893                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1894                                                 mp->rx_desc_sram_size);
1895                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1896         } else {
1897                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1898                                                         &rxq->rx_desc_dma,
1899                                                         GFP_KERNEL);
1900         }
1901
1902         if (rxq->rx_desc_area == NULL) {
1903                 dev_printk(KERN_ERR, &mp->dev->dev,
1904                            "can't allocate rx ring (%d bytes)\n", size);
1905                 goto out;
1906         }
1907         memset(rxq->rx_desc_area, 0, size);
1908
1909         rxq->rx_desc_area_size = size;
1910         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1911                                                                 GFP_KERNEL);
1912         if (rxq->rx_skb == NULL) {
1913                 dev_printk(KERN_ERR, &mp->dev->dev,
1914                            "can't allocate rx skb ring\n");
1915                 goto out_free;
1916         }
1917
1918         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1919         for (i = 0; i < rxq->rx_ring_size; i++) {
1920                 int nexti;
1921
1922                 nexti = i + 1;
1923                 if (nexti == rxq->rx_ring_size)
1924                         nexti = 0;
1925
1926                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1927                                         nexti * sizeof(struct rx_desc);
1928         }
1929
1930         rxq->lro_mgr.dev = mp->dev;
1931         memset(&rxq->lro_mgr.stats, 0, sizeof(rxq->lro_mgr.stats));
1932         rxq->lro_mgr.features = LRO_F_NAPI;
1933         rxq->lro_mgr.ip_summed = CHECKSUM_UNNECESSARY;
1934         rxq->lro_mgr.ip_summed_aggr = CHECKSUM_UNNECESSARY;
1935         rxq->lro_mgr.max_desc = ARRAY_SIZE(rxq->lro_arr);
1936         rxq->lro_mgr.max_aggr = 32;
1937         rxq->lro_mgr.frag_align_pad = 0;
1938         rxq->lro_mgr.lro_arr = rxq->lro_arr;
1939         rxq->lro_mgr.get_skb_header = mv643xx_get_skb_header;
1940
1941         memset(&rxq->lro_arr, 0, sizeof(rxq->lro_arr));
1942
1943         return 0;
1944
1945
1946 out_free:
1947         if (index == 0 && size <= mp->rx_desc_sram_size)
1948                 iounmap(rxq->rx_desc_area);
1949         else
1950                 dma_free_coherent(NULL, size,
1951                                   rxq->rx_desc_area,
1952                                   rxq->rx_desc_dma);
1953
1954 out:
1955         return -ENOMEM;
1956 }
1957
1958 static void rxq_deinit(struct rx_queue *rxq)
1959 {
1960         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1961         int i;
1962
1963         rxq_disable(rxq);
1964
1965         for (i = 0; i < rxq->rx_ring_size; i++) {
1966                 if (rxq->rx_skb[i]) {
1967                         dev_kfree_skb(rxq->rx_skb[i]);
1968                         rxq->rx_desc_count--;
1969                 }
1970         }
1971
1972         if (rxq->rx_desc_count) {
1973                 dev_printk(KERN_ERR, &mp->dev->dev,
1974                            "error freeing rx ring -- %d skbs stuck\n",
1975                            rxq->rx_desc_count);
1976         }
1977
1978         if (rxq->index == 0 &&
1979             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1980                 iounmap(rxq->rx_desc_area);
1981         else
1982                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1983                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1984
1985         kfree(rxq->rx_skb);
1986 }
1987
1988 static int txq_init(struct mv643xx_eth_private *mp, int index)
1989 {
1990         struct tx_queue *txq = mp->txq + index;
1991         struct tx_desc *tx_desc;
1992         int size;
1993         int i;
1994
1995         txq->index = index;
1996
1997         txq->tx_ring_size = mp->tx_ring_size;
1998
1999         txq->tx_desc_count = 0;
2000         txq->tx_curr_desc = 0;
2001         txq->tx_used_desc = 0;
2002
2003         size = txq->tx_ring_size * sizeof(struct tx_desc);
2004
2005         if (index == 0 && size <= mp->tx_desc_sram_size) {
2006                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
2007                                                 mp->tx_desc_sram_size);
2008                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
2009         } else {
2010                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
2011                                                         &txq->tx_desc_dma,
2012                                                         GFP_KERNEL);
2013         }
2014
2015         if (txq->tx_desc_area == NULL) {
2016                 dev_printk(KERN_ERR, &mp->dev->dev,
2017                            "can't allocate tx ring (%d bytes)\n", size);
2018                 return -ENOMEM;
2019         }
2020         memset(txq->tx_desc_area, 0, size);
2021
2022         txq->tx_desc_area_size = size;
2023
2024         tx_desc = (struct tx_desc *)txq->tx_desc_area;
2025         for (i = 0; i < txq->tx_ring_size; i++) {
2026                 struct tx_desc *txd = tx_desc + i;
2027                 int nexti;
2028
2029                 nexti = i + 1;
2030                 if (nexti == txq->tx_ring_size)
2031                         nexti = 0;
2032
2033                 txd->cmd_sts = 0;
2034                 txd->next_desc_ptr = txq->tx_desc_dma +
2035                                         nexti * sizeof(struct tx_desc);
2036         }
2037
2038         skb_queue_head_init(&txq->tx_skb);
2039
2040         return 0;
2041 }
2042
2043 static void txq_deinit(struct tx_queue *txq)
2044 {
2045         struct mv643xx_eth_private *mp = txq_to_mp(txq);
2046
2047         txq_disable(txq);
2048         txq_reclaim(txq, txq->tx_ring_size, 1);
2049
2050         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
2051
2052         if (txq->index == 0 &&
2053             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
2054                 iounmap(txq->tx_desc_area);
2055         else
2056                 dma_free_coherent(NULL, txq->tx_desc_area_size,
2057                                   txq->tx_desc_area, txq->tx_desc_dma);
2058 }
2059
2060
2061 /* netdev ops and related ***************************************************/
2062 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
2063 {
2064         u32 int_cause;
2065         u32 int_cause_ext;
2066
2067         int_cause = rdlp(mp, INT_CAUSE) & (INT_TX_END | INT_RX | INT_EXT);
2068         if (int_cause == 0)
2069                 return 0;
2070
2071         int_cause_ext = 0;
2072         if (int_cause & INT_EXT)
2073                 int_cause_ext = rdlp(mp, INT_CAUSE_EXT);
2074
2075         int_cause &= INT_TX_END | INT_RX;
2076         if (int_cause) {
2077                 wrlp(mp, INT_CAUSE, ~int_cause);
2078                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
2079                                 ~(rdlp(mp, TXQ_COMMAND) & 0xff);
2080                 mp->work_rx |= (int_cause & INT_RX) >> 2;
2081         }
2082
2083         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
2084         if (int_cause_ext) {
2085                 wrlp(mp, INT_CAUSE_EXT, ~int_cause_ext);
2086                 if (int_cause_ext & INT_EXT_LINK_PHY)
2087                         mp->work_link = 1;
2088                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
2089         }
2090
2091         return 1;
2092 }
2093
2094 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
2095 {
2096         struct net_device *dev = (struct net_device *)dev_id;
2097         struct mv643xx_eth_private *mp = netdev_priv(dev);
2098
2099         if (unlikely(!mv643xx_eth_collect_events(mp)))
2100                 return IRQ_NONE;
2101
2102         wrlp(mp, INT_MASK, 0);
2103         napi_schedule(&mp->napi);
2104
2105         return IRQ_HANDLED;
2106 }
2107
2108 static void handle_link_event(struct mv643xx_eth_private *mp)
2109 {
2110         struct net_device *dev = mp->dev;
2111         u32 port_status;
2112         int speed;
2113         int duplex;
2114         int fc;
2115
2116         port_status = rdlp(mp, PORT_STATUS);
2117         if (!(port_status & LINK_UP)) {
2118                 if (netif_carrier_ok(dev)) {
2119                         int i;
2120
2121                         printk(KERN_INFO "%s: link down\n", dev->name);
2122
2123                         netif_carrier_off(dev);
2124
2125                         for (i = 0; i < mp->txq_count; i++) {
2126                                 struct tx_queue *txq = mp->txq + i;
2127
2128                                 txq_reclaim(txq, txq->tx_ring_size, 1);
2129                                 txq_reset_hw_ptr(txq);
2130                         }
2131                 }
2132                 return;
2133         }
2134
2135         switch (port_status & PORT_SPEED_MASK) {
2136         case PORT_SPEED_10:
2137                 speed = 10;
2138                 break;
2139         case PORT_SPEED_100:
2140                 speed = 100;
2141                 break;
2142         case PORT_SPEED_1000:
2143                 speed = 1000;
2144                 break;
2145         default:
2146                 speed = -1;
2147                 break;
2148         }
2149         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
2150         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
2151
2152         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
2153                          "flow control %sabled\n", dev->name,
2154                          speed, duplex ? "full" : "half",
2155                          fc ? "en" : "dis");
2156
2157         if (!netif_carrier_ok(dev))
2158                 netif_carrier_on(dev);
2159 }
2160
2161 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
2162 {
2163         struct mv643xx_eth_private *mp;
2164         int work_done;
2165
2166         mp = container_of(napi, struct mv643xx_eth_private, napi);
2167
2168         if (unlikely(mp->oom)) {
2169                 mp->oom = 0;
2170                 del_timer(&mp->rx_oom);
2171         }
2172
2173         work_done = 0;
2174         while (work_done < budget) {
2175                 u8 queue_mask;
2176                 int queue;
2177                 int work_tbd;
2178
2179                 if (mp->work_link) {
2180                         mp->work_link = 0;
2181                         handle_link_event(mp);
2182                         continue;
2183                 }
2184
2185                 queue_mask = mp->work_tx | mp->work_tx_end | mp->work_rx;
2186                 if (likely(!mp->oom))
2187                         queue_mask |= mp->work_rx_refill;
2188
2189                 if (!queue_mask) {
2190                         if (mv643xx_eth_collect_events(mp))
2191                                 continue;
2192                         break;
2193                 }
2194
2195                 queue = fls(queue_mask) - 1;
2196                 queue_mask = 1 << queue;
2197
2198                 work_tbd = budget - work_done;
2199                 if (work_tbd > 16)
2200                         work_tbd = 16;
2201
2202                 if (mp->work_tx_end & queue_mask) {
2203                         txq_kick(mp->txq + queue);
2204                 } else if (mp->work_tx & queue_mask) {
2205                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
2206                         txq_maybe_wake(mp->txq + queue);
2207                 } else if (mp->work_rx & queue_mask) {
2208                         work_done += rxq_process(mp->rxq + queue, work_tbd);
2209                 } else if (!mp->oom && (mp->work_rx_refill & queue_mask)) {
2210                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
2211                 } else {
2212                         BUG();
2213                 }
2214         }
2215
2216         if (work_done < budget) {
2217                 if (mp->oom)
2218                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
2219                 napi_complete(napi);
2220                 wrlp(mp, INT_MASK, INT_TX_END | INT_RX | INT_EXT);
2221         }
2222
2223         return work_done;
2224 }
2225
2226 static inline void oom_timer_wrapper(unsigned long data)
2227 {
2228         struct mv643xx_eth_private *mp = (void *)data;
2229
2230         napi_schedule(&mp->napi);
2231 }
2232
2233 static void phy_reset(struct mv643xx_eth_private *mp)
2234 {
2235         int data;
2236
2237         data = phy_read(mp->phy, MII_BMCR);
2238         if (data < 0)
2239                 return;
2240
2241         data |= BMCR_RESET;
2242         if (phy_write(mp->phy, MII_BMCR, data) < 0)
2243                 return;
2244
2245         do {
2246                 data = phy_read(mp->phy, MII_BMCR);
2247         } while (data >= 0 && data & BMCR_RESET);
2248 }
2249
2250 static void port_start(struct mv643xx_eth_private *mp)
2251 {
2252         u32 pscr;
2253         int i;
2254
2255         /*
2256          * Perform PHY reset, if there is a PHY.
2257          */
2258         if (mp->phy != NULL) {
2259                 struct ethtool_cmd cmd;
2260
2261                 mv643xx_eth_get_settings(mp->dev, &cmd);
2262                 phy_reset(mp);
2263                 mv643xx_eth_set_settings(mp->dev, &cmd);
2264         }
2265
2266         /*
2267          * Configure basic link parameters.
2268          */
2269         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2270
2271         pscr |= SERIAL_PORT_ENABLE;
2272         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2273
2274         pscr |= DO_NOT_FORCE_LINK_FAIL;
2275         if (mp->phy == NULL)
2276                 pscr |= FORCE_LINK_PASS;
2277         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2278
2279         /*
2280          * Configure TX path and queues.
2281          */
2282         tx_set_rate(mp, 1000000000, 16777216);
2283         for (i = 0; i < mp->txq_count; i++) {
2284                 struct tx_queue *txq = mp->txq + i;
2285
2286                 txq_reset_hw_ptr(txq);
2287                 txq_set_rate(txq, 1000000000, 16777216);
2288                 txq_set_fixed_prio_mode(txq);
2289         }
2290
2291         /*
2292          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2293          * frames to RX queue #0, and include the pseudo-header when
2294          * calculating receive checksums.
2295          */
2296         wrlp(mp, PORT_CONFIG, 0x02000000);
2297
2298         /*
2299          * Treat BPDUs as normal multicasts, and disable partition mode.
2300          */
2301         wrlp(mp, PORT_CONFIG_EXT, 0x00000000);
2302
2303         /*
2304          * Add configured unicast addresses to address filter table.
2305          */
2306         mv643xx_eth_program_unicast_filter(mp->dev);
2307
2308         /*
2309          * Enable the receive queues.
2310          */
2311         for (i = 0; i < mp->rxq_count; i++) {
2312                 struct rx_queue *rxq = mp->rxq + i;
2313                 u32 addr;
2314
2315                 addr = (u32)rxq->rx_desc_dma;
2316                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2317                 wrlp(mp, RXQ_CURRENT_DESC_PTR(i), addr);
2318
2319                 rxq_enable(rxq);
2320         }
2321 }
2322
2323 static void mv643xx_eth_recalc_skb_size(struct mv643xx_eth_private *mp)
2324 {
2325         int skb_size;
2326
2327         /*
2328          * Reserve 2+14 bytes for an ethernet header (the hardware
2329          * automatically prepends 2 bytes of dummy data to each
2330          * received packet), 16 bytes for up to four VLAN tags, and
2331          * 4 bytes for the trailing FCS -- 36 bytes total.
2332          */
2333         skb_size = mp->dev->mtu + 36;
2334
2335         /*
2336          * Make sure that the skb size is a multiple of 8 bytes, as
2337          * the lower three bits of the receive descriptor's buffer
2338          * size field are ignored by the hardware.
2339          */
2340         mp->skb_size = (skb_size + 7) & ~7;
2341 }
2342
2343 static int mv643xx_eth_open(struct net_device *dev)
2344 {
2345         struct mv643xx_eth_private *mp = netdev_priv(dev);
2346         int err;
2347         int i;
2348
2349         wrlp(mp, INT_CAUSE, 0);
2350         wrlp(mp, INT_CAUSE_EXT, 0);
2351         rdlp(mp, INT_CAUSE_EXT);
2352
2353         err = request_irq(dev->irq, mv643xx_eth_irq,
2354                           IRQF_SHARED, dev->name, dev);
2355         if (err) {
2356                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2357                 return -EAGAIN;
2358         }
2359
2360         mv643xx_eth_recalc_skb_size(mp);
2361
2362         napi_enable(&mp->napi);
2363
2364         skb_queue_head_init(&mp->rx_recycle);
2365
2366         for (i = 0; i < mp->rxq_count; i++) {
2367                 err = rxq_init(mp, i);
2368                 if (err) {
2369                         while (--i >= 0)
2370                                 rxq_deinit(mp->rxq + i);
2371                         goto out;
2372                 }
2373
2374                 rxq_refill(mp->rxq + i, INT_MAX);
2375         }
2376
2377         if (mp->oom) {
2378                 mp->rx_oom.expires = jiffies + (HZ / 10);
2379                 add_timer(&mp->rx_oom);
2380         }
2381
2382         for (i = 0; i < mp->txq_count; i++) {
2383                 err = txq_init(mp, i);
2384                 if (err) {
2385                         while (--i >= 0)
2386                                 txq_deinit(mp->txq + i);
2387                         goto out_free;
2388                 }
2389         }
2390
2391         port_start(mp);
2392
2393         wrlp(mp, INT_MASK_EXT, INT_EXT_LINK_PHY | INT_EXT_TX);
2394         wrlp(mp, INT_MASK, INT_TX_END | INT_RX | INT_EXT);
2395
2396         return 0;
2397
2398
2399 out_free:
2400         for (i = 0; i < mp->rxq_count; i++)
2401                 rxq_deinit(mp->rxq + i);
2402 out:
2403         free_irq(dev->irq, dev);
2404
2405         return err;
2406 }
2407
2408 static void port_reset(struct mv643xx_eth_private *mp)
2409 {
2410         unsigned int data;
2411         int i;
2412
2413         for (i = 0; i < mp->rxq_count; i++)
2414                 rxq_disable(mp->rxq + i);
2415         for (i = 0; i < mp->txq_count; i++)
2416                 txq_disable(mp->txq + i);
2417
2418         while (1) {
2419                 u32 ps = rdlp(mp, PORT_STATUS);
2420
2421                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2422                         break;
2423                 udelay(10);
2424         }
2425
2426         /* Reset the Enable bit in the Configuration Register */
2427         data = rdlp(mp, PORT_SERIAL_CONTROL);
2428         data &= ~(SERIAL_PORT_ENABLE            |
2429                   DO_NOT_FORCE_LINK_FAIL        |
2430                   FORCE_LINK_PASS);
2431         wrlp(mp, PORT_SERIAL_CONTROL, data);
2432 }
2433
2434 static int mv643xx_eth_stop(struct net_device *dev)
2435 {
2436         struct mv643xx_eth_private *mp = netdev_priv(dev);
2437         int i;
2438
2439         wrlp(mp, INT_MASK_EXT, 0x00000000);
2440         wrlp(mp, INT_MASK, 0x00000000);
2441         rdlp(mp, INT_MASK);
2442
2443         napi_disable(&mp->napi);
2444
2445         del_timer_sync(&mp->rx_oom);
2446
2447         netif_carrier_off(dev);
2448
2449         free_irq(dev->irq, dev);
2450
2451         port_reset(mp);
2452         mv643xx_eth_get_stats(dev);
2453         mib_counters_update(mp);
2454         del_timer_sync(&mp->mib_counters_timer);
2455
2456         skb_queue_purge(&mp->rx_recycle);
2457
2458         for (i = 0; i < mp->rxq_count; i++)
2459                 rxq_deinit(mp->rxq + i);
2460         for (i = 0; i < mp->txq_count; i++)
2461                 txq_deinit(mp->txq + i);
2462
2463         return 0;
2464 }
2465
2466 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2467 {
2468         struct mv643xx_eth_private *mp = netdev_priv(dev);
2469
2470         if (mp->phy != NULL)
2471                 return phy_mii_ioctl(mp->phy, if_mii(ifr), cmd);
2472
2473         return -EOPNOTSUPP;
2474 }
2475
2476 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2477 {
2478         struct mv643xx_eth_private *mp = netdev_priv(dev);
2479
2480         if (new_mtu < 64 || new_mtu > 9500)
2481                 return -EINVAL;
2482
2483         dev->mtu = new_mtu;
2484         mv643xx_eth_recalc_skb_size(mp);
2485         tx_set_rate(mp, 1000000000, 16777216);
2486
2487         if (!netif_running(dev))
2488                 return 0;
2489
2490         /*
2491          * Stop and then re-open the interface. This will allocate RX
2492          * skbs of the new MTU.
2493          * There is a possible danger that the open will not succeed,
2494          * due to memory being full.
2495          */
2496         mv643xx_eth_stop(dev);
2497         if (mv643xx_eth_open(dev)) {
2498                 dev_printk(KERN_ERR, &dev->dev,
2499                            "fatal error on re-opening device after "
2500                            "MTU change\n");
2501         }
2502
2503         return 0;
2504 }
2505
2506 static void tx_timeout_task(struct work_struct *ugly)
2507 {
2508         struct mv643xx_eth_private *mp;
2509
2510         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2511         if (netif_running(mp->dev)) {
2512                 netif_tx_stop_all_queues(mp->dev);
2513                 port_reset(mp);
2514                 port_start(mp);
2515                 netif_tx_wake_all_queues(mp->dev);
2516         }
2517 }
2518
2519 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2520 {
2521         struct mv643xx_eth_private *mp = netdev_priv(dev);
2522
2523         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2524
2525         schedule_work(&mp->tx_timeout_task);
2526 }
2527
2528 #ifdef CONFIG_NET_POLL_CONTROLLER
2529 static void mv643xx_eth_netpoll(struct net_device *dev)
2530 {
2531         struct mv643xx_eth_private *mp = netdev_priv(dev);
2532
2533         wrlp(mp, INT_MASK, 0x00000000);
2534         rdlp(mp, INT_MASK);
2535
2536         mv643xx_eth_irq(dev->irq, dev);
2537
2538         wrlp(mp, INT_MASK, INT_TX_END | INT_RX | INT_EXT);
2539 }
2540 #endif
2541
2542
2543 /* platform glue ************************************************************/
2544 static void
2545 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2546                               struct mbus_dram_target_info *dram)
2547 {
2548         void __iomem *base = msp->base;
2549         u32 win_enable;
2550         u32 win_protect;
2551         int i;
2552
2553         for (i = 0; i < 6; i++) {
2554                 writel(0, base + WINDOW_BASE(i));
2555                 writel(0, base + WINDOW_SIZE(i));
2556                 if (i < 4)
2557                         writel(0, base + WINDOW_REMAP_HIGH(i));
2558         }
2559
2560         win_enable = 0x3f;
2561         win_protect = 0;
2562
2563         for (i = 0; i < dram->num_cs; i++) {
2564                 struct mbus_dram_window *cs = dram->cs + i;
2565
2566                 writel((cs->base & 0xffff0000) |
2567                         (cs->mbus_attr << 8) |
2568                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2569                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2570
2571                 win_enable &= ~(1 << i);
2572                 win_protect |= 3 << (2 * i);
2573         }
2574
2575         writel(win_enable, base + WINDOW_BAR_ENABLE);
2576         msp->win_protect = win_protect;
2577 }
2578
2579 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2580 {
2581         /*
2582          * Check whether we have a 14-bit coal limit field in bits
2583          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2584          * SDMA config register.
2585          */
2586         writel(0x02000000, msp->base + 0x0400 + SDMA_CONFIG);
2587         if (readl(msp->base + 0x0400 + SDMA_CONFIG) & 0x02000000)
2588                 msp->extended_rx_coal_limit = 1;
2589         else
2590                 msp->extended_rx_coal_limit = 0;
2591
2592         /*
2593          * Check whether the MAC supports TX rate control, and if
2594          * yes, whether its associated registers are in the old or
2595          * the new place.
2596          */
2597         writel(1, msp->base + 0x0400 + TX_BW_MTU_MOVED);
2598         if (readl(msp->base + 0x0400 + TX_BW_MTU_MOVED) & 1) {
2599                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2600         } else {
2601                 writel(7, msp->base + 0x0400 + TX_BW_RATE);
2602                 if (readl(msp->base + 0x0400 + TX_BW_RATE) & 7)
2603                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2604                 else
2605                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2606         }
2607 }
2608
2609 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2610 {
2611         static int mv643xx_eth_version_printed;
2612         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2613         struct mv643xx_eth_shared_private *msp;
2614         struct resource *res;
2615         int ret;
2616
2617         if (!mv643xx_eth_version_printed++)
2618                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2619                         "driver version %s\n", mv643xx_eth_driver_version);
2620
2621         ret = -EINVAL;
2622         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2623         if (res == NULL)
2624                 goto out;
2625
2626         ret = -ENOMEM;
2627         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2628         if (msp == NULL)
2629                 goto out;
2630         memset(msp, 0, sizeof(*msp));
2631
2632         msp->base = ioremap(res->start, res->end - res->start + 1);
2633         if (msp->base == NULL)
2634                 goto out_free;
2635
2636         /*
2637          * Set up and register SMI bus.
2638          */
2639         if (pd == NULL || pd->shared_smi == NULL) {
2640                 msp->smi_bus = mdiobus_alloc();
2641                 if (msp->smi_bus == NULL)
2642                         goto out_unmap;
2643
2644                 msp->smi_bus->priv = msp;
2645                 msp->smi_bus->name = "mv643xx_eth smi";
2646                 msp->smi_bus->read = smi_bus_read;
2647                 msp->smi_bus->write = smi_bus_write,
2648                 snprintf(msp->smi_bus->id, MII_BUS_ID_SIZE, "%d", pdev->id);
2649                 msp->smi_bus->parent = &pdev->dev;
2650                 msp->smi_bus->phy_mask = 0xffffffff;
2651                 if (mdiobus_register(msp->smi_bus) < 0)
2652                         goto out_free_mii_bus;
2653                 msp->smi = msp;
2654         } else {
2655                 msp->smi = platform_get_drvdata(pd->shared_smi);
2656         }
2657
2658         msp->err_interrupt = NO_IRQ;
2659         init_waitqueue_head(&msp->smi_busy_wait);
2660
2661         /*
2662          * Check whether the error interrupt is hooked up.
2663          */
2664         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2665         if (res != NULL) {
2666                 int err;
2667
2668                 err = request_irq(res->start, mv643xx_eth_err_irq,
2669                                   IRQF_SHARED, "mv643xx_eth", msp);
2670                 if (!err) {
2671                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2672                         msp->err_interrupt = res->start;
2673                 }
2674         }
2675
2676         /*
2677          * (Re-)program MBUS remapping windows if we are asked to.
2678          */
2679         if (pd != NULL && pd->dram != NULL)
2680                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2681
2682         /*
2683          * Detect hardware parameters.
2684          */
2685         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2686         infer_hw_params(msp);
2687
2688         platform_set_drvdata(pdev, msp);
2689
2690         return 0;
2691
2692 out_free_mii_bus:
2693         mdiobus_free(msp->smi_bus);
2694 out_unmap:
2695         iounmap(msp->base);
2696 out_free:
2697         kfree(msp);
2698 out:
2699         return ret;
2700 }
2701
2702 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2703 {
2704         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2705         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2706
2707         if (pd == NULL || pd->shared_smi == NULL) {
2708                 mdiobus_unregister(msp->smi_bus);
2709                 mdiobus_free(msp->smi_bus);
2710         }
2711         if (msp->err_interrupt != NO_IRQ)
2712                 free_irq(msp->err_interrupt, msp);
2713         iounmap(msp->base);
2714         kfree(msp);
2715
2716         return 0;
2717 }
2718
2719 static struct platform_driver mv643xx_eth_shared_driver = {
2720         .probe          = mv643xx_eth_shared_probe,
2721         .remove         = mv643xx_eth_shared_remove,
2722         .driver = {
2723                 .name   = MV643XX_ETH_SHARED_NAME,
2724                 .owner  = THIS_MODULE,
2725         },
2726 };
2727
2728 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2729 {
2730         int addr_shift = 5 * mp->port_num;
2731         u32 data;
2732
2733         data = rdl(mp, PHY_ADDR);
2734         data &= ~(0x1f << addr_shift);
2735         data |= (phy_addr & 0x1f) << addr_shift;
2736         wrl(mp, PHY_ADDR, data);
2737 }
2738
2739 static int phy_addr_get(struct mv643xx_eth_private *mp)
2740 {
2741         unsigned int data;
2742
2743         data = rdl(mp, PHY_ADDR);
2744
2745         return (data >> (5 * mp->port_num)) & 0x1f;
2746 }
2747
2748 static void set_params(struct mv643xx_eth_private *mp,
2749                        struct mv643xx_eth_platform_data *pd)
2750 {
2751         struct net_device *dev = mp->dev;
2752
2753         if (is_valid_ether_addr(pd->mac_addr))
2754                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2755         else
2756                 uc_addr_get(mp, dev->dev_addr);
2757
2758         mp->rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2759         if (pd->rx_queue_size)
2760                 mp->rx_ring_size = pd->rx_queue_size;
2761         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2762         mp->rx_desc_sram_size = pd->rx_sram_size;
2763
2764         mp->rxq_count = pd->rx_queue_count ? : 1;
2765
2766         mp->tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2767         if (pd->tx_queue_size)
2768                 mp->tx_ring_size = pd->tx_queue_size;
2769         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2770         mp->tx_desc_sram_size = pd->tx_sram_size;
2771
2772         mp->txq_count = pd->tx_queue_count ? : 1;
2773 }
2774
2775 static struct phy_device *phy_scan(struct mv643xx_eth_private *mp,
2776                                    int phy_addr)
2777 {
2778         struct mii_bus *bus = mp->shared->smi->smi_bus;
2779         struct phy_device *phydev;
2780         int start;
2781         int num;
2782         int i;
2783
2784         if (phy_addr == MV643XX_ETH_PHY_ADDR_DEFAULT) {
2785                 start = phy_addr_get(mp) & 0x1f;
2786                 num = 32;
2787         } else {
2788                 start = phy_addr & 0x1f;
2789                 num = 1;
2790         }
2791
2792         phydev = NULL;
2793         for (i = 0; i < num; i++) {
2794                 int addr = (start + i) & 0x1f;
2795
2796                 if (bus->phy_map[addr] == NULL)
2797                         mdiobus_scan(bus, addr);
2798
2799                 if (phydev == NULL) {
2800                         phydev = bus->phy_map[addr];
2801                         if (phydev != NULL)
2802                                 phy_addr_set(mp, addr);
2803                 }
2804         }
2805
2806         return phydev;
2807 }
2808
2809 static void phy_init(struct mv643xx_eth_private *mp, int speed, int duplex)
2810 {
2811         struct phy_device *phy = mp->phy;
2812
2813         phy_reset(mp);
2814
2815         phy_attach(mp->dev, dev_name(&phy->dev), 0, PHY_INTERFACE_MODE_GMII);
2816
2817         if (speed == 0) {
2818                 phy->autoneg = AUTONEG_ENABLE;
2819                 phy->speed = 0;
2820                 phy->duplex = 0;
2821                 phy->advertising = phy->supported | ADVERTISED_Autoneg;
2822         } else {
2823                 phy->autoneg = AUTONEG_DISABLE;
2824                 phy->advertising = 0;
2825                 phy->speed = speed;
2826                 phy->duplex = duplex;
2827         }
2828         phy_start_aneg(phy);
2829 }
2830
2831 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2832 {
2833         u32 pscr;
2834
2835         pscr = rdlp(mp, PORT_SERIAL_CONTROL);
2836         if (pscr & SERIAL_PORT_ENABLE) {
2837                 pscr &= ~SERIAL_PORT_ENABLE;
2838                 wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2839         }
2840
2841         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2842         if (mp->phy == NULL) {
2843                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2844                 if (speed == SPEED_1000)
2845                         pscr |= SET_GMII_SPEED_TO_1000;
2846                 else if (speed == SPEED_100)
2847                         pscr |= SET_MII_SPEED_TO_100;
2848
2849                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2850
2851                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2852                 if (duplex == DUPLEX_FULL)
2853                         pscr |= SET_FULL_DUPLEX_MODE;
2854         }
2855
2856         wrlp(mp, PORT_SERIAL_CONTROL, pscr);
2857 }
2858
2859 static const struct net_device_ops mv643xx_eth_netdev_ops = {
2860         .ndo_open               = mv643xx_eth_open,
2861         .ndo_stop               = mv643xx_eth_stop,
2862         .ndo_start_xmit         = mv643xx_eth_xmit,
2863         .ndo_set_rx_mode        = mv643xx_eth_set_rx_mode,
2864         .ndo_set_mac_address    = mv643xx_eth_set_mac_address,
2865         .ndo_do_ioctl           = mv643xx_eth_ioctl,
2866         .ndo_change_mtu         = mv643xx_eth_change_mtu,
2867         .ndo_tx_timeout         = mv643xx_eth_tx_timeout,
2868         .ndo_get_stats          = mv643xx_eth_get_stats,
2869 #ifdef CONFIG_NET_POLL_CONTROLLER
2870         .ndo_poll_controller    = mv643xx_eth_netpoll,
2871 #endif
2872 };
2873
2874 static int mv643xx_eth_probe(struct platform_device *pdev)
2875 {
2876         struct mv643xx_eth_platform_data *pd;
2877         struct mv643xx_eth_private *mp;
2878         struct net_device *dev;
2879         struct resource *res;
2880         int err;
2881
2882         pd = pdev->dev.platform_data;
2883         if (pd == NULL) {
2884                 dev_printk(KERN_ERR, &pdev->dev,
2885                            "no mv643xx_eth_platform_data\n");
2886                 return -ENODEV;
2887         }
2888
2889         if (pd->shared == NULL) {
2890                 dev_printk(KERN_ERR, &pdev->dev,
2891                            "no mv643xx_eth_platform_data->shared\n");
2892                 return -ENODEV;
2893         }
2894
2895         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2896         if (!dev)
2897                 return -ENOMEM;
2898
2899         mp = netdev_priv(dev);
2900         platform_set_drvdata(pdev, mp);
2901
2902         mp->shared = platform_get_drvdata(pd->shared);
2903         mp->base = mp->shared->base + 0x0400 + (pd->port_number << 10);
2904         mp->port_num = pd->port_number;
2905
2906         mp->dev = dev;
2907
2908         set_params(mp, pd);
2909         dev->real_num_tx_queues = mp->txq_count;
2910
2911         if (pd->phy_addr != MV643XX_ETH_PHY_NONE)
2912                 mp->phy = phy_scan(mp, pd->phy_addr);
2913
2914         if (mp->phy != NULL)
2915                 phy_init(mp, pd->speed, pd->duplex);
2916
2917         SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2918
2919         init_pscr(mp, pd->speed, pd->duplex);
2920
2921
2922         mib_counters_clear(mp);
2923
2924         init_timer(&mp->mib_counters_timer);
2925         mp->mib_counters_timer.data = (unsigned long)mp;
2926         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2927         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2928         add_timer(&mp->mib_counters_timer);
2929
2930         spin_lock_init(&mp->mib_counters_lock);
2931
2932         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2933
2934         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2935
2936         init_timer(&mp->rx_oom);
2937         mp->rx_oom.data = (unsigned long)mp;
2938         mp->rx_oom.function = oom_timer_wrapper;
2939
2940
2941         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2942         BUG_ON(!res);
2943         dev->irq = res->start;
2944
2945         dev->netdev_ops = &mv643xx_eth_netdev_ops;
2946
2947         dev->watchdog_timeo = 2 * HZ;
2948         dev->base_addr = 0;
2949
2950         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2951         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2952
2953         SET_NETDEV_DEV(dev, &pdev->dev);
2954
2955         if (mp->shared->win_protect)
2956                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2957
2958         netif_carrier_off(dev);
2959
2960         wrlp(mp, SDMA_CONFIG, PORT_SDMA_CONFIG_DEFAULT_VALUE);
2961
2962         set_rx_coal(mp, 250);
2963         set_tx_coal(mp, 0);
2964
2965         err = register_netdev(dev);
2966         if (err)
2967                 goto out;
2968
2969         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %pM\n",
2970                    mp->port_num, dev->dev_addr);
2971
2972         if (mp->tx_desc_sram_size > 0)
2973                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2974
2975         return 0;
2976
2977 out:
2978         free_netdev(dev);
2979
2980         return err;
2981 }
2982
2983 static int mv643xx_eth_remove(struct platform_device *pdev)
2984 {
2985         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2986
2987         unregister_netdev(mp->dev);
2988         if (mp->phy != NULL)
2989                 phy_detach(mp->phy);
2990         flush_scheduled_work();
2991         free_netdev(mp->dev);
2992
2993         platform_set_drvdata(pdev, NULL);
2994
2995         return 0;
2996 }
2997
2998 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2999 {
3000         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
3001
3002         /* Mask all interrupts on ethernet port */
3003         wrlp(mp, INT_MASK, 0);
3004         rdlp(mp, INT_MASK);
3005
3006         if (netif_running(mp->dev))
3007                 port_reset(mp);
3008 }
3009
3010 static struct platform_driver mv643xx_eth_driver = {
3011         .probe          = mv643xx_eth_probe,
3012         .remove         = mv643xx_eth_remove,
3013         .shutdown       = mv643xx_eth_shutdown,
3014         .driver = {
3015                 .name   = MV643XX_ETH_NAME,
3016                 .owner  = THIS_MODULE,
3017         },
3018 };
3019
3020 static int __init mv643xx_eth_init_module(void)
3021 {
3022         int rc;
3023
3024         rc = platform_driver_register(&mv643xx_eth_shared_driver);
3025         if (!rc) {
3026                 rc = platform_driver_register(&mv643xx_eth_driver);
3027                 if (rc)
3028                         platform_driver_unregister(&mv643xx_eth_shared_driver);
3029         }
3030
3031         return rc;
3032 }
3033 module_init(mv643xx_eth_init_module);
3034
3035 static void __exit mv643xx_eth_cleanup_module(void)
3036 {
3037         platform_driver_unregister(&mv643xx_eth_driver);
3038         platform_driver_unregister(&mv643xx_eth_shared_driver);
3039 }
3040 module_exit(mv643xx_eth_cleanup_module);
3041
3042 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
3043               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
3044 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
3045 MODULE_LICENSE("GPL");
3046 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
3047 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);