git.oblomov.eu Git - linux-2.6/blob - arch/powerpc/platforms/85xx/mpc85xx_cds.c

   1 /*
   2  * MPC85xx setup and early boot code plus other random bits.
   3  *
   4  * Maintained by Kumar Gala (see MAINTAINERS for contact information)
   5  *
   6  * Copyright 2005 Freescale Semiconductor Inc.
   7  *
   8  * This program is free software; you can redistribute  it and/or modify it
   9  * under  the terms of  the GNU General  Public License as published by the
  10  * Free Software Foundation;  either version 2 of the  License, or (at your
  11  * option) any later version.
  12  */
  13
  14 #include <linux/stddef.h>
  15 #include <linux/kernel.h>
  16 #include <linux/init.h>
  17 #include <linux/errno.h>
  18 #include <linux/reboot.h>
  19 #include <linux/pci.h>
  20 #include <linux/kdev_t.h>
  21 #include <linux/major.h>
  22 #include <linux/console.h>
  23 #include <linux/delay.h>
  24 #include <linux/seq_file.h>
  25 #include <linux/initrd.h>
  26 #include <linux/module.h>
  27 #include <linux/interrupt.h>
  28 #include <linux/fsl_devices.h>
  29
  30 #include <asm/system.h>
  31 #include <asm/pgtable.h>
  32 #include <asm/page.h>
  33 #include <asm/atomic.h>
  34 #include <asm/time.h>
  35 #include <asm/io.h>
  36 #include <asm/machdep.h>
  37 #include <asm/ipic.h>
  38 #include <asm/bootinfo.h>
  39 #include <asm/pci-bridge.h>
  40 #include <asm/mpc85xx.h>
  41 #include <asm/irq.h>
  42 #include <mm/mmu_decl.h>
  43 #include <asm/prom.h>
  44 #include <asm/udbg.h>
  45 #include <asm/mpic.h>
  46 #include <asm/i8259.h>
  47
  48 #include <sysdev/fsl_soc.h>
  49 #include <sysdev/fsl_pci.h>
  50 #include "mpc85xx.h"
  51
  52 static int cds_pci_slot = 2;
  53 static volatile u8 *cadmus;
  54
  55 #ifdef CONFIG_PCI
  56
  57 #define ARCADIA_HOST_BRIDGE_IDSEL       17
  58 #define ARCADIA_2ND_BRIDGE_IDSEL        3
  59
  60 static int mpc85xx_exclude_device(struct pci_controller *hose,
  61                                   u_char bus, u_char devfn)
  62 {
  63         /* We explicitly do not go past the Tundra 320 Bridge */
  64         if ((bus == 1) && (PCI_SLOT(devfn) == ARCADIA_2ND_BRIDGE_IDSEL))
  65                 return PCIBIOS_DEVICE_NOT_FOUND;
  66         if ((bus == 0) && (PCI_SLOT(devfn) == ARCADIA_2ND_BRIDGE_IDSEL))
  67                 return PCIBIOS_DEVICE_NOT_FOUND;
  68         else
  69                 return PCIBIOS_SUCCESSFUL;
  70 }
  71
  72 static void __init mpc85xx_cds_pci_irq_fixup(struct pci_dev *dev)
  73 {
  74         u_char c;
  75         if (dev->vendor == PCI_VENDOR_ID_VIA) {
  76                 switch (dev->device) {
  77                 case PCI_DEVICE_ID_VIA_82C586_1:
  78                         /*
  79                          * U-Boot does not set the enable bits
  80                          * for the IDE device. Force them on here.
  81                          */
  82                         pci_read_config_byte(dev, 0x40, &c);
  83                         c |= 0x03; /* IDE: Chip Enable Bits */
  84                         pci_write_config_byte(dev, 0x40, c);
  85
  86                         /*
  87                          * Since only primary interface works, force the
  88                          * IDE function to standard primary IDE interrupt
  89                          * w/ 8259 offset
  90                          */
  91                         dev->irq = 14;
  92                         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
  93                         break;
  94                 /*
  95                  * Force legacy USB interrupt routing
  96                  */
  97                 case PCI_DEVICE_ID_VIA_82C586_2:
  98                 /* There are two USB controllers.
  99                  * Identify them by functon number
 100                  */
 101                         if (PCI_FUNC(dev->devfn))
 102                                 dev->irq = 11;
 103                         else
 104                                 dev->irq = 10;
 105                         pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
 106                 default:
 107                         break;
 108                 }
 109         }
 110 }
 111
 112 static void __devinit skip_fake_bridge(struct pci_dev *dev)
 113 {
 114         /* Make it an error to skip the fake bridge
 115          * in pci_setup_device() in probe.c */
 116         dev->hdr_type = 0x7f;
 117 }
 118 DECLARE_PCI_FIXUP_EARLY(0x1957, 0x3fff, skip_fake_bridge);
 119 DECLARE_PCI_FIXUP_EARLY(0x3fff, 0x1957, skip_fake_bridge);
 120 DECLARE_PCI_FIXUP_EARLY(0xff3f, 0x5719, skip_fake_bridge);
 121
 122 #ifdef CONFIG_PPC_I8259
 123 static void mpc85xx_8259_cascade_handler(unsigned int irq,
 124                                          struct irq_desc *desc)
 125 {
 126         unsigned int cascade_irq = i8259_irq();
 127
 128         if (cascade_irq != NO_IRQ)
 129                 /* handle an interrupt from the 8259 */
 130                 generic_handle_irq(cascade_irq);
 131
 132         /* check for any interrupts from the shared IRQ line */
 133         handle_fasteoi_irq(irq, desc);
 134 }
 135
 136 static irqreturn_t mpc85xx_8259_cascade_action(int irq, void *dev_id)
 137 {
 138         return IRQ_HANDLED;
 139 }
 140
 141 static struct irqaction mpc85xxcds_8259_irqaction = {
 142         .handler = mpc85xx_8259_cascade_action,
 143         .flags = IRQF_SHARED,
 144         .mask = CPU_MASK_NONE,
 145         .name = "8259 cascade",
 146 };
 147 #endif /* PPC_I8259 */
 148 #endif /* CONFIG_PCI */
 149
 150 static void __init mpc85xx_cds_pic_init(void)
 151 {
 152         struct mpic *mpic;
 153         struct resource r;
 154         struct device_node *np = NULL;
 155 #if defined(CONFIG_PPC_I8259) && defined(CONFIG_PCI)
 156         struct device_node *cascade_node = NULL;
 157         int cascade_irq;
 158 #endif
 159
 160         np = of_find_node_by_type(np, "open-pic");
 161
 162         if (np == NULL) {
 163                 printk(KERN_ERR "Could not find open-pic node\n");
 164                 return;
 165         }
 166
 167         if (of_address_to_resource(np, 0, &r)) {
 168                 printk(KERN_ERR "Failed to map mpic register space\n");
 169                 of_node_put(np);
 170                 return;
 171         }
 172
 173         mpic = mpic_alloc(np, r.start,
 174                         MPIC_PRIMARY | MPIC_WANTS_RESET | MPIC_BIG_ENDIAN,
 175                         0, 256, " OpenPIC  ");
 176         BUG_ON(mpic == NULL);
 177
 178         /* Return the mpic node */
 179         of_node_put(np);
 180
 181         mpic_init(mpic);
 182
 183 #if defined(CONFIG_PPC_I8259) && defined(CONFIG_PCI)
 184         /* Initialize the i8259 controller */
 185         for_each_node_by_type(np, "interrupt-controller")
 186                 if (of_device_is_compatible(np, "chrp,iic")) {
 187                         cascade_node = np;
 188                         break;
 189                 }
 190
 191         if (cascade_node == NULL) {
 192                 printk(KERN_DEBUG "Could not find i8259 PIC\n");
 193                 return;
 194         }
 195
 196         cascade_irq = irq_of_parse_and_map(cascade_node, 0);
 197         if (cascade_irq == NO_IRQ) {
 198                 printk(KERN_ERR "Failed to map cascade interrupt\n");
 199                 return;
 200         }
 201
 202         i8259_init(cascade_node, 0);
 203         of_node_put(cascade_node);
 204
 205         /*
 206          *  Hook the interrupt to make sure desc->action is never NULL.
 207          *  This is required to ensure that the interrupt does not get
 208          *  disabled when the last user of the shared IRQ line frees their
 209          *  interrupt.
 210          */
 211         if (setup_irq(cascade_irq, &mpc85xxcds_8259_irqaction))
 212                 printk(KERN_ERR "Failed to setup cascade interrupt\n");
 213         else
 214                 /* Success. Connect our low-level cascade handler. */
 215                 set_irq_handler(cascade_irq, mpc85xx_8259_cascade_handler);
 216 #endif /* CONFIG_PPC_I8259 */
 217 }
 218
 219 /*
 220  * Setup the architecture
 221  */
 222 static void __init mpc85xx_cds_setup_arch(void)
 223 {
 224         struct device_node *cpu;
 225 #ifdef CONFIG_PCI
 226         struct device_node *np;
 227 #endif
 228
 229         if (ppc_md.progress)
 230                 ppc_md.progress("mpc85xx_cds_setup_arch()", 0);
 231
 232         cpu = of_find_node_by_type(NULL, "cpu");
 233         if (cpu != 0) {
 234                 const unsigned int *fp;
 235
 236                 fp = of_get_property(cpu, "clock-frequency", NULL);
 237                 if (fp != 0)
 238                         loops_per_jiffy = *fp / HZ;
 239                 else
 240                         loops_per_jiffy = 500000000 / HZ;
 241                 of_node_put(cpu);
 242         }
 243
 244         cadmus = ioremap(CADMUS_BASE, CADMUS_SIZE);
 245         cds_pci_slot = ((cadmus[CM_CSR] >> 6) & 0x3) + 1;
 246
 247         if (ppc_md.progress) {
 248                 char buf[40];
 249                 snprintf(buf, 40, "CDS Version = 0x%x in slot %d\n",
 250                                 cadmus[CM_VER], cds_pci_slot);
 251                 ppc_md.progress(buf, 0);
 252         }
 253
 254 #ifdef CONFIG_PCI
 255         for (np = NULL; (np = of_find_node_by_type(np, "pci")) != NULL;) {
 256                 struct resource rsrc;
 257                 of_address_to_resource(np, 0, &rsrc);
 258                 if ((rsrc.start & 0xfffff) == 0x9000)
 259                         fsl_add_bridge(np, 0);
 260                 else
 261                         fsl_add_bridge(np, 1);
 262         }
 263         ppc_md.pci_irq_fixup = mpc85xx_cds_pci_irq_fixup;
 264         ppc_md.pci_exclude_device = mpc85xx_exclude_device;
 265 #endif
 266 }
 267
 268 static void mpc85xx_cds_show_cpuinfo(struct seq_file *m)
 269 {
 270         uint pvid, svid, phid1;
 271         uint memsize = total_memory;
 272
 273         pvid = mfspr(SPRN_PVR);
 274         svid = mfspr(SPRN_SVR);
 275
 276         seq_printf(m, "Vendor\t\t: Freescale Semiconductor\n");
 277         seq_printf(m, "Machine\t\t: MPC85xx CDS (0x%x)\n", cadmus[CM_VER]);
 278         seq_printf(m, "PVR\t\t: 0x%x\n", pvid);
 279         seq_printf(m, "SVR\t\t: 0x%x\n", svid);
 280
 281         /* Display cpu Pll setting */
 282         phid1 = mfspr(SPRN_HID1);
 283         seq_printf(m, "PLL setting\t: 0x%x\n", ((phid1 >> 24) & 0x3f));
 284
 285         /* Display the amount of memory */
 286         seq_printf(m, "Memory\t\t: %d MB\n", memsize / (1024 * 1024));
 287 }
 288
 289
 290 /*
 291  * Called very early, device-tree isn't unflattened
 292  */
 293 static int __init mpc85xx_cds_probe(void)
 294 {
 295         unsigned long root = of_get_flat_dt_root();
 296
 297         return of_flat_dt_is_compatible(root, "MPC85xxCDS");
 298 }
 299
 300 define_machine(mpc85xx_cds) {
 301         .name           = "MPC85xx CDS",
 302         .probe          = mpc85xx_cds_probe,
 303         .setup_arch     = mpc85xx_cds_setup_arch,
 304         .init_IRQ       = mpc85xx_cds_pic_init,
 305         .show_cpuinfo   = mpc85xx_cds_show_cpuinfo,
 306         .get_irq        = mpic_get_irq,
 307         .restart        = mpc85xx_restart,
 308         .calibrate_decr = generic_calibrate_decr,
 309         .progress       = udbg_progress,
 310         .pcibios_fixup_bus      = fsl_pcibios_fixup_bus,
 311 };