git.oblomov.eu Git - linux-2.6/blob - drivers/usb/host/ehci-hcd.c

   1 /*
   2  * Copyright (c) 2000-2004 by David Brownell
   3  *
   4  * This program is free software; you can redistribute it and/or modify it
   5  * under the terms of the GNU General Public License as published by the
   6  * Free Software Foundation; either version 2 of the License, or (at your
   7  * option) any later version.
   8  *
   9  * This program is distributed in the hope that it will be useful, but
  10  * WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  11  * or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
  12  * for more details.
  13  *
  14  * You should have received a copy of the GNU General Public License
  15  * along with this program; if not, write to the Free Software Foundation,
  16  * Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  17  */
  18
  19 #include <linux/config.h>
  20
  21 #ifdef CONFIG_USB_DEBUG
  22         #define DEBUG
  23 #else
  24         #undef DEBUG
  25 #endif
  26
  27 #include <linux/module.h>
  28 #include <linux/pci.h>
  29 #include <linux/dmapool.h>
  30 #include <linux/kernel.h>
  31 #include <linux/delay.h>
  32 #include <linux/ioport.h>
  33 #include <linux/sched.h>
  34 #include <linux/slab.h>
  35 #include <linux/smp_lock.h>
  36 #include <linux/errno.h>
  37 #include <linux/init.h>
  38 #include <linux/timer.h>
  39 #include <linux/list.h>
  40 #include <linux/interrupt.h>
  41 #include <linux/reboot.h>
  42 #include <linux/usb.h>
  43 #include <linux/moduleparam.h>
  44 #include <linux/dma-mapping.h>
  45
  46 #include "../core/hcd.h"
  47
  48 #include <asm/byteorder.h>
  49 #include <asm/io.h>
  50 #include <asm/irq.h>
  51 #include <asm/system.h>
  52 #include <asm/unaligned.h>
  53
  54
  55 /*-------------------------------------------------------------------------*/
  56
  57 /*
  58  * EHCI hc_driver implementation ... experimental, incomplete.
  59  * Based on the final 1.0 register interface specification.
  60  *
  61  * USB 2.0 shows up in upcoming www.pcmcia.org technology.
  62  * First was PCMCIA, like ISA; then CardBus, which is PCI.
  63  * Next comes "CardBay", using USB 2.0 signals.
  64  *
  65  * Contains additional contributions by Brad Hards, Rory Bolt, and others.
  66  * Special thanks to Intel and VIA for providing host controllers to
  67  * test this driver on, and Cypress (including In-System Design) for
  68  * providing early devices for those host controllers to talk to!
  69  *
  70  * HISTORY:
  71  *
  72  * 2004-05-10 Root hub and PCI suspend/resume support; remote wakeup. (db)
  73  * 2004-02-24 Replace pci_* with generic dma_* API calls (dsaxena@plexity.net)
  74  * 2003-12-29 Rewritten high speed iso transfer support (by Michal Sojka,
  75  *      <sojkam@centrum.cz>, updates by DB).
  76  *
  77  * 2002-11-29   Correct handling for hw async_next register.
  78  * 2002-08-06   Handling for bulk and interrupt transfers is mostly shared;
  79  *      only scheduling is different, no arbitrary limitations.
  80  * 2002-07-25   Sanity check PCI reads, mostly for better cardbus support,
  81  *      clean up HC run state handshaking.
  82  * 2002-05-24   Preliminary FS/LS interrupts, using scheduling shortcuts
  83  * 2002-05-11   Clear TT errors for FS/LS ctrl/bulk.  Fill in some other
  84  *      missing pieces:  enabling 64bit dma, handoff from BIOS/SMM.
  85  * 2002-05-07   Some error path cleanups to report better errors; wmb();
  86  *      use non-CVS version id; better iso bandwidth claim.
  87  * 2002-04-19   Control/bulk/interrupt submit no longer uses giveback() on
  88  *      errors in submit path.  Bugfixes to interrupt scheduling/processing.
  89  * 2002-03-05   Initial high-speed ISO support; reduce ITD memory; shift
  90  *      more checking to generic hcd framework (db).  Make it work with
  91  *      Philips EHCI; reduce PCI traffic; shorten IRQ path (Rory Bolt).
  92  * 2002-01-14   Minor cleanup; version synch.
  93  * 2002-01-08   Fix roothub handoff of FS/LS to companion controllers.
  94  * 2002-01-04   Control/Bulk queuing behaves.
  95  *
  96  * 2001-12-12   Initial patch version for Linux 2.5.1 kernel.
  97  * 2001-June    Works with usb-storage and NEC EHCI on 2.4
  98  */
  99
 100 #define DRIVER_VERSION "10 Dec 2004"
 101 #define DRIVER_AUTHOR "David Brownell"
 102 #define DRIVER_DESC "USB 2.0 'Enhanced' Host Controller (EHCI) Driver"
 103
 104 static const char       hcd_name [] = "ehci_hcd";
 105
 106
 107 #undef EHCI_VERBOSE_DEBUG
 108 #undef EHCI_URB_TRACE
 109
 110 #ifdef DEBUG
 111 #define EHCI_STATS
 112 #endif
 113
 114 /* magic numbers that can affect system performance */
 115 #define EHCI_TUNE_CERR          3       /* 0-3 qtd retries; 0 == don't stop */
 116 #define EHCI_TUNE_RL_HS         4       /* nak throttle; see 4.9 */
 117 #define EHCI_TUNE_RL_TT         0
 118 #define EHCI_TUNE_MULT_HS       1       /* 1-3 transactions/uframe; 4.10.3 */
 119 #define EHCI_TUNE_MULT_TT       1
 120 #define EHCI_TUNE_FLS           2       /* (small) 256 frame schedule */
 121
 122 #define EHCI_IAA_JIFFIES        (HZ/100)        /* arbitrary; ~10 msec */
 123 #define EHCI_IO_JIFFIES         (HZ/10)         /* io watchdog > irq_thresh */
 124 #define EHCI_ASYNC_JIFFIES      (HZ/20)         /* async idle timeout */
 125 #define EHCI_SHRINK_JIFFIES     (HZ/200)        /* async qh unlink delay */
 126
 127 /* Initial IRQ latency:  faster than hw default */
 128 static int log2_irq_thresh = 0;         // 0 to 6
 129 module_param (log2_irq_thresh, int, S_IRUGO);
 130 MODULE_PARM_DESC (log2_irq_thresh, "log2 IRQ latency, 1-64 microframes");
 131
 132 /* initial park setting:  slower than hw default */
 133 static unsigned park = 0;
 134 module_param (park, uint, S_IRUGO);
 135 MODULE_PARM_DESC (park, "park setting; 1-3 back-to-back async packets");
 136
 137 #define INTR_MASK (STS_IAA | STS_FATAL | STS_PCD | STS_ERR | STS_INT)
 138
 139 /*-------------------------------------------------------------------------*/
 140
 141 #include "ehci.h"
 142 #include "ehci-dbg.c"
 143
 144 /*-------------------------------------------------------------------------*/
 145
 146 /*
 147  * handshake - spin reading hc until handshake completes or fails
 148  * @ptr: address of hc register to be read
 149  * @mask: bits to look at in result of read
 150  * @done: value of those bits when handshake succeeds
 151  * @usec: timeout in microseconds
 152  *
 153  * Returns negative errno, or zero on success
 154  *
 155  * Success happens when the "mask" bits have the specified value (hardware
 156  * handshake done).  There are two failure modes:  "usec" have passed (major
 157  * hardware flakeout), or the register reads as all-ones (hardware removed).
 158  *
 159  * That last failure should_only happen in cases like physical cardbus eject
 160  * before driver shutdown. But it also seems to be caused by bugs in cardbus
 161  * bridge shutdown:  shutting down the bridge before the devices using it.
 162  */
 163 static int handshake (void __iomem *ptr, u32 mask, u32 done, int usec)
 164 {
 165         u32     result;
 166
 167         do {
 168                 result = readl (ptr);
 169                 if (result == ~(u32)0)          /* card removed */
 170                         return -ENODEV;
 171                 result &= mask;
 172                 if (result == done)
 173                         return 0;
 174                 udelay (1);
 175                 usec--;
 176         } while (usec > 0);
 177         return -ETIMEDOUT;
 178 }
 179
 180 /* force HC to halt state from unknown (EHCI spec section 2.3) */
 181 static int ehci_halt (struct ehci_hcd *ehci)
 182 {
 183         u32     temp = readl (&ehci->regs->status);
 184
 185         /* disable any irqs left enabled by previous code */
 186         writel (0, &ehci->regs->intr_enable);
 187
 188         if ((temp & STS_HALT) != 0)
 189                 return 0;
 190
 191         temp = readl (&ehci->regs->command);
 192         temp &= ~CMD_RUN;
 193         writel (temp, &ehci->regs->command);
 194         return handshake (&ehci->regs->status, STS_HALT, STS_HALT, 16 * 125);
 195 }
 196
 197 /* put TDI/ARC silicon into EHCI mode */
 198 static void tdi_reset (struct ehci_hcd *ehci)
 199 {
 200         u32 __iomem     *reg_ptr;
 201         u32             tmp;
 202
 203         reg_ptr = (u32 __iomem *)(((u8 __iomem *)ehci->regs) + 0x68);
 204         tmp = readl (reg_ptr);
 205         tmp |= 0x3;
 206         writel (tmp, reg_ptr);
 207 }
 208
 209 /* reset a non-running (STS_HALT == 1) controller */
 210 static int ehci_reset (struct ehci_hcd *ehci)
 211 {
 212         int     retval;
 213         u32     command = readl (&ehci->regs->command);
 214
 215         command |= CMD_RESET;
 216         dbg_cmd (ehci, "reset", command);
 217         writel (command, &ehci->regs->command);
 218         ehci_to_hcd(ehci)->state = HC_STATE_HALT;
 219         ehci->next_statechange = jiffies;
 220         retval = handshake (&ehci->regs->command, CMD_RESET, 0, 250 * 1000);
 221
 222         if (retval)
 223                 return retval;
 224
 225         if (ehci_is_TDI(ehci))
 226                 tdi_reset (ehci);
 227
 228         return retval;
 229 }
 230
 231 /* idle the controller (from running) */
 232 static void ehci_quiesce (struct ehci_hcd *ehci)
 233 {
 234         u32     temp;
 235
 236 #ifdef DEBUG
 237         if (!HC_IS_RUNNING (ehci_to_hcd(ehci)->state))
 238                 BUG ();
 239 #endif
 240
 241         /* wait for any schedule enables/disables to take effect */
 242         temp = readl (&ehci->regs->command) << 10;
 243         temp &= STS_ASS | STS_PSS;
 244         if (handshake (&ehci->regs->status, STS_ASS | STS_PSS,
 245                                 temp, 16 * 125) != 0) {
 246                 ehci_to_hcd(ehci)->state = HC_STATE_HALT;
 247                 return;
 248         }
 249
 250         /* then disable anything that's still active */
 251         temp = readl (&ehci->regs->command);
 252         temp &= ~(CMD_ASE | CMD_IAAD | CMD_PSE);
 253         writel (temp, &ehci->regs->command);
 254
 255         /* hardware can take 16 microframes to turn off ... */
 256         if (handshake (&ehci->regs->status, STS_ASS | STS_PSS,
 257                                 0, 16 * 125) != 0) {
 258                 ehci_to_hcd(ehci)->state = HC_STATE_HALT;
 259                 return;
 260         }
 261 }
 262
 263 /*-------------------------------------------------------------------------*/
 264
 265 static void ehci_work(struct ehci_hcd *ehci, struct pt_regs *regs);
 266
 267 #include "ehci-hub.c"
 268 #include "ehci-mem.c"
 269 #include "ehci-q.c"
 270 #include "ehci-sched.c"
 271
 272 /*-------------------------------------------------------------------------*/
 273
 274 static void ehci_watchdog (unsigned long param)
 275 {
 276         struct ehci_hcd         *ehci = (struct ehci_hcd *) param;
 277         unsigned long           flags;
 278
 279         spin_lock_irqsave (&ehci->lock, flags);
 280
 281         /* lost IAA irqs wedge things badly; seen with a vt8235 */
 282         if (ehci->reclaim) {
 283                 u32             status = readl (&ehci->regs->status);
 284
 285                 if (status & STS_IAA) {
 286                         ehci_vdbg (ehci, "lost IAA\n");
 287                         COUNT (ehci->stats.lost_iaa);
 288                         writel (STS_IAA, &ehci->regs->status);
 289                         ehci->reclaim_ready = 1;
 290                 }
 291         }
 292
 293         /* stop async processing after it's idled a bit */
 294         if (test_bit (TIMER_ASYNC_OFF, &ehci->actions))
 295                 start_unlink_async (ehci, ehci->async);
 296
 297         /* ehci could run by timer, without IRQs ... */
 298         ehci_work (ehci, NULL);
 299
 300         spin_unlock_irqrestore (&ehci->lock, flags);
 301 }
 302
 303 #ifdef  CONFIG_PCI
 304
 305 /* EHCI 0.96 (and later) section 5.1 says how to kick BIOS/SMM/...
 306  * off the controller (maybe it can boot from highspeed USB disks).
 307  */
 308 static int bios_handoff (struct ehci_hcd *ehci, int where, u32 cap)
 309 {
 310         struct pci_dev *pdev = to_pci_dev(ehci_to_hcd(ehci)->self.controller);
 311
 312         /* always say Linux will own the hardware */
 313         pci_write_config_byte(pdev, where + 3, 1);
 314
 315         /* maybe wait a while for BIOS to respond */
 316         if (cap & (1 << 16)) {
 317                 int msec = 5000;
 318
 319                 do {
 320                         msleep(10);
 321                         msec -= 10;
 322                         pci_read_config_dword(pdev, where, &cap);
 323                 } while ((cap & (1 << 16)) && msec);
 324                 if (cap & (1 << 16)) {
 325                         ehci_err(ehci, "BIOS handoff failed (%d, %08x)\n",
 326                                 where, cap);
 327                         // some BIOS versions seem buggy...
 328                         // return 1;
 329                         ehci_warn (ehci, "continuing after BIOS bug...\n");
 330                         /* disable all SMIs, and clear "BIOS owns" flag */
 331                         pci_write_config_dword(pdev, where + 4, 0);
 332                         pci_write_config_byte(pdev, where + 2, 0);
 333                 } else
 334                         ehci_dbg(ehci, "BIOS handoff succeeded\n");
 335         }
 336         return 0;
 337 }
 338
 339 #endif
 340
 341 /* Reboot notifiers kick in for silicon on any bus (not just pci, etc).
 342  * This forcibly disables dma and IRQs, helping kexec and other cases
 343  * where the next system software may expect clean state.
 344  */
 345 static int
 346 ehci_reboot (struct notifier_block *self, unsigned long code, void *null)
 347 {
 348         struct ehci_hcd         *ehci;
 349
 350         ehci = container_of (self, struct ehci_hcd, reboot_notifier);
 351         (void) ehci_halt (ehci);
 352
 353         /* make BIOS/etc use companion controller during reboot */
 354         writel (0, &ehci->regs->configured_flag);
 355         return 0;
 356 }
 357
 358 static void ehci_port_power (struct ehci_hcd *ehci, int is_on)
 359 {
 360         unsigned port;
 361
 362         if (!HCS_PPC (ehci->hcs_params))
 363                 return;
 364
 365         ehci_dbg (ehci, "...power%s ports...\n", is_on ? "up" : "down");
 366         for (port = HCS_N_PORTS (ehci->hcs_params); port > 0; )
 367                 (void) ehci_hub_control(ehci_to_hcd(ehci),
 368                                 is_on ? SetPortFeature : ClearPortFeature,
 369                                 USB_PORT_FEAT_POWER,
 370                                 port--, NULL, 0);
 371         msleep(20);
 372 }
 373
 374
 375 /* called by khubd or root hub init threads */
 376
 377 static int ehci_hc_reset (struct usb_hcd *hcd)
 378 {
 379         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 380         u32                     temp;
 381         unsigned                count = 256/4;
 382
 383         spin_lock_init (&ehci->lock);
 384
 385         ehci->caps = hcd->regs;
 386         ehci->regs = hcd->regs + HC_LENGTH (readl (&ehci->caps->hc_capbase));
 387         dbg_hcs_params (ehci, "reset");
 388         dbg_hcc_params (ehci, "reset");
 389
 390         /* cache this readonly data; minimize chip reads */
 391         ehci->hcs_params = readl (&ehci->caps->hcs_params);
 392
 393 #ifdef  CONFIG_PCI
 394         if (hcd->self.controller->bus == &pci_bus_type) {
 395                 struct pci_dev  *pdev = to_pci_dev(hcd->self.controller);
 396
 397                 switch (pdev->vendor) {
 398                 case PCI_VENDOR_ID_TDI:
 399                         if (pdev->device == PCI_DEVICE_ID_TDI_EHCI) {
 400                                 ehci->is_tdi_rh_tt = 1;
 401                                 tdi_reset (ehci);
 402                         }
 403                         break;
 404                 case PCI_VENDOR_ID_AMD:
 405                         /* AMD8111 EHCI doesn't work, according to AMD errata */
 406                         if (pdev->device == 0x7463) {
 407                                 ehci_info (ehci, "ignoring AMD8111 (errata)\n");
 408                                 return -EIO;
 409                         }
 410                         break;
 411                 case PCI_VENDOR_ID_NVIDIA:
 412                         /* NVidia reports that certain chips don't handle
 413                          * QH, ITD, or SITD addresses above 2GB.  (But TD,
 414                          * data buffer, and periodic schedule are normal.)
 415                          */
 416                         switch (pdev->device) {
 417                         case 0x003c:    /* MCP04 */
 418                         case 0x005b:    /* CK804 */
 419                         case 0x00d8:    /* CK8 */
 420                         case 0x00e8:    /* CK8S */
 421                                 if (pci_set_consistent_dma_mask(pdev,
 422                                                         DMA_31BIT_MASK) < 0)
 423                                         ehci_warn (ehci, "can't enable NVidia "
 424                                                 "workaround for >2GB RAM\n");
 425                                 break;
 426                         }
 427                         break;
 428                 }
 429
 430                 /* optional debug port, normally in the first BAR */
 431                 temp = pci_find_capability (pdev, 0x0a);
 432                 if (temp) {
 433                         pci_read_config_dword(pdev, temp, &temp);
 434                         temp >>= 16;
 435                         if ((temp & (3 << 13)) == (1 << 13)) {
 436                                 temp &= 0x1fff;
 437                                 ehci->debug = hcd->regs + temp;
 438                                 temp = readl (&ehci->debug->control);
 439                                 ehci_info (ehci, "debug port %d%s\n",
 440                                         HCS_DEBUG_PORT(ehci->hcs_params),
 441                                         (temp & DBGP_ENABLED)
 442                                                 ? " IN USE"
 443                                                 : "");
 444                                 if (!(temp & DBGP_ENABLED))
 445                                         ehci->debug = NULL;
 446                         }
 447                 }
 448
 449                 temp = HCC_EXT_CAPS (readl (&ehci->caps->hcc_params));
 450         } else
 451                 temp = 0;
 452
 453         /* EHCI 0.96 and later may have "extended capabilities" */
 454         while (temp && count--) {
 455                 u32             cap;
 456
 457                 pci_read_config_dword (to_pci_dev(hcd->self.controller),
 458                                 temp, &cap);
 459                 ehci_dbg (ehci, "capability %04x at %02x\n", cap, temp);
 460                 switch (cap & 0xff) {
 461                 case 1:                 /* BIOS/SMM/... handoff */
 462                         if (bios_handoff (ehci, temp, cap) != 0)
 463                                 return -EOPNOTSUPP;
 464                         break;
 465                 case 0:                 /* illegal reserved capability */
 466                         ehci_warn (ehci, "illegal capability!\n");
 467                         cap = 0;
 468                         /* FALLTHROUGH */
 469                 default:                /* unknown */
 470                         break;
 471                 }
 472                 temp = (cap >> 8) & 0xff;
 473         }
 474         if (!count) {
 475                 ehci_err (ehci, "bogus capabilities ... PCI problems!\n");
 476                 return -EIO;
 477         }
 478         if (ehci_is_TDI(ehci))
 479                 ehci_reset (ehci);
 480 #endif
 481
 482         ehci_port_power (ehci, 0);
 483
 484         /* at least the Genesys GL880S needs fixup here */
 485         temp = HCS_N_CC(ehci->hcs_params) * HCS_N_PCC(ehci->hcs_params);
 486         temp &= 0x0f;
 487         if (temp && HCS_N_PORTS(ehci->hcs_params) > temp) {
 488                 ehci_dbg (ehci, "bogus port configuration: "
 489                         "cc=%d x pcc=%d < ports=%d\n",
 490                         HCS_N_CC(ehci->hcs_params),
 491                         HCS_N_PCC(ehci->hcs_params),
 492                         HCS_N_PORTS(ehci->hcs_params));
 493
 494 #ifdef  CONFIG_PCI
 495                 if (hcd->self.controller->bus == &pci_bus_type) {
 496                         struct pci_dev  *pdev;
 497
 498                         pdev = to_pci_dev(hcd->self.controller);
 499                         switch (pdev->vendor) {
 500                         case 0x17a0:            /* GENESYS */
 501                                 /* GL880S: should be PORTS=2 */
 502                                 temp |= (ehci->hcs_params & ~0xf);
 503                                 ehci->hcs_params = temp;
 504                                 break;
 505                         case PCI_VENDOR_ID_NVIDIA:
 506                                 /* NF4: should be PCC=10 */
 507                                 break;
 508                         }
 509                 }
 510 #endif
 511         }
 512
 513         /* force HC to halt state */
 514         return ehci_halt (ehci);
 515 }
 516
 517 static int ehci_start (struct usb_hcd *hcd)
 518 {
 519         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 520         u32                     temp;
 521         int                     retval;
 522         u32                     hcc_params;
 523         u8                      sbrn = 0;
 524         int                     first;
 525
 526         /* skip some things on restart paths */
 527         first = (ehci->watchdog.data == 0);
 528         if (first) {
 529                 init_timer (&ehci->watchdog);
 530                 ehci->watchdog.function = ehci_watchdog;
 531                 ehci->watchdog.data = (unsigned long) ehci;
 532         }
 533
 534         /*
 535          * hw default: 1K periodic list heads, one per frame.
 536          * periodic_size can shrink by USBCMD update if hcc_params allows.
 537          */
 538         ehci->periodic_size = DEFAULT_I_TDPS;
 539         if (first && (retval = ehci_mem_init (ehci, GFP_KERNEL)) < 0)
 540                 return retval;
 541
 542         /* controllers may cache some of the periodic schedule ... */
 543         hcc_params = readl (&ehci->caps->hcc_params);
 544         if (HCC_ISOC_CACHE (hcc_params))        // full frame cache
 545                 ehci->i_thresh = 8;
 546         else                                    // N microframes cached
 547                 ehci->i_thresh = 2 + HCC_ISOC_THRES (hcc_params);
 548
 549         ehci->reclaim = NULL;
 550         ehci->reclaim_ready = 0;
 551         ehci->next_uframe = -1;
 552
 553         /* controller state:  unknown --> reset */
 554
 555         /* EHCI spec section 4.1 */
 556         if ((retval = ehci_reset (ehci)) != 0) {
 557                 ehci_mem_cleanup (ehci);
 558                 return retval;
 559         }
 560         writel (ehci->periodic_dma, &ehci->regs->frame_list);
 561
 562 #ifdef  CONFIG_PCI
 563         if (hcd->self.controller->bus == &pci_bus_type) {
 564                 struct pci_dev          *pdev;
 565                 u16                     port_wake;
 566
 567                 pdev = to_pci_dev(hcd->self.controller);
 568
 569                 /* Serial Bus Release Number is at PCI 0x60 offset */
 570                 pci_read_config_byte(pdev, 0x60, &sbrn);
 571
 572                 /* port wake capability, reported by boot firmware */
 573                 pci_read_config_word(pdev, 0x62, &port_wake);
 574                 hcd->can_wakeup = (port_wake & 1) != 0;
 575
 576                 /* help hc dma work well with cachelines */
 577                 retval = pci_set_mwi(pdev);
 578                 if (retval)
 579                         ehci_dbg(ehci, "unable to enable MWI - not fatal.\n");
 580         }
 581 #endif
 582
 583         /*
 584          * dedicate a qh for the async ring head, since we couldn't unlink
 585          * a 'real' qh without stopping the async schedule [4.8].  use it
 586          * as the 'reclamation list head' too.
 587          * its dummy is used in hw_alt_next of many tds, to prevent the qh
 588          * from automatically advancing to the next td after short reads.
 589          */
 590         if (first) {
 591                 ehci->async->qh_next.qh = NULL;
 592                 ehci->async->hw_next = QH_NEXT (ehci->async->qh_dma);
 593                 ehci->async->hw_info1 = cpu_to_le32 (QH_HEAD);
 594                 ehci->async->hw_token = cpu_to_le32 (QTD_STS_HALT);
 595                 ehci->async->hw_qtd_next = EHCI_LIST_END;
 596                 ehci->async->qh_state = QH_STATE_LINKED;
 597                 ehci->async->hw_alt_next = QTD_NEXT (ehci->async->dummy->qtd_dma);
 598         }
 599         writel ((u32)ehci->async->qh_dma, &ehci->regs->async_next);
 600
 601         /*
 602          * hcc_params controls whether ehci->regs->segment must (!!!)
 603          * be used; it constrains QH/ITD/SITD and QTD locations.
 604          * pci_pool consistent memory always uses segment zero.
 605          * streaming mappings for I/O buffers, like pci_map_single(),
 606          * can return segments above 4GB, if the device allows.
 607          *
 608          * NOTE:  the dma mask is visible through dma_supported(), so
 609          * drivers can pass this info along ... like NETIF_F_HIGHDMA,
 610          * Scsi_Host.highmem_io, and so forth.  It's readonly to all
 611          * host side drivers though.
 612          */
 613         if (HCC_64BIT_ADDR (hcc_params)) {
 614                 writel (0, &ehci->regs->segment);
 615 #if 0
 616 // this is deeply broken on almost all architectures
 617                 if (!dma_set_mask (hcd->self.controller, DMA_64BIT_MASK))
 618                         ehci_info (ehci, "enabled 64bit DMA\n");
 619 #endif
 620         }
 621
 622         /* clear interrupt enables, set irq latency */
 623         if (log2_irq_thresh < 0 || log2_irq_thresh > 6)
 624                 log2_irq_thresh = 0;
 625         temp = 1 << (16 + log2_irq_thresh);
 626         if (HCC_CANPARK(hcc_params)) {
 627                 /* HW default park == 3, on hardware that supports it (like
 628                  * NVidia and ALI silicon), maximizes throughput on the async
 629                  * schedule by avoiding QH fetches between transfers.
 630                  *
 631                  * With fast usb storage devices and NForce2, "park" seems to
 632                  * make problems:  throughput reduction (!), data errors...
 633                  */
 634                 if (park) {
 635                         park = min (park, (unsigned) 3);
 636                         temp |= CMD_PARK;
 637                         temp |= park << 8;
 638                 }
 639                 ehci_info (ehci, "park %d\n", park);
 640         }
 641         if (HCC_PGM_FRAMELISTLEN (hcc_params)) {
 642                 /* periodic schedule size can be smaller than default */
 643                 temp &= ~(3 << 2);
 644                 temp |= (EHCI_TUNE_FLS << 2);
 645                 switch (EHCI_TUNE_FLS) {
 646                 case 0: ehci->periodic_size = 1024; break;
 647                 case 1: ehci->periodic_size = 512; break;
 648                 case 2: ehci->periodic_size = 256; break;
 649                 default:        BUG ();
 650                 }
 651         }
 652         // Philips, Intel, and maybe others need CMD_RUN before the
 653         // root hub will detect new devices (why?); NEC doesn't
 654         temp |= CMD_RUN;
 655         writel (temp, &ehci->regs->command);
 656         dbg_cmd (ehci, "init", temp);
 657
 658         /* set async sleep time = 10 us ... ? */
 659
 660         /*
 661          * Start, enabling full USB 2.0 functionality ... usb 1.1 devices
 662          * are explicitly handed to companion controller(s), so no TT is
 663          * involved with the root hub.  (Except where one is integrated,
 664          * and there's no companion controller unless maybe for USB OTG.)
 665          */
 666         if (first) {
 667                 ehci->reboot_notifier.notifier_call = ehci_reboot;
 668                 register_reboot_notifier (&ehci->reboot_notifier);
 669         }
 670
 671         hcd->state = HC_STATE_RUNNING;
 672         writel (FLAG_CF, &ehci->regs->configured_flag);
 673         readl (&ehci->regs->command);   /* unblock posted write */
 674
 675         temp = HC_VERSION(readl (&ehci->caps->hc_capbase));
 676         ehci_info (ehci,
 677                 "USB %x.%x %s, EHCI %x.%02x, driver %s\n",
 678                 ((sbrn & 0xf0)>>4), (sbrn & 0x0f),
 679                 first ? "initialized" : "restarted",
 680                 temp >> 8, temp & 0xff, DRIVER_VERSION);
 681
 682         writel (INTR_MASK, &ehci->regs->intr_enable); /* Turn On Interrupts */
 683
 684         if (first)
 685                 create_debug_files (ehci);
 686
 687         return 0;
 688 }
 689
 690 /* always called by thread; normally rmmod */
 691
 692 static void ehci_stop (struct usb_hcd *hcd)
 693 {
 694         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 695
 696         ehci_dbg (ehci, "stop\n");
 697
 698         /* Turn off port power on all root hub ports. */
 699         ehci_port_power (ehci, 0);
 700
 701         /* no more interrupts ... */
 702         del_timer_sync (&ehci->watchdog);
 703
 704         spin_lock_irq(&ehci->lock);
 705         if (HC_IS_RUNNING (hcd->state))
 706                 ehci_quiesce (ehci);
 707
 708         ehci_reset (ehci);
 709         writel (0, &ehci->regs->intr_enable);
 710         spin_unlock_irq(&ehci->lock);
 711
 712         /* let companion controllers work when we aren't */
 713         writel (0, &ehci->regs->configured_flag);
 714         unregister_reboot_notifier (&ehci->reboot_notifier);
 715
 716         remove_debug_files (ehci);
 717
 718         /* root hub is shut down separately (first, when possible) */
 719         spin_lock_irq (&ehci->lock);
 720         if (ehci->async)
 721                 ehci_work (ehci, NULL);
 722         spin_unlock_irq (&ehci->lock);
 723         ehci_mem_cleanup (ehci);
 724
 725 #ifdef  EHCI_STATS
 726         ehci_dbg (ehci, "irq normal %ld err %ld reclaim %ld (lost %ld)\n",
 727                 ehci->stats.normal, ehci->stats.error, ehci->stats.reclaim,
 728                 ehci->stats.lost_iaa);
 729         ehci_dbg (ehci, "complete %ld unlink %ld\n",
 730                 ehci->stats.complete, ehci->stats.unlink);
 731 #endif
 732
 733         dbg_status (ehci, "ehci_stop completed", readl (&ehci->regs->status));
 734 }
 735
 736 static int ehci_get_frame (struct usb_hcd *hcd)
 737 {
 738         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 739         return (readl (&ehci->regs->frame_index) >> 3) % ehci->periodic_size;
 740 }
 741
 742 /*-------------------------------------------------------------------------*/
 743
 744 #ifdef  CONFIG_PM
 745
 746 /* suspend/resume, section 4.3 */
 747
 748 /* These routines rely on the bus (pci, platform, etc)
 749  * to handle powerdown and wakeup, and currently also on
 750  * transceivers that don't need any software attention to set up
 751  * the right sort of wakeup.
 752  */
 753
 754 static int ehci_suspend (struct usb_hcd *hcd, pm_message_t message)
 755 {
 756         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 757
 758         if (time_before (jiffies, ehci->next_statechange))
 759                 msleep (100);
 760
 761 #ifdef  CONFIG_USB_SUSPEND
 762         (void) usb_suspend_device (hcd->self.root_hub);
 763 #else
 764         usb_lock_device (hcd->self.root_hub);
 765         (void) ehci_hub_suspend (hcd);
 766         usb_unlock_device (hcd->self.root_hub);
 767 #endif
 768
 769         // save (PCI) FLADJ in case of Vaux power loss
 770         // ... we'd only use it to handle clock skew
 771
 772         return 0;
 773 }
 774
 775 static int ehci_resume (struct usb_hcd *hcd)
 776 {
 777         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 778         unsigned                port;
 779         struct usb_device       *root = hcd->self.root_hub;
 780         int                     retval = -EINVAL;
 781
 782         // maybe restore (PCI) FLADJ
 783
 784         if (time_before (jiffies, ehci->next_statechange))
 785                 msleep (100);
 786
 787         /* If any port is suspended (or owned by the companion),
 788          * we know we can/must resume the HC (and mustn't reset it).
 789          */
 790         for (port = HCS_N_PORTS (ehci->hcs_params); port > 0; ) {
 791                 u32     status;
 792                 port--;
 793                 status = readl (&ehci->regs->port_status [port]);
 794                 if (!(status & PORT_POWER))
 795                         continue;
 796                 if (status & (PORT_SUSPEND | PORT_OWNER)) {
 797                         down (&hcd->self.root_hub->serialize);
 798                         retval = ehci_hub_resume (hcd);
 799                         up (&hcd->self.root_hub->serialize);
 800                         break;
 801                 }
 802                 if (!root->children [port])
 803                         continue;
 804                 dbg_port (ehci, __FUNCTION__, port + 1, status);
 805                 usb_set_device_state (root->children[port],
 806                                         USB_STATE_NOTATTACHED);
 807         }
 808
 809         /* Else reset, to cope with power loss or flush-to-storage
 810          * style "resume" having activated BIOS during reboot.
 811          */
 812         if (port == 0) {
 813                 (void) ehci_halt (ehci);
 814                 (void) ehci_reset (ehci);
 815                 (void) ehci_hc_reset (hcd);
 816
 817                 /* emptying the schedule aborts any urbs */
 818                 spin_lock_irq (&ehci->lock);
 819                 if (ehci->reclaim)
 820                         ehci->reclaim_ready = 1;
 821                 ehci_work (ehci, NULL);
 822                 spin_unlock_irq (&ehci->lock);
 823
 824                 /* restart; khubd will disconnect devices */
 825                 retval = ehci_start (hcd);
 826
 827                 /* here we "know" root ports should always stay powered;
 828                  * but some controllers may lose all power.
 829                  */
 830                 ehci_port_power (ehci, 1);
 831         }
 832
 833         return retval;
 834 }
 835
 836 #endif
 837
 838 /*-------------------------------------------------------------------------*/
 839
 840 /*
 841  * ehci_work is called from some interrupts, timers, and so on.
 842  * it calls driver completion functions, after dropping ehci->lock.
 843  */
 844 static void ehci_work (struct ehci_hcd *ehci, struct pt_regs *regs)
 845 {
 846         timer_action_done (ehci, TIMER_IO_WATCHDOG);
 847         if (ehci->reclaim_ready)
 848                 end_unlink_async (ehci, regs);
 849
 850         /* another CPU may drop ehci->lock during a schedule scan while
 851          * it reports urb completions.  this flag guards against bogus
 852          * attempts at re-entrant schedule scanning.
 853          */
 854         if (ehci->scanning)
 855                 return;
 856         ehci->scanning = 1;
 857         scan_async (ehci, regs);
 858         if (ehci->next_uframe != -1)
 859                 scan_periodic (ehci, regs);
 860         ehci->scanning = 0;
 861
 862         /* the IO watchdog guards against hardware or driver bugs that
 863          * misplace IRQs, and should let us run completely without IRQs.
 864          * such lossage has been observed on both VT6202 and VT8235.
 865          */
 866         if (HC_IS_RUNNING (ehci_to_hcd(ehci)->state) &&
 867                         (ehci->async->qh_next.ptr != NULL ||
 868                          ehci->periodic_sched != 0))
 869                 timer_action (ehci, TIMER_IO_WATCHDOG);
 870 }
 871
 872 /*-------------------------------------------------------------------------*/
 873
 874 static irqreturn_t ehci_irq (struct usb_hcd *hcd, struct pt_regs *regs)
 875 {
 876         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 877         u32                     status;
 878         int                     bh;
 879
 880         spin_lock (&ehci->lock);
 881
 882         status = readl (&ehci->regs->status);
 883
 884         /* e.g. cardbus physical eject */
 885         if (status == ~(u32) 0) {
 886                 ehci_dbg (ehci, "device removed\n");
 887                 goto dead;
 888         }
 889
 890         status &= INTR_MASK;
 891         if (!status) {                  /* irq sharing? */
 892                 spin_unlock(&ehci->lock);
 893                 return IRQ_NONE;
 894         }
 895
 896         /* clear (just) interrupts */
 897         writel (status, &ehci->regs->status);
 898         readl (&ehci->regs->command);   /* unblock posted write */
 899         bh = 0;
 900
 901 #ifdef  EHCI_VERBOSE_DEBUG
 902         /* unrequested/ignored: Frame List Rollover */
 903         dbg_status (ehci, "irq", status);
 904 #endif
 905
 906         /* INT, ERR, and IAA interrupt rates can be throttled */
 907
 908         /* normal [4.15.1.2] or error [4.15.1.1] completion */
 909         if (likely ((status & (STS_INT|STS_ERR)) != 0)) {
 910                 if (likely ((status & STS_ERR) == 0))
 911                         COUNT (ehci->stats.normal);
 912                 else
 913                         COUNT (ehci->stats.error);
 914                 bh = 1;
 915         }
 916
 917         /* complete the unlinking of some qh [4.15.2.3] */
 918         if (status & STS_IAA) {
 919                 COUNT (ehci->stats.reclaim);
 920                 ehci->reclaim_ready = 1;
 921                 bh = 1;
 922         }
 923
 924         /* remote wakeup [4.3.1] */
 925         if ((status & STS_PCD) && hcd->remote_wakeup) {
 926                 unsigned        i = HCS_N_PORTS (ehci->hcs_params);
 927
 928                 /* resume root hub? */
 929                 status = readl (&ehci->regs->command);
 930                 if (!(status & CMD_RUN))
 931                         writel (status | CMD_RUN, &ehci->regs->command);
 932
 933                 while (i--) {
 934                         status = readl (&ehci->regs->port_status [i]);
 935                         if (status & PORT_OWNER)
 936                                 continue;
 937                         if (!(status & PORT_RESUME)
 938                                         || ehci->reset_done [i] != 0)
 939                                 continue;
 940
 941                         /* start 20 msec resume signaling from this port,
 942                          * and make khubd collect PORT_STAT_C_SUSPEND to
 943                          * stop that signaling.
 944                          */
 945                         ehci->reset_done [i] = jiffies + msecs_to_jiffies (20);
 946                         mod_timer (&hcd->rh_timer,
 947                                         ehci->reset_done [i] + 1);
 948                         ehci_dbg (ehci, "port %d remote wakeup\n", i + 1);
 949                 }
 950         }
 951
 952         /* PCI errors [4.15.2.4] */
 953         if (unlikely ((status & STS_FATAL) != 0)) {
 954                 /* bogus "fatal" IRQs appear on some chips... why?  */
 955                 status = readl (&ehci->regs->status);
 956                 dbg_cmd (ehci, "fatal", readl (&ehci->regs->command));
 957                 dbg_status (ehci, "fatal", status);
 958                 if (status & STS_HALT) {
 959                         ehci_err (ehci, "fatal error\n");
 960 dead:
 961                         ehci_reset (ehci);
 962                         writel (0, &ehci->regs->configured_flag);
 963                         /* generic layer kills/unlinks all urbs, then
 964                          * uses ehci_stop to clean up the rest
 965                          */
 966                         bh = 1;
 967                 }
 968         }
 969
 970         if (bh)
 971                 ehci_work (ehci, regs);
 972         spin_unlock (&ehci->lock);
 973         return IRQ_HANDLED;
 974 }
 975
 976 /*-------------------------------------------------------------------------*/
 977
 978 /*
 979  * non-error returns are a promise to giveback() the urb later
 980  * we drop ownership so next owner (or urb unlink) can get it
 981  *
 982  * urb + dev is in hcd.self.controller.urb_list
 983  * we're queueing TDs onto software and hardware lists
 984  *
 985  * hcd-specific init for hcpriv hasn't been done yet
 986  *
 987  * NOTE:  control, bulk, and interrupt share the same code to append TDs
 988  * to a (possibly active) QH, and the same QH scanning code.
 989  */
 990 static int ehci_urb_enqueue (
 991         struct usb_hcd  *hcd,
 992         struct usb_host_endpoint *ep,
 993         struct urb      *urb,
 994         gfp_t           mem_flags
 995 ) {
 996         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
 997         struct list_head        qtd_list;
 998
 999         INIT_LIST_HEAD (&qtd_list);
1000
1001         switch (usb_pipetype (urb->pipe)) {
1002         // case PIPE_CONTROL:
1003         // case PIPE_BULK:
1004         default:
1005                 if (!qh_urb_transaction (ehci, urb, &qtd_list, mem_flags))
1006                         return -ENOMEM;
1007                 return submit_async (ehci, ep, urb, &qtd_list, mem_flags);
1008
1009         case PIPE_INTERRUPT:
1010                 if (!qh_urb_transaction (ehci, urb, &qtd_list, mem_flags))
1011                         return -ENOMEM;
1012                 return intr_submit (ehci, ep, urb, &qtd_list, mem_flags);
1013
1014         case PIPE_ISOCHRONOUS:
1015                 if (urb->dev->speed == USB_SPEED_HIGH)
1016                         return itd_submit (ehci, urb, mem_flags);
1017                 else
1018                         return sitd_submit (ehci, urb, mem_flags);
1019         }
1020 }
1021
1022 static void unlink_async (struct ehci_hcd *ehci, struct ehci_qh *qh)
1023 {
1024         /* if we need to use IAA and it's busy, defer */
1025         if (qh->qh_state == QH_STATE_LINKED
1026                         && ehci->reclaim
1027                         && HC_IS_RUNNING (ehci_to_hcd(ehci)->state)) {
1028                 struct ehci_qh          *last;
1029
1030                 for (last = ehci->reclaim;
1031                                 last->reclaim;
1032                                 last = last->reclaim)
1033                         continue;
1034                 qh->qh_state = QH_STATE_UNLINK_WAIT;
1035                 last->reclaim = qh;
1036
1037         /* bypass IAA if the hc can't care */
1038         } else if (!HC_IS_RUNNING (ehci_to_hcd(ehci)->state) && ehci->reclaim)
1039                 end_unlink_async (ehci, NULL);
1040
1041         /* something else might have unlinked the qh by now */
1042         if (qh->qh_state == QH_STATE_LINKED)
1043                 start_unlink_async (ehci, qh);
1044 }
1045
1046 /* remove from hardware lists
1047  * completions normally happen asynchronously
1048  */
1049
1050 static int ehci_urb_dequeue (struct usb_hcd *hcd, struct urb *urb)
1051 {
1052         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
1053         struct ehci_qh          *qh;
1054         unsigned long           flags;
1055
1056         spin_lock_irqsave (&ehci->lock, flags);
1057         switch (usb_pipetype (urb->pipe)) {
1058         // case PIPE_CONTROL:
1059         // case PIPE_BULK:
1060         default:
1061                 qh = (struct ehci_qh *) urb->hcpriv;
1062                 if (!qh)
1063                         break;
1064                 unlink_async (ehci, qh);
1065                 break;
1066
1067         case PIPE_INTERRUPT:
1068                 qh = (struct ehci_qh *) urb->hcpriv;
1069                 if (!qh)
1070                         break;
1071                 switch (qh->qh_state) {
1072                 case QH_STATE_LINKED:
1073                         intr_deschedule (ehci, qh);
1074                         /* FALL THROUGH */
1075                 case QH_STATE_IDLE:
1076                         qh_completions (ehci, qh, NULL);
1077                         break;
1078                 default:
1079                         ehci_dbg (ehci, "bogus qh %p state %d\n",
1080                                         qh, qh->qh_state);
1081                         goto done;
1082                 }
1083
1084                 /* reschedule QH iff another request is queued */
1085                 if (!list_empty (&qh->qtd_list)
1086                                 && HC_IS_RUNNING (hcd->state)) {
1087                         int status;
1088
1089                         status = qh_schedule (ehci, qh);
1090                         spin_unlock_irqrestore (&ehci->lock, flags);
1091
1092                         if (status != 0) {
1093                                 // shouldn't happen often, but ...
1094                                 // FIXME kill those tds' urbs
1095                                 err ("can't reschedule qh %p, err %d",
1096                                         qh, status);
1097                         }
1098                         return status;
1099                 }
1100                 break;
1101
1102         case PIPE_ISOCHRONOUS:
1103                 // itd or sitd ...
1104
1105                 // wait till next completion, do it then.
1106                 // completion irqs can wait up to 1024 msec,
1107                 break;
1108         }
1109 done:
1110         spin_unlock_irqrestore (&ehci->lock, flags);
1111         return 0;
1112 }
1113
1114 /*-------------------------------------------------------------------------*/
1115
1116 // bulk qh holds the data toggle
1117
1118 static void
1119 ehci_endpoint_disable (struct usb_hcd *hcd, struct usb_host_endpoint *ep)
1120 {
1121         struct ehci_hcd         *ehci = hcd_to_ehci (hcd);
1122         unsigned long           flags;
1123         struct ehci_qh          *qh, *tmp;
1124
1125         /* ASSERT:  any requests/urbs are being unlinked */
1126         /* ASSERT:  nobody can be submitting urbs for this any more */
1127
1128 rescan:
1129         spin_lock_irqsave (&ehci->lock, flags);
1130         qh = ep->hcpriv;
1131         if (!qh)
1132                 goto done;
1133
1134         /* endpoints can be iso streams.  for now, we don't
1135          * accelerate iso completions ... so spin a while.
1136          */
1137         if (qh->hw_info1 == 0) {
1138                 ehci_vdbg (ehci, "iso delay\n");
1139                 goto idle_timeout;
1140         }
1141
1142         if (!HC_IS_RUNNING (hcd->state))
1143                 qh->qh_state = QH_STATE_IDLE;
1144         switch (qh->qh_state) {
1145         case QH_STATE_LINKED:
1146                 for (tmp = ehci->async->qh_next.qh;
1147                                 tmp && tmp != qh;
1148                                 tmp = tmp->qh_next.qh)
1149                         continue;
1150                 /* periodic qh self-unlinks on empty */
1151                 if (!tmp)
1152                         goto nogood;
1153                 unlink_async (ehci, qh);
1154                 /* FALL THROUGH */
1155         case QH_STATE_UNLINK:           /* wait for hw to finish? */
1156 idle_timeout:
1157                 spin_unlock_irqrestore (&ehci->lock, flags);
1158                 schedule_timeout_uninterruptible(1);
1159                 goto rescan;
1160         case QH_STATE_IDLE:             /* fully unlinked */
1161                 if (list_empty (&qh->qtd_list)) {
1162                         qh_put (qh);
1163                         break;
1164                 }
1165                 /* else FALL THROUGH */
1166         default:
1167 nogood:
1168                 /* caller was supposed to have unlinked any requests;
1169                  * that's not our job.  just leak this memory.
1170                  */
1171                 ehci_err (ehci, "qh %p (#%02x) state %d%s\n",
1172                         qh, ep->desc.bEndpointAddress, qh->qh_state,
1173                         list_empty (&qh->qtd_list) ? "" : "(has tds)");
1174                 break;
1175         }
1176         ep->hcpriv = NULL;
1177 done:
1178         spin_unlock_irqrestore (&ehci->lock, flags);
1179         return;
1180 }
1181
1182 /*-------------------------------------------------------------------------*/
1183
1184 static const struct hc_driver ehci_driver = {
1185         .description =          hcd_name,
1186         .product_desc =         "EHCI Host Controller",
1187         .hcd_priv_size =        sizeof(struct ehci_hcd),
1188
1189         /*
1190          * generic hardware linkage
1191          */
1192         .irq =                  ehci_irq,
1193         .flags =                HCD_MEMORY | HCD_USB2,
1194
1195         /*
1196          * basic lifecycle operations
1197          */
1198         .reset =                ehci_hc_reset,
1199         .start =                ehci_start,
1200 #ifdef  CONFIG_PM
1201         .suspend =              ehci_suspend,
1202         .resume =               ehci_resume,
1203 #endif
1204         .stop =                 ehci_stop,
1205
1206         /*
1207          * managing i/o requests and associated device resources
1208          */
1209         .urb_enqueue =          ehci_urb_enqueue,
1210         .urb_dequeue =          ehci_urb_dequeue,
1211         .endpoint_disable =     ehci_endpoint_disable,
1212
1213         /*
1214          * scheduling support
1215          */
1216         .get_frame_number =     ehci_get_frame,
1217
1218         /*
1219          * root hub support
1220          */
1221         .hub_status_data =      ehci_hub_status_data,
1222         .hub_control =          ehci_hub_control,
1223         .hub_suspend =          ehci_hub_suspend,
1224         .hub_resume =           ehci_hub_resume,
1225 };
1226
1227 /*-------------------------------------------------------------------------*/
1228
1229 /* EHCI 1.0 doesn't require PCI */
1230
1231 #ifdef  CONFIG_PCI
1232
1233 /* PCI driver selection metadata; PCI hotplugging uses this */
1234 static const struct pci_device_id pci_ids [] = { {
1235         /* handle any USB 2.0 EHCI controller */
1236         PCI_DEVICE_CLASS(((PCI_CLASS_SERIAL_USB << 8) | 0x20), ~0),
1237         .driver_data =  (unsigned long) &ehci_driver,
1238         },
1239         { /* end: all zeroes */ }
1240 };
1241 MODULE_DEVICE_TABLE (pci, pci_ids);
1242
1243 /* pci driver glue; this is a "new style" PCI driver module */
1244 static struct pci_driver ehci_pci_driver = {
1245         .name =         (char *) hcd_name,
1246         .id_table =     pci_ids,
1247
1248         .probe =        usb_hcd_pci_probe,
1249         .remove =       usb_hcd_pci_remove,
1250
1251 #ifdef  CONFIG_PM
1252         .suspend =      usb_hcd_pci_suspend,
1253         .resume =       usb_hcd_pci_resume,
1254 #endif
1255 };
1256
1257 #endif  /* PCI */
1258
1259
1260 #define DRIVER_INFO DRIVER_VERSION " " DRIVER_DESC
1261
1262 MODULE_DESCRIPTION (DRIVER_INFO);
1263 MODULE_AUTHOR (DRIVER_AUTHOR);
1264 MODULE_LICENSE ("GPL");
1265
1266 static int __init init (void)
1267 {
1268         if (usb_disabled())
1269                 return -ENODEV;
1270
1271         pr_debug ("%s: block sizes: qh %Zd qtd %Zd itd %Zd sitd %Zd\n",
1272                 hcd_name,
1273                 sizeof (struct ehci_qh), sizeof (struct ehci_qtd),
1274                 sizeof (struct ehci_itd), sizeof (struct ehci_sitd));
1275
1276         return pci_register_driver (&ehci_pci_driver);
1277 }
1278 module_init (init);
1279
1280 static void __exit cleanup (void)
1281 {
1282         pci_unregister_driver (&ehci_pci_driver);
1283 }
1284 module_exit (cleanup);