git.oblomov.eu Git - linux-2.6/blob - arch/powerpc/platforms/86xx/mpc86xx_hpcn.c

   1 /*
   2  * MPC86xx HPCN board specific routines
   3  *
   4  * Recode: ZHANG WEI <wei.zhang@freescale.com>
   5  * Initial author: Xianghua Xiao <x.xiao@freescale.com>
   6  *
   7  * Copyright 2006 Freescale Semiconductor Inc.
   8  *
   9  * This program is free software; you can redistribute  it and/or modify it
  10  * under  the terms of  the GNU General  Public License as published by the
  11  * Free Software Foundation;  either version 2 of the  License, or (at your
  12  * option) any later version.
  13  */
  14
  15 #include <linux/stddef.h>
  16 #include <linux/kernel.h>
  17 #include <linux/pci.h>
  18 #include <linux/kdev_t.h>
  19 #include <linux/delay.h>
  20 #include <linux/seq_file.h>
  21
  22 #include <asm/system.h>
  23 #include <asm/time.h>
  24 #include <asm/machdep.h>
  25 #include <asm/pci-bridge.h>
  26 #include <asm/mpc86xx.h>
  27 #include <asm/prom.h>
  28 #include <mm/mmu_decl.h>
  29 #include <asm/udbg.h>
  30 #include <asm/i8259.h>
  31
  32 #include <asm/mpic.h>
  33
  34 #include <sysdev/fsl_soc.h>
  35
  36 #include "mpc86xx.h"
  37 #include "mpc8641_hpcn.h"
  38
  39 #undef DEBUG
  40
  41 #ifdef DEBUG
  42 #define DBG(fmt...) do { printk(KERN_ERR fmt); } while(0)
  43 #else
  44 #define DBG(fmt...) do { } while(0)
  45 #endif
  46
  47 #ifdef CONFIG_PCI
  48 static void mpc86xx_8259_cascade(unsigned int irq, struct irq_desc *desc)
  49 {
  50         unsigned int cascade_irq = i8259_irq();
  51         if (cascade_irq != NO_IRQ)
  52                 generic_handle_irq(cascade_irq);
  53         desc->chip->eoi(irq);
  54 }
  55 #endif  /* CONFIG_PCI */
  56
  57 void __init
  58 mpc86xx_hpcn_init_irq(void)
  59 {
  60         struct mpic *mpic1;
  61         struct device_node *np;
  62         struct resource res;
  63 #ifdef CONFIG_PCI
  64         struct device_node *cascade_node = NULL;
  65         int cascade_irq;
  66 #endif
  67
  68         /* Determine PIC address. */
  69         np = of_find_node_by_type(NULL, "open-pic");
  70         if (np == NULL)
  71                 return;
  72         of_address_to_resource(np, 0, &res);
  73
  74         /* Alloc mpic structure and per isu has 16 INT entries. */
  75         mpic1 = mpic_alloc(np, res.start,
  76                         MPIC_PRIMARY | MPIC_WANTS_RESET | MPIC_BIG_ENDIAN,
  77                         16, NR_IRQS - 4,
  78                         " MPIC     ");
  79         BUG_ON(mpic1 == NULL);
  80
  81         mpic_assign_isu(mpic1, 0, res.start + 0x10000);
  82
  83         /* 48 Internal Interrupts */
  84         mpic_assign_isu(mpic1, 1, res.start + 0x10200);
  85         mpic_assign_isu(mpic1, 2, res.start + 0x10400);
  86         mpic_assign_isu(mpic1, 3, res.start + 0x10600);
  87
  88         /* 16 External interrupts
  89          * Moving them from [0 - 15] to [64 - 79]
  90          */
  91         mpic_assign_isu(mpic1, 4, res.start + 0x10000);
  92
  93         mpic_init(mpic1);
  94
  95 #ifdef CONFIG_PCI
  96         /* Initialize i8259 controller */
  97         for_each_node_by_type(np, "interrupt-controller")
  98                 if (of_device_is_compatible(np, "chrp,iic")) {
  99                         cascade_node = np;
 100                         break;
 101                 }
 102         if (cascade_node == NULL) {
 103                 printk(KERN_DEBUG "mpc86xxhpcn: no ISA interrupt controller\n");
 104                 return;
 105         }
 106
 107         cascade_irq = irq_of_parse_and_map(cascade_node, 0);
 108         if (cascade_irq == NO_IRQ) {
 109                 printk(KERN_ERR "mpc86xxhpcn: failed to map cascade interrupt");
 110                 return;
 111         }
 112         DBG("mpc86xxhpcn: cascade mapped to irq %d\n", cascade_irq);
 113
 114         i8259_init(cascade_node, 0);
 115         of_node_put(cascade_node);
 116
 117         set_irq_chained_handler(cascade_irq, mpc86xx_8259_cascade);
 118 #endif
 119 }
 120
 121 #ifdef CONFIG_PCI
 122
 123 enum pirq{PIRQA = 8, PIRQB, PIRQC, PIRQD, PIRQE, PIRQF, PIRQG, PIRQH};
 124 const unsigned char uli1575_irq_route_table[16] = {
 125         0,      /* 0: Reserved */
 126         0x8,    /* 1: 0b1000 */
 127         0,      /* 2: Reserved */
 128         0x2,    /* 3: 0b0010 */
 129         0x4,    /* 4: 0b0100 */
 130         0x5,    /* 5: 0b0101 */
 131         0x7,    /* 6: 0b0111 */
 132         0x6,    /* 7: 0b0110 */
 133         0,      /* 8: Reserved */
 134         0x1,    /* 9: 0b0001 */
 135         0x3,    /* 10: 0b0011 */
 136         0x9,    /* 11: 0b1001 */
 137         0xb,    /* 12: 0b1011 */
 138         0,      /* 13: Reserved */
 139         0xd,    /* 14, 0b1101 */
 140         0xf,    /* 15, 0b1111 */
 141 };
 142
 143 static int __devinit
 144 get_pci_irq_from_of(struct pci_controller *hose, int slot, int pin)
 145 {
 146         struct of_irq oirq;
 147         u32 laddr[3];
 148         struct device_node *hosenode = hose ? hose->arch_data : NULL;
 149
 150         if (!hosenode) return -EINVAL;
 151
 152         laddr[0] = (hose->first_busno << 16) | (PCI_DEVFN(slot, 0) << 8);
 153         laddr[1] = laddr[2] = 0;
 154         of_irq_map_raw(hosenode, &pin, 1, laddr, &oirq);
 155         DBG("mpc86xx_hpcn: pci irq addr %x, slot %d, pin %d, irq %d\n",
 156                         laddr[0], slot, pin, oirq.specifier[0]);
 157         return oirq.specifier[0];
 158 }
 159
 160 static void __devinit quirk_uli1575(struct pci_dev *dev)
 161 {
 162         unsigned short temp;
 163         struct pci_controller *hose = pci_bus_to_host(dev->bus);
 164         unsigned char irq2pin[16], c;
 165         unsigned long pirq_map_word = 0;
 166         u32 irq;
 167         int i;
 168
 169         /*
 170          * ULI1575 interrupts route setup
 171          */
 172         memset(irq2pin, 0, 16); /* Initialize default value 0 */
 173
 174         /*
 175          * PIRQA -> PIRQD mapping read from OF-tree
 176          *
 177          * interrupts for PCI slot0 -- PIRQA / PIRQB / PIRQC / PIRQD
 178          *                PCI slot1 -- PIRQB / PIRQC / PIRQD / PIRQA
 179          */
 180         for (i = 0; i < 4; i++){
 181                 irq = get_pci_irq_from_of(hose, 17, i + 1);
 182                 if (irq > 0 && irq < 16)
 183                         irq2pin[irq] = PIRQA + i;
 184                 else
 185                         printk(KERN_WARNING "ULI1575 device"
 186                             "(slot %d, pin %d) irq %d is invalid.\n",
 187                             17, i, irq);
 188         }
 189
 190         /*
 191          * PIRQE -> PIRQF mapping set manually
 192          *
 193          * IRQ pin   IRQ#
 194          * PIRQE ---- 9
 195          * PIRQF ---- 10
 196          * PIRQG ---- 11
 197          * PIRQH ---- 12
 198          */
 199         for (i = 0; i < 4; i++) irq2pin[i + 9] = PIRQE + i;
 200
 201         /* Set IRQ-PIRQ Mapping to ULI1575 */
 202         for (i = 0; i < 16; i++)
 203                 if (irq2pin[i])
 204                         pirq_map_word |= (uli1575_irq_route_table[i] & 0xf)
 205                                 << ((irq2pin[i] - PIRQA) * 4);
 206
 207         /* ULI1575 IRQ mapping conf register default value is 0xb9317542 */
 208         DBG("Setup ULI1575 IRQ mapping configuration register value = 0x%x\n",
 209                         pirq_map_word);
 210         pci_write_config_dword(dev, 0x48, pirq_map_word);
 211
 212 #define ULI1575_SET_DEV_IRQ(slot, pin, reg)                             \
 213         do {                                                            \
 214                 int irq;                                                \
 215                 irq = get_pci_irq_from_of(hose, slot, pin);             \
 216                 if (irq > 0 && irq < 16)                                \
 217                         pci_write_config_byte(dev, reg, irq2pin[irq]);  \
 218                 else                                                    \
 219                         printk(KERN_WARNING "ULI1575 device"            \
 220                             "(slot %d, pin %d) irq %d is invalid.\n",   \
 221                             slot, pin, irq);                            \
 222         } while(0)
 223
 224         /* USB 1.1 OHCI controller 1, slot 28, pin 1 */
 225         ULI1575_SET_DEV_IRQ(28, 1, 0x86);
 226
 227         /* USB 1.1 OHCI controller 2, slot 28, pin 2 */
 228         ULI1575_SET_DEV_IRQ(28, 2, 0x87);
 229
 230         /* USB 1.1 OHCI controller 3, slot 28, pin 3 */
 231         ULI1575_SET_DEV_IRQ(28, 3, 0x88);
 232
 233         /* USB 2.0 controller, slot 28, pin 4 */
 234         irq = get_pci_irq_from_of(hose, 28, 4);
 235         if (irq >= 0 && irq <=15)
 236                 pci_write_config_dword(dev, 0x74, uli1575_irq_route_table[irq]);
 237
 238         /* Audio controller, slot 29, pin 1 */
 239         ULI1575_SET_DEV_IRQ(29, 1, 0x8a);
 240
 241         /* Modem controller, slot 29, pin 2 */
 242         ULI1575_SET_DEV_IRQ(29, 2, 0x8b);
 243
 244         /* HD audio controller, slot 29, pin 3 */
 245         ULI1575_SET_DEV_IRQ(29, 3, 0x8c);
 246
 247         /* SMB interrupt: slot 30, pin 1 */
 248         ULI1575_SET_DEV_IRQ(30, 1, 0x8e);
 249
 250         /* PMU ACPI SCI interrupt: slot 30, pin 2 */
 251         ULI1575_SET_DEV_IRQ(30, 2, 0x8f);
 252
 253         /* Serial ATA interrupt: slot 31, pin 1 */
 254         ULI1575_SET_DEV_IRQ(31, 1, 0x8d);
 255
 256         /* Primary PATA IDE IRQ: 14
 257          * Secondary PATA IDE IRQ: 15
 258          */
 259         pci_write_config_byte(dev, 0x44, 0x30 | uli1575_irq_route_table[14]);
 260         pci_write_config_byte(dev, 0x75, uli1575_irq_route_table[15]);
 261
 262         /* Set IRQ14 and IRQ15 to legacy IRQs */
 263         pci_read_config_word(dev, 0x46, &temp);
 264         temp |= 0xc000;
 265         pci_write_config_word(dev, 0x46, temp);
 266
 267         /* Set i8259 interrupt trigger
 268          * IRQ 3:  Level
 269          * IRQ 4:  Level
 270          * IRQ 5:  Level
 271          * IRQ 6:  Level
 272          * IRQ 7:  Level
 273          * IRQ 9:  Level
 274          * IRQ 10: Level
 275          * IRQ 11: Level
 276          * IRQ 12: Level
 277          * IRQ 14: Edge
 278          * IRQ 15: Edge
 279          */
 280         outb(0xfa, 0x4d0);
 281         outb(0x1e, 0x4d1);
 282
 283 #undef ULI1575_SET_DEV_IRQ
 284
 285         /* Disable the HD interface and enable the AC97 interface. */
 286         pci_read_config_byte(dev, 0xb8, &c);
 287         c &= 0x7f;
 288         pci_write_config_byte(dev, 0xb8, c);
 289 }
 290
 291 static void __devinit quirk_uli5288(struct pci_dev *dev)
 292 {
 293         unsigned char c;
 294
 295         pci_read_config_byte(dev,0x83,&c);
 296         c |= 0x80;
 297         pci_write_config_byte(dev, 0x83, c);
 298
 299         pci_write_config_byte(dev, 0x09, 0x01);
 300         pci_write_config_byte(dev, 0x0a, 0x06);
 301
 302         pci_read_config_byte(dev,0x83,&c);
 303         c &= 0x7f;
 304         pci_write_config_byte(dev, 0x83, c);
 305
 306         pci_read_config_byte(dev,0x84,&c);
 307         c |= 0x01;
 308         pci_write_config_byte(dev, 0x84, c);
 309 }
 310
 311 static void __devinit quirk_uli5229(struct pci_dev *dev)
 312 {
 313         unsigned short temp;
 314         pci_write_config_word(dev, 0x04, 0x0405);
 315         pci_read_config_word(dev, 0x4a, &temp);
 316         temp |= 0x1000;
 317         pci_write_config_word(dev, 0x4a, temp);
 318 }
 319
 320 static void __devinit early_uli5249(struct pci_dev *dev)
 321 {
 322         unsigned char temp;
 323         pci_write_config_word(dev, 0x04, 0x0007);
 324         pci_read_config_byte(dev, 0x7c, &temp);
 325         pci_write_config_byte(dev, 0x7c, 0x80);
 326         pci_write_config_byte(dev, 0x09, 0x01);
 327         pci_write_config_byte(dev, 0x7c, temp);
 328         dev->class |= 0x1;
 329 }
 330
 331 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_AL, 0x1575, quirk_uli1575);
 332 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_AL, 0x5288, quirk_uli5288);
 333 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_AL, 0x5229, quirk_uli5229);
 334 DECLARE_PCI_FIXUP_EARLY(PCI_VENDOR_ID_AL, 0x5249, early_uli5249);
 335 #endif /* CONFIG_PCI */
 336
 337
 338 static void __init
 339 mpc86xx_hpcn_setup_arch(void)
 340 {
 341         struct device_node *np;
 342
 343         if (ppc_md.progress)
 344                 ppc_md.progress("mpc86xx_hpcn_setup_arch()", 0);
 345
 346         np = of_find_node_by_type(NULL, "cpu");
 347         if (np != 0) {
 348                 const unsigned int *fp;
 349
 350                 fp = of_get_property(np, "clock-frequency", NULL);
 351                 if (fp != 0)
 352                         loops_per_jiffy = *fp / HZ;
 353                 else
 354                         loops_per_jiffy = 50000000 / HZ;
 355                 of_node_put(np);
 356         }
 357
 358 #ifdef CONFIG_PCI
 359         for (np = NULL; (np = of_find_node_by_type(np, "pci")) != NULL;)
 360                 mpc86xx_add_bridge(np);
 361
 362         ppc_md.pci_exclude_device = mpc86xx_exclude_device;
 363 #endif
 364
 365         printk("MPC86xx HPCN board from Freescale Semiconductor\n");
 366
 367 #ifdef CONFIG_SMP
 368         mpc86xx_smp_init();
 369 #endif
 370 }
 371
 372
 373 void
 374 mpc86xx_hpcn_show_cpuinfo(struct seq_file *m)
 375 {
 376         struct device_node *root;
 377         uint memsize = total_memory;
 378         const char *model = "";
 379         uint svid = mfspr(SPRN_SVR);
 380
 381         seq_printf(m, "Vendor\t\t: Freescale Semiconductor\n");
 382
 383         root = of_find_node_by_path("/");
 384         if (root)
 385                 model = of_get_property(root, "model", NULL);
 386         seq_printf(m, "Machine\t\t: %s\n", model);
 387         of_node_put(root);
 388
 389         seq_printf(m, "SVR\t\t: 0x%x\n", svid);
 390         seq_printf(m, "Memory\t\t: %d MB\n", memsize / (1024 * 1024));
 391 }
 392
 393
 394 /*
 395  * Called very early, device-tree isn't unflattened
 396  */
 397 static int __init mpc86xx_hpcn_probe(void)
 398 {
 399         unsigned long root = of_get_flat_dt_root();
 400
 401         if (of_flat_dt_is_compatible(root, "mpc86xx"))
 402                 return 1;       /* Looks good */
 403
 404         return 0;
 405 }
 406
 407
 408 void
 409 mpc86xx_restart(char *cmd)
 410 {
 411         void __iomem *rstcr;
 412
 413         rstcr = ioremap(get_immrbase() + MPC86XX_RSTCR_OFFSET, 0x100);
 414
 415         local_irq_disable();
 416
 417         /* Assert reset request to Reset Control Register */
 418         out_be32(rstcr, 0x2);
 419
 420         /* not reached */
 421 }
 422
 423
 424 long __init
 425 mpc86xx_time_init(void)
 426 {
 427         unsigned int temp;
 428
 429         /* Set the time base to zero */
 430         mtspr(SPRN_TBWL, 0);
 431         mtspr(SPRN_TBWU, 0);
 432
 433         temp = mfspr(SPRN_HID0);
 434         temp |= HID0_TBEN;
 435         mtspr(SPRN_HID0, temp);
 436         asm volatile("isync");
 437
 438         return 0;
 439 }
 440
 441
 442 define_machine(mpc86xx_hpcn) {
 443         .name                   = "MPC86xx HPCN",
 444         .probe                  = mpc86xx_hpcn_probe,
 445         .setup_arch             = mpc86xx_hpcn_setup_arch,
 446         .init_IRQ               = mpc86xx_hpcn_init_irq,
 447         .show_cpuinfo           = mpc86xx_hpcn_show_cpuinfo,
 448         .get_irq                = mpic_get_irq,
 449         .restart                = mpc86xx_restart,
 450         .time_init              = mpc86xx_time_init,
 451         .calibrate_decr         = generic_calibrate_decr,
 452         .progress               = udbg_progress,
 453 };