Pull sgi-drivers-makefile-cleanup into release branch
[linux-2.6] / arch / i386 / kernel / cpu / mtrr / main.c
1 /*  Generic MTRR (Memory Type Range Register) driver.
2
3     Copyright (C) 1997-2000  Richard Gooch
4     Copyright (c) 2002       Patrick Mochel
5
6     This library is free software; you can redistribute it and/or
7     modify it under the terms of the GNU Library General Public
8     License as published by the Free Software Foundation; either
9     version 2 of the License, or (at your option) any later version.
10
11     This library is distributed in the hope that it will be useful,
12     but WITHOUT ANY WARRANTY; without even the implied warranty of
13     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
14     Library General Public License for more details.
15
16     You should have received a copy of the GNU Library General Public
17     License along with this library; if not, write to the Free
18     Software Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
19
20     Richard Gooch may be reached by email at  rgooch@atnf.csiro.au
21     The postal address is:
22       Richard Gooch, c/o ATNF, P. O. Box 76, Epping, N.S.W., 2121, Australia.
23
24     Source: "Pentium Pro Family Developer's Manual, Volume 3:
25     Operating System Writer's Guide" (Intel document number 242692),
26     section 11.11.7
27
28     This was cleaned and made readable by Patrick Mochel <mochel@osdl.org> 
29     on 6-7 March 2002. 
30     Source: Intel Architecture Software Developers Manual, Volume 3: 
31     System Programming Guide; Section 9.11. (1997 edition - PPro).
32 */
33
34 #include <linux/module.h>
35 #include <linux/init.h>
36 #include <linux/pci.h>
37 #include <linux/smp.h>
38 #include <linux/cpu.h>
39
40 #include <asm/mtrr.h>
41
42 #include <asm/uaccess.h>
43 #include <asm/processor.h>
44 #include <asm/msr.h>
45 #include "mtrr.h"
46
47 u32 num_var_ranges = 0;
48
49 unsigned int *usage_table;
50 static DECLARE_MUTEX(mtrr_sem);
51
52 u32 size_or_mask, size_and_mask;
53
54 static struct mtrr_ops * mtrr_ops[X86_VENDOR_NUM] = {};
55
56 struct mtrr_ops * mtrr_if = NULL;
57
58 static void set_mtrr(unsigned int reg, unsigned long base,
59                      unsigned long size, mtrr_type type);
60
61 extern int arr3_protected;
62
63 void set_mtrr_ops(struct mtrr_ops * ops)
64 {
65         if (ops->vendor && ops->vendor < X86_VENDOR_NUM)
66                 mtrr_ops[ops->vendor] = ops;
67 }
68
69 /*  Returns non-zero if we have the write-combining memory type  */
70 static int have_wrcomb(void)
71 {
72         struct pci_dev *dev;
73         u8 rev;
74         
75         if ((dev = pci_get_class(PCI_CLASS_BRIDGE_HOST << 8, NULL)) != NULL) {
76                 /* ServerWorks LE chipsets < rev 6 have problems with write-combining
77                    Don't allow it and leave room for other chipsets to be tagged */
78                 if (dev->vendor == PCI_VENDOR_ID_SERVERWORKS &&
79                     dev->device == PCI_DEVICE_ID_SERVERWORKS_LE) {
80                         pci_read_config_byte(dev, PCI_CLASS_REVISION, &rev);
81                         if (rev <= 5) {
82                                 printk(KERN_INFO "mtrr: Serverworks LE rev < 6 detected. Write-combining disabled.\n");
83                                 pci_dev_put(dev);
84                                 return 0;
85                         }
86                 }
87                 /* Intel 450NX errata # 23. Non ascending cacheline evictions to
88                    write combining memory may resulting in data corruption */
89                 if (dev->vendor == PCI_VENDOR_ID_INTEL &&
90                     dev->device == PCI_DEVICE_ID_INTEL_82451NX) {
91                         printk(KERN_INFO "mtrr: Intel 450NX MMC detected. Write-combining disabled.\n");
92                         pci_dev_put(dev);
93                         return 0;
94                 }
95                 pci_dev_put(dev);
96         }               
97         return (mtrr_if->have_wrcomb ? mtrr_if->have_wrcomb() : 0);
98 }
99
100 /*  This function returns the number of variable MTRRs  */
101 static void __init set_num_var_ranges(void)
102 {
103         unsigned long config = 0, dummy;
104
105         if (use_intel()) {
106                 rdmsr(MTRRcap_MSR, config, dummy);
107         } else if (is_cpu(AMD))
108                 config = 2;
109         else if (is_cpu(CYRIX) || is_cpu(CENTAUR))
110                 config = 8;
111         num_var_ranges = config & 0xff;
112 }
113
114 static void __init init_table(void)
115 {
116         int i, max;
117
118         max = num_var_ranges;
119         if ((usage_table = kmalloc(max * sizeof *usage_table, GFP_KERNEL))
120             == NULL) {
121                 printk(KERN_ERR "mtrr: could not allocate\n");
122                 return;
123         }
124         for (i = 0; i < max; i++)
125                 usage_table[i] = 1;
126 }
127
128 struct set_mtrr_data {
129         atomic_t        count;
130         atomic_t        gate;
131         unsigned long   smp_base;
132         unsigned long   smp_size;
133         unsigned int    smp_reg;
134         mtrr_type       smp_type;
135 };
136
137 #ifdef CONFIG_SMP
138
139 static void ipi_handler(void *info)
140 /*  [SUMMARY] Synchronisation handler. Executed by "other" CPUs.
141     [RETURNS] Nothing.
142 */
143 {
144         struct set_mtrr_data *data = info;
145         unsigned long flags;
146
147         local_irq_save(flags);
148
149         atomic_dec(&data->count);
150         while(!atomic_read(&data->gate))
151                 cpu_relax();
152
153         /*  The master has cleared me to execute  */
154         if (data->smp_reg != ~0U) 
155                 mtrr_if->set(data->smp_reg, data->smp_base, 
156                              data->smp_size, data->smp_type);
157         else
158                 mtrr_if->set_all();
159
160         atomic_dec(&data->count);
161         while(atomic_read(&data->gate))
162                 cpu_relax();
163
164         atomic_dec(&data->count);
165         local_irq_restore(flags);
166 }
167
168 #endif
169
170 /**
171  * set_mtrr - update mtrrs on all processors
172  * @reg:        mtrr in question
173  * @base:       mtrr base
174  * @size:       mtrr size
175  * @type:       mtrr type
176  *
177  * This is kinda tricky, but fortunately, Intel spelled it out for us cleanly:
178  * 
179  * 1. Send IPI to do the following:
180  * 2. Disable Interrupts
181  * 3. Wait for all procs to do so 
182  * 4. Enter no-fill cache mode
183  * 5. Flush caches
184  * 6. Clear PGE bit
185  * 7. Flush all TLBs
186  * 8. Disable all range registers
187  * 9. Update the MTRRs
188  * 10. Enable all range registers
189  * 11. Flush all TLBs and caches again
190  * 12. Enter normal cache mode and reenable caching
191  * 13. Set PGE 
192  * 14. Wait for buddies to catch up
193  * 15. Enable interrupts.
194  * 
195  * What does that mean for us? Well, first we set data.count to the number
196  * of CPUs. As each CPU disables interrupts, it'll decrement it once. We wait
197  * until it hits 0 and proceed. We set the data.gate flag and reset data.count.
198  * Meanwhile, they are waiting for that flag to be set. Once it's set, each 
199  * CPU goes through the transition of updating MTRRs. The CPU vendors may each do it 
200  * differently, so we call mtrr_if->set() callback and let them take care of it.
201  * When they're done, they again decrement data->count and wait for data.gate to 
202  * be reset. 
203  * When we finish, we wait for data.count to hit 0 and toggle the data.gate flag.
204  * Everyone then enables interrupts and we all continue on.
205  *
206  * Note that the mechanism is the same for UP systems, too; all the SMP stuff
207  * becomes nops.
208  */
209 static void set_mtrr(unsigned int reg, unsigned long base,
210                      unsigned long size, mtrr_type type)
211 {
212         struct set_mtrr_data data;
213         unsigned long flags;
214
215         data.smp_reg = reg;
216         data.smp_base = base;
217         data.smp_size = size;
218         data.smp_type = type;
219         atomic_set(&data.count, num_booting_cpus() - 1);
220         atomic_set(&data.gate,0);
221
222         /*  Start the ball rolling on other CPUs  */
223         if (smp_call_function(ipi_handler, &data, 1, 0) != 0)
224                 panic("mtrr: timed out waiting for other CPUs\n");
225
226         local_irq_save(flags);
227
228         while(atomic_read(&data.count))
229                 cpu_relax();
230
231         /* ok, reset count and toggle gate */
232         atomic_set(&data.count, num_booting_cpus() - 1);
233         atomic_set(&data.gate,1);
234
235         /* do our MTRR business */
236
237         /* HACK!
238          * We use this same function to initialize the mtrrs on boot.
239          * The state of the boot cpu's mtrrs has been saved, and we want
240          * to replicate across all the APs. 
241          * If we're doing that @reg is set to something special...
242          */
243         if (reg != ~0U) 
244                 mtrr_if->set(reg,base,size,type);
245
246         /* wait for the others */
247         while(atomic_read(&data.count))
248                 cpu_relax();
249
250         atomic_set(&data.count, num_booting_cpus() - 1);
251         atomic_set(&data.gate,0);
252
253         /*
254          * Wait here for everyone to have seen the gate change
255          * So we're the last ones to touch 'data'
256          */
257         while(atomic_read(&data.count))
258                 cpu_relax();
259
260         local_irq_restore(flags);
261 }
262
263 /**
264  *      mtrr_add_page - Add a memory type region
265  *      @base: Physical base address of region in pages (4 KB)
266  *      @size: Physical size of region in pages (4 KB)
267  *      @type: Type of MTRR desired
268  *      @increment: If this is true do usage counting on the region
269  *
270  *      Memory type region registers control the caching on newer Intel and
271  *      non Intel processors. This function allows drivers to request an
272  *      MTRR is added. The details and hardware specifics of each processor's
273  *      implementation are hidden from the caller, but nevertheless the 
274  *      caller should expect to need to provide a power of two size on an
275  *      equivalent power of two boundary.
276  *
277  *      If the region cannot be added either because all regions are in use
278  *      or the CPU cannot support it a negative value is returned. On success
279  *      the register number for this entry is returned, but should be treated
280  *      as a cookie only.
281  *
282  *      On a multiprocessor machine the changes are made to all processors.
283  *      This is required on x86 by the Intel processors.
284  *
285  *      The available types are
286  *
287  *      %MTRR_TYPE_UNCACHABLE   -       No caching
288  *
289  *      %MTRR_TYPE_WRBACK       -       Write data back in bursts whenever
290  *
291  *      %MTRR_TYPE_WRCOMB       -       Write data back soon but allow bursts
292  *
293  *      %MTRR_TYPE_WRTHROUGH    -       Cache reads but not writes
294  *
295  *      BUGS: Needs a quiet flag for the cases where drivers do not mind
296  *      failures and do not wish system log messages to be sent.
297  */
298
299 int mtrr_add_page(unsigned long base, unsigned long size, 
300                   unsigned int type, char increment)
301 {
302         int i;
303         mtrr_type ltype;
304         unsigned long lbase;
305         unsigned int lsize;
306         int error;
307
308         if (!mtrr_if)
309                 return -ENXIO;
310                 
311         if ((error = mtrr_if->validate_add_page(base,size,type)))
312                 return error;
313
314         if (type >= MTRR_NUM_TYPES) {
315                 printk(KERN_WARNING "mtrr: type: %u invalid\n", type);
316                 return -EINVAL;
317         }
318
319         /*  If the type is WC, check that this processor supports it  */
320         if ((type == MTRR_TYPE_WRCOMB) && !have_wrcomb()) {
321                 printk(KERN_WARNING
322                        "mtrr: your processor doesn't support write-combining\n");
323                 return -ENOSYS;
324         }
325
326         if (base & size_or_mask || size & size_or_mask) {
327                 printk(KERN_WARNING "mtrr: base or size exceeds the MTRR width\n");
328                 return -EINVAL;
329         }
330
331         error = -EINVAL;
332
333         /* No CPU hotplug when we change MTRR entries */
334         lock_cpu_hotplug();
335         /*  Search for existing MTRR  */
336         down(&mtrr_sem);
337         for (i = 0; i < num_var_ranges; ++i) {
338                 mtrr_if->get(i, &lbase, &lsize, &ltype);
339                 if (base >= lbase + lsize)
340                         continue;
341                 if ((base < lbase) && (base + size <= lbase))
342                         continue;
343                 /*  At this point we know there is some kind of overlap/enclosure  */
344                 if ((base < lbase) || (base + size > lbase + lsize)) {
345                         printk(KERN_WARNING
346                                "mtrr: 0x%lx000,0x%lx000 overlaps existing"
347                                " 0x%lx000,0x%x000\n", base, size, lbase,
348                                lsize);
349                         goto out;
350                 }
351                 /*  New region is enclosed by an existing region  */
352                 if (ltype != type) {
353                         if (type == MTRR_TYPE_UNCACHABLE)
354                                 continue;
355                         printk (KERN_WARNING "mtrr: type mismatch for %lx000,%lx000 old: %s new: %s\n",
356                              base, size, mtrr_attrib_to_str(ltype),
357                              mtrr_attrib_to_str(type));
358                         goto out;
359                 }
360                 if (increment)
361                         ++usage_table[i];
362                 error = i;
363                 goto out;
364         }
365         /*  Search for an empty MTRR  */
366         i = mtrr_if->get_free_region(base, size);
367         if (i >= 0) {
368                 set_mtrr(i, base, size, type);
369                 usage_table[i] = 1;
370         } else
371                 printk(KERN_INFO "mtrr: no more MTRRs available\n");
372         error = i;
373  out:
374         up(&mtrr_sem);
375         unlock_cpu_hotplug();
376         return error;
377 }
378
379 static int mtrr_check(unsigned long base, unsigned long size)
380 {
381         if ((base & (PAGE_SIZE - 1)) || (size & (PAGE_SIZE - 1))) {
382                 printk(KERN_WARNING
383                         "mtrr: size and base must be multiples of 4 kiB\n");
384                 printk(KERN_DEBUG
385                         "mtrr: size: 0x%lx  base: 0x%lx\n", size, base);
386                 dump_stack();
387                 return -1;
388         }
389         return 0;
390 }
391
392 /**
393  *      mtrr_add - Add a memory type region
394  *      @base: Physical base address of region
395  *      @size: Physical size of region
396  *      @type: Type of MTRR desired
397  *      @increment: If this is true do usage counting on the region
398  *
399  *      Memory type region registers control the caching on newer Intel and
400  *      non Intel processors. This function allows drivers to request an
401  *      MTRR is added. The details and hardware specifics of each processor's
402  *      implementation are hidden from the caller, but nevertheless the 
403  *      caller should expect to need to provide a power of two size on an
404  *      equivalent power of two boundary.
405  *
406  *      If the region cannot be added either because all regions are in use
407  *      or the CPU cannot support it a negative value is returned. On success
408  *      the register number for this entry is returned, but should be treated
409  *      as a cookie only.
410  *
411  *      On a multiprocessor machine the changes are made to all processors.
412  *      This is required on x86 by the Intel processors.
413  *
414  *      The available types are
415  *
416  *      %MTRR_TYPE_UNCACHABLE   -       No caching
417  *
418  *      %MTRR_TYPE_WRBACK       -       Write data back in bursts whenever
419  *
420  *      %MTRR_TYPE_WRCOMB       -       Write data back soon but allow bursts
421  *
422  *      %MTRR_TYPE_WRTHROUGH    -       Cache reads but not writes
423  *
424  *      BUGS: Needs a quiet flag for the cases where drivers do not mind
425  *      failures and do not wish system log messages to be sent.
426  */
427
428 int
429 mtrr_add(unsigned long base, unsigned long size, unsigned int type,
430          char increment)
431 {
432         if (mtrr_check(base, size))
433                 return -EINVAL;
434         return mtrr_add_page(base >> PAGE_SHIFT, size >> PAGE_SHIFT, type,
435                              increment);
436 }
437
438 /**
439  *      mtrr_del_page - delete a memory type region
440  *      @reg: Register returned by mtrr_add
441  *      @base: Physical base address
442  *      @size: Size of region
443  *
444  *      If register is supplied then base and size are ignored. This is
445  *      how drivers should call it.
446  *
447  *      Releases an MTRR region. If the usage count drops to zero the 
448  *      register is freed and the region returns to default state.
449  *      On success the register is returned, on failure a negative error
450  *      code.
451  */
452
453 int mtrr_del_page(int reg, unsigned long base, unsigned long size)
454 {
455         int i, max;
456         mtrr_type ltype;
457         unsigned long lbase;
458         unsigned int lsize;
459         int error = -EINVAL;
460
461         if (!mtrr_if)
462                 return -ENXIO;
463
464         max = num_var_ranges;
465         /* No CPU hotplug when we change MTRR entries */
466         lock_cpu_hotplug();
467         down(&mtrr_sem);
468         if (reg < 0) {
469                 /*  Search for existing MTRR  */
470                 for (i = 0; i < max; ++i) {
471                         mtrr_if->get(i, &lbase, &lsize, &ltype);
472                         if (lbase == base && lsize == size) {
473                                 reg = i;
474                                 break;
475                         }
476                 }
477                 if (reg < 0) {
478                         printk(KERN_DEBUG "mtrr: no MTRR for %lx000,%lx000 found\n", base,
479                                size);
480                         goto out;
481                 }
482         }
483         if (reg >= max) {
484                 printk(KERN_WARNING "mtrr: register: %d too big\n", reg);
485                 goto out;
486         }
487         if (is_cpu(CYRIX) && !use_intel()) {
488                 if ((reg == 3) && arr3_protected) {
489                         printk(KERN_WARNING "mtrr: ARR3 cannot be changed\n");
490                         goto out;
491                 }
492         }
493         mtrr_if->get(reg, &lbase, &lsize, &ltype);
494         if (lsize < 1) {
495                 printk(KERN_WARNING "mtrr: MTRR %d not used\n", reg);
496                 goto out;
497         }
498         if (usage_table[reg] < 1) {
499                 printk(KERN_WARNING "mtrr: reg: %d has count=0\n", reg);
500                 goto out;
501         }
502         if (--usage_table[reg] < 1)
503                 set_mtrr(reg, 0, 0, 0);
504         error = reg;
505  out:
506         up(&mtrr_sem);
507         unlock_cpu_hotplug();
508         return error;
509 }
510 /**
511  *      mtrr_del - delete a memory type region
512  *      @reg: Register returned by mtrr_add
513  *      @base: Physical base address
514  *      @size: Size of region
515  *
516  *      If register is supplied then base and size are ignored. This is
517  *      how drivers should call it.
518  *
519  *      Releases an MTRR region. If the usage count drops to zero the 
520  *      register is freed and the region returns to default state.
521  *      On success the register is returned, on failure a negative error
522  *      code.
523  */
524
525 int
526 mtrr_del(int reg, unsigned long base, unsigned long size)
527 {
528         if (mtrr_check(base, size))
529                 return -EINVAL;
530         return mtrr_del_page(reg, base >> PAGE_SHIFT, size >> PAGE_SHIFT);
531 }
532
533 EXPORT_SYMBOL(mtrr_add);
534 EXPORT_SYMBOL(mtrr_del);
535
536 /* HACK ALERT!
537  * These should be called implicitly, but we can't yet until all the initcall
538  * stuff is done...
539  */
540 extern void amd_init_mtrr(void);
541 extern void cyrix_init_mtrr(void);
542 extern void centaur_init_mtrr(void);
543
544 static void __init init_ifs(void)
545 {
546         amd_init_mtrr();
547         cyrix_init_mtrr();
548         centaur_init_mtrr();
549 }
550
551 /* The suspend/resume methods are only for CPU without MTRR. CPU using generic
552  * MTRR driver doesn't require this
553  */
554 struct mtrr_value {
555         mtrr_type       ltype;
556         unsigned long   lbase;
557         unsigned int    lsize;
558 };
559
560 static struct mtrr_value * mtrr_state;
561
562 static int mtrr_save(struct sys_device * sysdev, pm_message_t state)
563 {
564         int i;
565         int size = num_var_ranges * sizeof(struct mtrr_value);
566
567         mtrr_state = kmalloc(size,GFP_ATOMIC);
568         if (mtrr_state)
569                 memset(mtrr_state,0,size);
570         else
571                 return -ENOMEM;
572
573         for (i = 0; i < num_var_ranges; i++) {
574                 mtrr_if->get(i,
575                              &mtrr_state[i].lbase,
576                              &mtrr_state[i].lsize,
577                              &mtrr_state[i].ltype);
578         }
579         return 0;
580 }
581
582 static int mtrr_restore(struct sys_device * sysdev)
583 {
584         int i;
585
586         for (i = 0; i < num_var_ranges; i++) {
587                 if (mtrr_state[i].lsize) 
588                         set_mtrr(i,
589                                  mtrr_state[i].lbase,
590                                  mtrr_state[i].lsize,
591                                  mtrr_state[i].ltype);
592         }
593         kfree(mtrr_state);
594         return 0;
595 }
596
597
598
599 static struct sysdev_driver mtrr_sysdev_driver = {
600         .suspend        = mtrr_save,
601         .resume         = mtrr_restore,
602 };
603
604
605 /**
606  * mtrr_bp_init - initialize mtrrs on the boot CPU
607  *
608  * This needs to be called early; before any of the other CPUs are 
609  * initialized (i.e. before smp_init()).
610  * 
611  */
612 void __init mtrr_bp_init(void)
613 {
614         init_ifs();
615
616         if (cpu_has_mtrr) {
617                 mtrr_if = &generic_mtrr_ops;
618                 size_or_mask = 0xff000000;      /* 36 bits */
619                 size_and_mask = 0x00f00000;
620
621                 /* This is an AMD specific MSR, but we assume(hope?) that
622                    Intel will implement it to when they extend the address
623                    bus of the Xeon. */
624                 if (cpuid_eax(0x80000000) >= 0x80000008) {
625                         u32 phys_addr;
626                         phys_addr = cpuid_eax(0x80000008) & 0xff;
627                         /* CPUID workaround for Intel 0F33/0F34 CPU */
628                         if (boot_cpu_data.x86_vendor == X86_VENDOR_INTEL &&
629                             boot_cpu_data.x86 == 0xF &&
630                             boot_cpu_data.x86_model == 0x3 &&
631                             (boot_cpu_data.x86_mask == 0x3 ||
632                              boot_cpu_data.x86_mask == 0x4))
633                                 phys_addr = 36;
634
635                         size_or_mask = ~((1 << (phys_addr - PAGE_SHIFT)) - 1);
636                         size_and_mask = ~size_or_mask & 0xfff00000;
637                 } else if (boot_cpu_data.x86_vendor == X86_VENDOR_CENTAUR &&
638                            boot_cpu_data.x86 == 6) {
639                         /* VIA C* family have Intel style MTRRs, but
640                            don't support PAE */
641                         size_or_mask = 0xfff00000;      /* 32 bits */
642                         size_and_mask = 0;
643                 }
644         } else {
645                 switch (boot_cpu_data.x86_vendor) {
646                 case X86_VENDOR_AMD:
647                         if (cpu_has_k6_mtrr) {
648                                 /* Pre-Athlon (K6) AMD CPU MTRRs */
649                                 mtrr_if = mtrr_ops[X86_VENDOR_AMD];
650                                 size_or_mask = 0xfff00000;      /* 32 bits */
651                                 size_and_mask = 0;
652                         }
653                         break;
654                 case X86_VENDOR_CENTAUR:
655                         if (cpu_has_centaur_mcr) {
656                                 mtrr_if = mtrr_ops[X86_VENDOR_CENTAUR];
657                                 size_or_mask = 0xfff00000;      /* 32 bits */
658                                 size_and_mask = 0;
659                         }
660                         break;
661                 case X86_VENDOR_CYRIX:
662                         if (cpu_has_cyrix_arr) {
663                                 mtrr_if = mtrr_ops[X86_VENDOR_CYRIX];
664                                 size_or_mask = 0xfff00000;      /* 32 bits */
665                                 size_and_mask = 0;
666                         }
667                         break;
668                 default:
669                         break;
670                 }
671         }
672
673         if (mtrr_if) {
674                 set_num_var_ranges();
675                 init_table();
676                 if (use_intel())
677                         get_mtrr_state();
678         }
679 }
680
681 void mtrr_ap_init(void)
682 {
683         unsigned long flags;
684
685         if (!mtrr_if || !use_intel())
686                 return;
687         /*
688          * Ideally we should hold mtrr_sem here to avoid mtrr entries changed,
689          * but this routine will be called in cpu boot time, holding the lock
690          * breaks it. This routine is called in two cases: 1.very earily time
691          * of software resume, when there absolutely isn't mtrr entry changes;
692          * 2.cpu hotadd time. We let mtrr_add/del_page hold cpuhotplug lock to
693          * prevent mtrr entry changes
694          */
695         local_irq_save(flags);
696
697         mtrr_if->set_all();
698
699         local_irq_restore(flags);
700 }
701
702 static int __init mtrr_init_finialize(void)
703 {
704         if (!mtrr_if)
705                 return 0;
706         if (use_intel())
707                 mtrr_state_warn();
708         else {
709                 /* The CPUs haven't MTRR and seemes not support SMP. They have
710                  * specific drivers, we use a tricky method to support
711                  * suspend/resume for them.
712                  * TBD: is there any system with such CPU which supports
713                  * suspend/resume?  if no, we should remove the code.
714                  */
715                 sysdev_driver_register(&cpu_sysdev_class,
716                         &mtrr_sysdev_driver);
717         }
718         return 0;
719 }
720 subsys_initcall(mtrr_init_finialize);