git.oblomov.eu Git - linux-2.6/blob - drivers/net/ixgbe/ixgbe.h

   1 /*******************************************************************************
   2
   3   Intel 10 Gigabit PCI Express Linux driver
   4   Copyright(c) 1999 - 2007 Intel Corporation.
   5
   6   This program is free software; you can redistribute it and/or modify it
   7   under the terms and conditions of the GNU General Public License,
   8   version 2, as published by the Free Software Foundation.
   9
  10   This program is distributed in the hope it will be useful, but WITHOUT
  11   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
  12   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
  13   more details.
  14
  15   You should have received a copy of the GNU General Public License along with
  16   this program; if not, write to the Free Software Foundation, Inc.,
  17   51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18
  19   The full GNU General Public License is included in this distribution in
  20   the file called "COPYING".
  21
  22   Contact Information:
  23   Linux NICS <linux.nics@intel.com>
  24   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
  25   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
  26
  27 *******************************************************************************/
  28
  29 #ifndef _IXGBE_H_
  30 #define _IXGBE_H_
  31
  32 #include <linux/types.h>
  33 #include <linux/pci.h>
  34 #include <linux/netdevice.h>
  35 #include <linux/inet_lro.h>
  36
  37 #include "ixgbe_type.h"
  38 #include "ixgbe_common.h"
  39
  40 #if defined(CONFIG_DCA) || defined(CONFIG_DCA_MODULE)
  41 #include <linux/dca.h>
  42 #endif
  43
  44 #define IXGBE_ERR(args...) printk(KERN_ERR "ixgbe: " args)
  45
  46 #define PFX "ixgbe: "
  47 #define DPRINTK(nlevel, klevel, fmt, args...) \
  48         ((void)((NETIF_MSG_##nlevel & adapter->msg_enable) && \
  49         printk(KERN_##klevel PFX "%s: %s: " fmt, adapter->netdev->name, \
  50                 __FUNCTION__ , ## args)))
  51
  52 /* TX/RX descriptor defines */
  53 #define IXGBE_DEFAULT_TXD                  1024
  54 #define IXGBE_MAX_TXD                      4096
  55 #define IXGBE_MIN_TXD                        64
  56
  57 #define IXGBE_DEFAULT_RXD                  1024
  58 #define IXGBE_MAX_RXD                      4096
  59 #define IXGBE_MIN_RXD                        64
  60
  61 #define IXGBE_DEFAULT_RXQ                          1
  62 #define IXGBE_MAX_RXQ                              1
  63 #define IXGBE_MIN_RXQ                              1
  64
  65 #define IXGBE_DEFAULT_ITR_RX_USECS          125  /*   8k irqs/sec */
  66 #define IXGBE_DEFAULT_ITR_TX_USECS          250  /*   4k irqs/sec */
  67 #define IXGBE_MIN_ITR_USECS                 100  /* 500k irqs/sec */
  68 #define IXGBE_MAX_ITR_USECS               10000  /* 100  irqs/sec */
  69
  70 /* flow control */
  71 #define IXGBE_DEFAULT_FCRTL             0x10000
  72 #define IXGBE_MIN_FCRTL                    0x40
  73 #define IXGBE_MAX_FCRTL                 0x7FF80
  74 #define IXGBE_DEFAULT_FCRTH             0x20000
  75 #define IXGBE_MIN_FCRTH                   0x600
  76 #define IXGBE_MAX_FCRTH                 0x7FFF0
  77 #define IXGBE_DEFAULT_FCPAUSE            0xFFFF
  78 #define IXGBE_MIN_FCPAUSE                     0
  79 #define IXGBE_MAX_FCPAUSE                0xFFFF
  80
  81 /* Supported Rx Buffer Sizes */
  82 #define IXGBE_RXBUFFER_64    64     /* Used for packet split */
  83 #define IXGBE_RXBUFFER_128   128    /* Used for packet split */
  84 #define IXGBE_RXBUFFER_256   256    /* Used for packet split */
  85 #define IXGBE_RXBUFFER_2048  2048
  86
  87 #define IXGBE_RX_HDR_SIZE IXGBE_RXBUFFER_256
  88
  89 #define MAXIMUM_ETHERNET_VLAN_SIZE (ETH_FRAME_LEN + ETH_FCS_LEN + VLAN_HLEN)
  90
  91 /* How many Tx Descriptors do we need to call netif_wake_queue? */
  92 #define IXGBE_TX_QUEUE_WAKE 16
  93
  94 /* How many Rx Buffers do we bundle into one write to the hardware ? */
  95 #define IXGBE_RX_BUFFER_WRITE   16      /* Must be power of 2 */
  96
  97 #define IXGBE_TX_FLAGS_CSUM             (u32)(1)
  98 #define IXGBE_TX_FLAGS_VLAN             (u32)(1 << 1)
  99 #define IXGBE_TX_FLAGS_TSO              (u32)(1 << 2)
 100 #define IXGBE_TX_FLAGS_IPV4             (u32)(1 << 3)
 101 #define IXGBE_TX_FLAGS_VLAN_MASK        0xffff0000
 102 #define IXGBE_TX_FLAGS_VLAN_SHIFT       16
 103
 104 #define IXGBE_MAX_LRO_DESCRIPTORS       8
 105 #define IXGBE_MAX_LRO_AGGREGATE         32
 106
 107 /* wrapper around a pointer to a socket buffer,
 108  * so a DMA handle can be stored along with the buffer */
 109 struct ixgbe_tx_buffer {
 110         struct sk_buff *skb;
 111         dma_addr_t dma;
 112         unsigned long time_stamp;
 113         u16 length;
 114         u16 next_to_watch;
 115 };
 116
 117 struct ixgbe_rx_buffer {
 118         struct sk_buff *skb;
 119         dma_addr_t dma;
 120         struct page *page;
 121         dma_addr_t page_dma;
 122 };
 123
 124 struct ixgbe_queue_stats {
 125         u64 packets;
 126         u64 bytes;
 127 };
 128
 129 struct ixgbe_ring {
 130         void *desc;                     /* descriptor ring memory */
 131         dma_addr_t dma;                 /* phys. address of descriptor ring */
 132         unsigned int size;              /* length in bytes */
 133         unsigned int count;             /* amount of descriptors */
 134         unsigned int next_to_use;
 135         unsigned int next_to_clean;
 136
 137         int queue_index; /* needed for multiqueue queue management */
 138         union {
 139                 struct ixgbe_tx_buffer *tx_buffer_info;
 140                 struct ixgbe_rx_buffer *rx_buffer_info;
 141         };
 142
 143         u16 head;
 144         u16 tail;
 145
 146         unsigned int total_bytes;
 147         unsigned int total_packets;
 148
 149         u16 reg_idx; /* holds the special value that gets the hardware register
 150                       * offset associated with this ring, which is different
 151                       * for DCE and RSS modes */
 152
 153 #if defined(CONFIG_DCA) || defined(CONFIG_DCA_MODULE)
 154         /* cpu for tx queue */
 155         int cpu;
 156 #endif
 157         struct net_lro_mgr lro_mgr;
 158         bool lro_used;
 159         struct ixgbe_queue_stats stats;
 160         u8 v_idx; /* maps directly to the index for this ring in the hardware
 161                    * vector array, can also be used for finding the bit in EICR
 162                    * and friends that represents the vector for this ring */
 163
 164         u32 eims_value;
 165         u16 itr_register;
 166
 167         char name[IFNAMSIZ + 5];
 168         u16 work_limit;                /* max work per interrupt */
 169         u16 rx_buf_len;
 170 };
 171
 172 #define RING_F_VMDQ 1
 173 #define RING_F_RSS  2
 174 #define IXGBE_MAX_RSS_INDICES  16
 175 #define IXGBE_MAX_VMDQ_INDICES 16
 176 struct ixgbe_ring_feature {
 177         int indices;
 178         int mask;
 179 };
 180
 181 #define MAX_RX_QUEUES 64
 182 #define MAX_TX_QUEUES 32
 183
 184 /* MAX_MSIX_Q_VECTORS of these are allocated,
 185  * but we only use one per queue-specific vector.
 186  */
 187 struct ixgbe_q_vector {
 188         struct ixgbe_adapter *adapter;
 189         struct napi_struct napi;
 190         DECLARE_BITMAP(rxr_idx, MAX_RX_QUEUES); /* Rx ring indices */
 191         DECLARE_BITMAP(txr_idx, MAX_TX_QUEUES); /* Tx ring indices */
 192         u8 rxr_count;     /* Rx ring count assigned to this vector */
 193         u8 txr_count;     /* Tx ring count assigned to this vector */
 194         u8 tx_eitr;
 195         u8 rx_eitr;
 196         u32 eitr;
 197 };
 198
 199 /* Helper macros to switch between ints/sec and what the register uses.
 200  * And yes, it's the same math going both ways.
 201  */
 202 #define EITR_INTS_PER_SEC_TO_REG(_eitr) \
 203         ((_eitr) ? (1000000000 / ((_eitr) * 256)) : 0)
 204 #define EITR_REG_TO_INTS_PER_SEC EITR_INTS_PER_SEC_TO_REG
 205
 206 #define IXGBE_DESC_UNUSED(R) \
 207         ((((R)->next_to_clean > (R)->next_to_use) ? 0 : (R)->count) + \
 208         (R)->next_to_clean - (R)->next_to_use - 1)
 209
 210 #define IXGBE_RX_DESC_ADV(R, i)     \
 211         (&(((union ixgbe_adv_rx_desc *)((R).desc))[i]))
 212 #define IXGBE_TX_DESC_ADV(R, i)     \
 213         (&(((union ixgbe_adv_tx_desc *)((R).desc))[i]))
 214 #define IXGBE_TX_CTXTDESC_ADV(R, i)         \
 215         (&(((struct ixgbe_adv_tx_context_desc *)((R).desc))[i]))
 216
 217 #define IXGBE_MAX_JUMBO_FRAME_SIZE        16128
 218
 219 #define OTHER_VECTOR 1
 220 #define NON_Q_VECTORS (OTHER_VECTOR)
 221
 222 #define MAX_MSIX_Q_VECTORS 16
 223 #define MIN_MSIX_Q_VECTORS 2
 224 #define MAX_MSIX_COUNT (MAX_MSIX_Q_VECTORS + NON_Q_VECTORS)
 225 #define MIN_MSIX_COUNT (MIN_MSIX_Q_VECTORS + NON_Q_VECTORS)
 226
 227 /* board specific private data structure */
 228 struct ixgbe_adapter {
 229         struct timer_list watchdog_timer;
 230         struct vlan_group *vlgrp;
 231         u16 bd_number;
 232         struct work_struct reset_task;
 233         struct ixgbe_q_vector q_vector[MAX_MSIX_Q_VECTORS];
 234         char name[MAX_MSIX_COUNT][IFNAMSIZ + 5];
 235
 236         /* Interrupt Throttle Rate */
 237         u32 itr_setting;
 238         u16 eitr_low;
 239         u16 eitr_high;
 240
 241         /* TX */
 242         struct ixgbe_ring *tx_ring;     /* One per active queue */
 243         u64 restart_queue;
 244         u64 lsc_int;
 245         u64 hw_tso_ctxt;
 246         u64 hw_tso6_ctxt;
 247         u32 tx_timeout_count;
 248         bool detect_tx_hung;
 249
 250         /* RX */
 251         struct ixgbe_ring *rx_ring;     /* One per active queue */
 252         u64 hw_csum_tx_good;
 253         u64 hw_csum_rx_error;
 254         u64 hw_csum_rx_good;
 255         u64 non_eop_descs;
 256         int num_tx_queues;
 257         int num_rx_queues;
 258         int num_msix_vectors;
 259         struct ixgbe_ring_feature ring_feature[3];
 260         struct msix_entry *msix_entries;
 261
 262         u64 rx_hdr_split;
 263         u32 alloc_rx_page_failed;
 264         u32 alloc_rx_buff_failed;
 265
 266         /* Some features need tri-state capability,
 267          * thus the additional *_CAPABLE flags.
 268          */
 269         u32 flags;
 270 #define IXGBE_FLAG_RX_CSUM_ENABLED              (u32)(1)
 271 #define IXGBE_FLAG_MSI_CAPABLE                  (u32)(1 << 1)
 272 #define IXGBE_FLAG_MSI_ENABLED                  (u32)(1 << 2)
 273 #define IXGBE_FLAG_MSIX_CAPABLE                 (u32)(1 << 3)
 274 #define IXGBE_FLAG_MSIX_ENABLED                 (u32)(1 << 4)
 275 #define IXGBE_FLAG_RX_1BUF_CAPABLE              (u32)(1 << 6)
 276 #define IXGBE_FLAG_RX_PS_CAPABLE                (u32)(1 << 7)
 277 #define IXGBE_FLAG_RX_PS_ENABLED                (u32)(1 << 8)
 278 #define IXGBE_FLAG_IN_NETPOLL                   (u32)(1 << 9)
 279 #define IXGBE_FLAG_DCA_ENABLED                  (u32)(1 << 10)
 280 #define IXGBE_FLAG_DCA_CAPABLE                  (u32)(1 << 11)
 281 #define IXGBE_FLAG_IMIR_ENABLED                 (u32)(1 << 12)
 282 #define IXGBE_FLAG_MQ_CAPABLE                   (u32)(1 << 13)
 283 #define IXGBE_FLAG_RSS_ENABLED                  (u32)(1 << 16)
 284 #define IXGBE_FLAG_RSS_CAPABLE                  (u32)(1 << 17)
 285 #define IXGBE_FLAG_VMDQ_CAPABLE                 (u32)(1 << 18)
 286 #define IXGBE_FLAG_VMDQ_ENABLED                 (u32)(1 << 19)
 287 #define IXGBE_FLAG_NEED_LINK_UPDATE             (u32)(1 << 22)
 288 #define IXGBE_FLAG_IN_WATCHDOG_TASK             (u32)(1 << 23)
 289
 290 /* default to trying for four seconds */
 291 #define IXGBE_TRY_LINK_TIMEOUT (4 * HZ)
 292
 293         /* OS defined structs */
 294         struct net_device *netdev;
 295         struct pci_dev *pdev;
 296         struct net_device_stats net_stats;
 297
 298         /* structs defined in ixgbe_hw.h */
 299         struct ixgbe_hw hw;
 300         u16 msg_enable;
 301         struct ixgbe_hw_stats stats;
 302
 303         /* Interrupt Throttle Rate */
 304         u32 rx_eitr;
 305         u32 tx_eitr;
 306
 307         unsigned long state;
 308         u64 tx_busy;
 309         u64 lro_aggregated;
 310         u64 lro_flushed;
 311         u64 lro_no_desc;
 312
 313         u32 link_speed;
 314         bool link_up;
 315         unsigned long link_check_timeout;
 316
 317         struct work_struct watchdog_task;
 318 };
 319
 320 enum ixbge_state_t {
 321         __IXGBE_TESTING,
 322         __IXGBE_RESETTING,
 323         __IXGBE_DOWN
 324 };
 325
 326 enum ixgbe_boards {
 327         board_82598,
 328 };
 329
 330 extern struct ixgbe_info ixgbe_82598_info;
 331
 332 extern char ixgbe_driver_name[];
 333 extern const char ixgbe_driver_version[];
 334
 335 extern int ixgbe_up(struct ixgbe_adapter *adapter);
 336 extern void ixgbe_down(struct ixgbe_adapter *adapter);
 337 extern void ixgbe_reinit_locked(struct ixgbe_adapter *adapter);
 338 extern void ixgbe_reset(struct ixgbe_adapter *adapter);
 339 extern void ixgbe_update_stats(struct ixgbe_adapter *adapter);
 340 extern void ixgbe_set_ethtool_ops(struct net_device *netdev);
 341 extern int ixgbe_setup_rx_resources(struct ixgbe_adapter *adapter,
 342                                     struct ixgbe_ring *rxdr);
 343 extern int ixgbe_setup_tx_resources(struct ixgbe_adapter *adapter,
 344                                     struct ixgbe_ring *txdr);
 345
 346 #endif /* _IXGBE_H_ */