git.oblomov.eu Git - linux-2.6/blob - arch/i386/pci/mmconfig.c

   1 /*
   2  * Copyright (C) 2004 Matthew Wilcox <matthew@wil.cx>
   3  * Copyright (C) 2004 Intel Corp.
   4  *
   5  * This code is released under the GNU General Public License version 2.
   6  */
   7
   8 /*
   9  * mmconfig.c - Low-level direct PCI config space access via MMCONFIG
  10  */
  11
  12 #include <linux/pci.h>
  13 #include <linux/init.h>
  14 #include <linux/acpi.h>
  15 #include <asm/e820.h>
  16 #include "pci.h"
  17
  18 /* Assume systems with more busses have correct MCFG */
  19 #define mmcfg_virt_addr ((void __iomem *) fix_to_virt(FIX_PCIE_MCFG))
  20
  21 /* The base address of the last MMCONFIG device accessed */
  22 static u32 mmcfg_last_accessed_device;
  23 static int mmcfg_last_accessed_cpu;
  24
  25 /*
  26  * Functions for accessing PCI configuration space with MMCONFIG accesses
  27  */
  28 static u32 get_base_addr(unsigned int seg, int bus, unsigned devfn)
  29 {
  30         int cfg_num = -1;
  31         struct acpi_mcfg_allocation *cfg;
  32
  33         if (seg == 0 && bus < PCI_MMCFG_MAX_CHECK_BUS &&
  34             test_bit(PCI_SLOT(devfn) + 32*bus, pci_mmcfg_fallback_slots))
  35                 return 0;
  36
  37         while (1) {
  38                 ++cfg_num;
  39                 if (cfg_num >= pci_mmcfg_config_num) {
  40                         break;
  41                 }
  42                 cfg = &pci_mmcfg_config[cfg_num];
  43                 if (cfg->pci_segment != seg)
  44                         continue;
  45                 if ((cfg->start_bus_number <= bus) &&
  46                     (cfg->end_bus_number >= bus))
  47                         return cfg->address;
  48         }
  49
  50         /* Fall back to type 0 */
  51         return 0;
  52 }
  53
  54 /*
  55  * This is always called under pci_config_lock
  56  */
  57 static void pci_exp_set_dev_base(unsigned int base, int bus, int devfn)
  58 {
  59         u32 dev_base = base | (bus << 20) | (devfn << 12);
  60         int cpu = smp_processor_id();
  61         if (dev_base != mmcfg_last_accessed_device ||
  62             cpu != mmcfg_last_accessed_cpu) {
  63                 mmcfg_last_accessed_device = dev_base;
  64                 mmcfg_last_accessed_cpu = cpu;
  65                 set_fixmap_nocache(FIX_PCIE_MCFG, dev_base);
  66         }
  67 }
  68
  69 static int pci_mmcfg_read(unsigned int seg, unsigned int bus,
  70                           unsigned int devfn, int reg, int len, u32 *value)
  71 {
  72         unsigned long flags;
  73         u32 base;
  74
  75         if ((bus > 255) || (devfn > 255) || (reg > 4095)) {
  76                 *value = -1;
  77                 return -EINVAL;
  78         }
  79
  80         base = get_base_addr(seg, bus, devfn);
  81         if (!base)
  82                 return pci_conf1_read(seg,bus,devfn,reg,len,value);
  83
  84         spin_lock_irqsave(&pci_config_lock, flags);
  85
  86         pci_exp_set_dev_base(base, bus, devfn);
  87
  88         switch (len) {
  89         case 1:
  90                 *value = readb(mmcfg_virt_addr + reg);
  91                 break;
  92         case 2:
  93                 *value = readw(mmcfg_virt_addr + reg);
  94                 break;
  95         case 4:
  96                 *value = readl(mmcfg_virt_addr + reg);
  97                 break;
  98         }
  99
 100         spin_unlock_irqrestore(&pci_config_lock, flags);
 101
 102         return 0;
 103 }
 104
 105 static int pci_mmcfg_write(unsigned int seg, unsigned int bus,
 106                            unsigned int devfn, int reg, int len, u32 value)
 107 {
 108         unsigned long flags;
 109         u32 base;
 110
 111         if ((bus > 255) || (devfn > 255) || (reg > 4095))
 112                 return -EINVAL;
 113
 114         base = get_base_addr(seg, bus, devfn);
 115         if (!base)
 116                 return pci_conf1_write(seg,bus,devfn,reg,len,value);
 117
 118         spin_lock_irqsave(&pci_config_lock, flags);
 119
 120         pci_exp_set_dev_base(base, bus, devfn);
 121
 122         switch (len) {
 123         case 1:
 124                 writeb(value, mmcfg_virt_addr + reg);
 125                 break;
 126         case 2:
 127                 writew(value, mmcfg_virt_addr + reg);
 128                 break;
 129         case 4:
 130                 writel(value, mmcfg_virt_addr + reg);
 131                 break;
 132         }
 133
 134         spin_unlock_irqrestore(&pci_config_lock, flags);
 135
 136         return 0;
 137 }
 138
 139 static struct pci_raw_ops pci_mmcfg = {
 140         .read =         pci_mmcfg_read,
 141         .write =        pci_mmcfg_write,
 142 };
 143
 144 int __init pci_mmcfg_arch_init(void)
 145 {
 146         printk(KERN_INFO "PCI: Using MMCONFIG\n");
 147         raw_pci_ops = &pci_mmcfg;
 148         return 1;
 149 }