[MIPS] TXx9: PCI error handling
[linux-2.6] / arch / mips / txx9 / rbtx4938 / setup.c
1 /*
2  * Setup pointers to hardware-dependent routines.
3  * Copyright (C) 2000-2001 Toshiba Corporation
4  *
5  * 2003-2005 (c) MontaVista Software, Inc. This file is licensed under the
6  * terms of the GNU General Public License version 2. This program is
7  * licensed "as is" without any warranty of any kind, whether express
8  * or implied.
9  *
10  * Support for TX4938 in 2.6 - Manish Lachwani (mlachwani@mvista.com)
11  */
12 #include <linux/init.h>
13 #include <linux/types.h>
14 #include <linux/ioport.h>
15 #include <linux/delay.h>
16 #include <linux/interrupt.h>
17 #include <linux/console.h>
18 #include <linux/pm.h>
19 #include <linux/platform_device.h>
20 #include <linux/gpio.h>
21
22 #include <asm/reboot.h>
23 #include <asm/io.h>
24 #include <asm/txx9/generic.h>
25 #include <asm/txx9/pci.h>
26 #include <asm/txx9/rbtx4938.h>
27 #include <linux/spi/spi.h>
28 #include <asm/txx9/spi.h>
29 #include <asm/txx9pio.h>
30
31 static void rbtx4938_machine_halt(void)
32 {
33         printk(KERN_NOTICE "System Halted\n");
34         local_irq_disable();
35
36         while (1)
37                 __asm__(".set\tmips3\n\t"
38                         "wait\n\t"
39                         ".set\tmips0");
40 }
41
42 static void rbtx4938_machine_power_off(void)
43 {
44         rbtx4938_machine_halt();
45         /* no return */
46 }
47
48 static void rbtx4938_machine_restart(char *command)
49 {
50         local_irq_disable();
51
52         printk("Rebooting...");
53         writeb(1, rbtx4938_softresetlock_addr);
54         writeb(1, rbtx4938_sfvol_addr);
55         writeb(1, rbtx4938_softreset_addr);
56         while(1)
57                 ;
58 }
59
60 static void __init rbtx4938_pci_setup(void)
61 {
62 #ifdef CONFIG_PCI
63         int extarb = !(__raw_readq(&tx4938_ccfgptr->ccfg) & TX4938_CCFG_PCIARB);
64         struct pci_controller *c = &txx9_primary_pcic;
65
66         register_pci_controller(c);
67
68         if (__raw_readq(&tx4938_ccfgptr->ccfg) & TX4938_CCFG_PCI66)
69                 txx9_pci_option =
70                         (txx9_pci_option & ~TXX9_PCI_OPT_CLK_MASK) |
71                         TXX9_PCI_OPT_CLK_66; /* already configured */
72
73         /* Reset PCI Bus */
74         writeb(0, rbtx4938_pcireset_addr);
75         /* Reset PCIC */
76         txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
77         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
78             TXX9_PCI_OPT_CLK_66)
79                 tx4938_pciclk66_setup();
80         mdelay(10);
81         /* clear PCIC reset */
82         txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
83         writeb(1, rbtx4938_pcireset_addr);
84         iob();
85
86         tx4938_report_pciclk();
87         tx4927_pcic_setup(tx4938_pcicptr, c, extarb);
88         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
89             TXX9_PCI_OPT_CLK_AUTO &&
90             txx9_pci66_check(c, 0, 0)) {
91                 /* Reset PCI Bus */
92                 writeb(0, rbtx4938_pcireset_addr);
93                 /* Reset PCIC */
94                 txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
95                 tx4938_pciclk66_setup();
96                 mdelay(10);
97                 /* clear PCIC reset */
98                 txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
99                 writeb(1, rbtx4938_pcireset_addr);
100                 iob();
101                 /* Reinitialize PCIC */
102                 tx4938_report_pciclk();
103                 tx4927_pcic_setup(tx4938_pcicptr, c, extarb);
104         }
105
106         if (__raw_readq(&tx4938_ccfgptr->pcfg) &
107             (TX4938_PCFG_ETH0_SEL|TX4938_PCFG_ETH1_SEL)) {
108                 /* Reset PCIC1 */
109                 txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIC1RST);
110                 /* PCI1DMD==0 => PCI1CLK==GBUSCLK/2 => PCI66 */
111                 if (!(__raw_readq(&tx4938_ccfgptr->ccfg)
112                       & TX4938_CCFG_PCI1DMD))
113                         tx4938_ccfg_set(TX4938_CCFG_PCI1_66);
114                 mdelay(10);
115                 /* clear PCIC1 reset */
116                 txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIC1RST);
117                 tx4938_report_pci1clk();
118
119                 /* mem:64K(max), io:64K(max) (enough for ETH0,ETH1) */
120                 c = txx9_alloc_pci_controller(NULL, 0, 0x10000, 0, 0x10000);
121                 register_pci_controller(c);
122                 tx4927_pcic_setup(tx4938_pcic1ptr, c, 0);
123         }
124         tx4938_setup_pcierr_irq();
125 #endif /* CONFIG_PCI */
126 }
127
128 /* SPI support */
129
130 /* chip select for SPI devices */
131 #define SEEPROM1_CS     7       /* PIO7 */
132 #define SEEPROM2_CS     0       /* IOC */
133 #define SEEPROM3_CS     1       /* IOC */
134 #define SRTC_CS 2       /* IOC */
135
136 static int __init rbtx4938_ethaddr_init(void)
137 {
138 #ifdef CONFIG_PCI
139         unsigned char dat[17];
140         unsigned char sum;
141         int i;
142
143         /* 0-3: "MAC\0", 4-9:eth0, 10-15:eth1, 16:sum */
144         if (spi_eeprom_read(SEEPROM1_CS, 0, dat, sizeof(dat))) {
145                 printk(KERN_ERR "seeprom: read error.\n");
146                 return -ENODEV;
147         } else {
148                 if (strcmp(dat, "MAC") != 0)
149                         printk(KERN_WARNING "seeprom: bad signature.\n");
150                 for (i = 0, sum = 0; i < sizeof(dat); i++)
151                         sum += dat[i];
152                 if (sum)
153                         printk(KERN_WARNING "seeprom: bad checksum.\n");
154         }
155         for (i = 0; i < 2; i++) {
156                 unsigned int id =
157                         TXX9_IRQ_BASE + (i ? TX4938_IR_ETH1 : TX4938_IR_ETH0);
158                 struct platform_device *pdev;
159                 if (!(__raw_readq(&tx4938_ccfgptr->pcfg) &
160                       (i ? TX4938_PCFG_ETH1_SEL : TX4938_PCFG_ETH0_SEL)))
161                         continue;
162                 pdev = platform_device_alloc("tc35815-mac", id);
163                 if (!pdev ||
164                     platform_device_add_data(pdev, &dat[4 + 6 * i], 6) ||
165                     platform_device_add(pdev))
166                         platform_device_put(pdev);
167         }
168 #endif /* CONFIG_PCI */
169         return 0;
170 }
171
172 static void __init rbtx4938_spi_setup(void)
173 {
174         /* set SPI_SEL */
175         txx9_set64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_SPI_SEL);
176 }
177
178 static struct resource rbtx4938_fpga_resource;
179
180 static void __init rbtx4938_time_init(void)
181 {
182         tx4938_time_init(0);
183 }
184
185 static void __init rbtx4938_mem_setup(void)
186 {
187         unsigned long long pcfg;
188         char *argptr;
189
190         if (txx9_master_clock == 0)
191                 txx9_master_clock = 25000000; /* 25MHz */
192
193         tx4938_setup();
194
195 #ifdef CONFIG_PCI
196         txx9_alloc_pci_controller(&txx9_primary_pcic, 0, 0, 0, 0);
197         txx9_board_pcibios_setup = tx4927_pcibios_setup;
198 #else
199         set_io_port_base(RBTX4938_ETHER_BASE);
200 #endif
201
202         tx4938_setup_serial();
203 #ifdef CONFIG_SERIAL_TXX9_CONSOLE
204         argptr = prom_getcmdline();
205         if (strstr(argptr, "console=") == NULL) {
206                 strcat(argptr, " console=ttyS0,38400");
207         }
208 #endif
209
210 #ifdef CONFIG_TOSHIBA_RBTX4938_MPLEX_PIO58_61
211         printk("PIOSEL: disabling both ata and nand selection\n");
212         local_irq_disable();
213         txx9_clear64(&tx4938_ccfgptr->pcfg,
214                      TX4938_PCFG_NDF_SEL | TX4938_PCFG_ATA_SEL);
215 #endif
216
217 #ifdef CONFIG_TOSHIBA_RBTX4938_MPLEX_NAND
218         printk("PIOSEL: enabling nand selection\n");
219         txx9_set64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_NDF_SEL);
220         txx9_clear64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_ATA_SEL);
221 #endif
222
223 #ifdef CONFIG_TOSHIBA_RBTX4938_MPLEX_ATA
224         printk("PIOSEL: enabling ata selection\n");
225         txx9_set64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_ATA_SEL);
226         txx9_clear64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_NDF_SEL);
227 #endif
228
229 #ifdef CONFIG_IP_PNP
230         argptr = prom_getcmdline();
231         if (strstr(argptr, "ip=") == NULL) {
232                 strcat(argptr, " ip=any");
233         }
234 #endif
235
236
237 #ifdef CONFIG_FB
238         {
239                 conswitchp = &dummy_con;
240         }
241 #endif
242
243         rbtx4938_spi_setup();
244         pcfg = ____raw_readq(&tx4938_ccfgptr->pcfg);    /* updated */
245         /* fixup piosel */
246         if ((pcfg & (TX4938_PCFG_ATA_SEL | TX4938_PCFG_NDF_SEL)) ==
247             TX4938_PCFG_ATA_SEL)
248                 writeb((readb(rbtx4938_piosel_addr) & 0x03) | 0x04,
249                        rbtx4938_piosel_addr);
250         else if ((pcfg & (TX4938_PCFG_ATA_SEL | TX4938_PCFG_NDF_SEL)) ==
251                  TX4938_PCFG_NDF_SEL)
252                 writeb((readb(rbtx4938_piosel_addr) & 0x03) | 0x08,
253                        rbtx4938_piosel_addr);
254         else
255                 writeb(readb(rbtx4938_piosel_addr) & ~(0x08 | 0x04),
256                        rbtx4938_piosel_addr);
257
258         rbtx4938_fpga_resource.name = "FPGA Registers";
259         rbtx4938_fpga_resource.start = CPHYSADDR(RBTX4938_FPGA_REG_ADDR);
260         rbtx4938_fpga_resource.end = CPHYSADDR(RBTX4938_FPGA_REG_ADDR) + 0xffff;
261         rbtx4938_fpga_resource.flags = IORESOURCE_MEM | IORESOURCE_BUSY;
262         if (request_resource(&txx9_ce_res[2], &rbtx4938_fpga_resource))
263                 printk("request resource for fpga failed\n");
264
265         _machine_restart = rbtx4938_machine_restart;
266         _machine_halt = rbtx4938_machine_halt;
267         pm_power_off = rbtx4938_machine_power_off;
268
269         writeb(0xff, rbtx4938_led_addr);
270         printk(KERN_INFO "RBTX4938 --- FPGA(Rev %02x) DIPSW:%02x,%02x\n",
271                readb(rbtx4938_fpga_rev_addr),
272                readb(rbtx4938_dipsw_addr), readb(rbtx4938_bdipsw_addr));
273 }
274
275 static int __init rbtx4938_ne_init(void)
276 {
277         struct resource res[] = {
278                 {
279                         .start  = RBTX4938_RTL_8019_BASE,
280                         .end    = RBTX4938_RTL_8019_BASE + 0x20 - 1,
281                         .flags  = IORESOURCE_IO,
282                 }, {
283                         .start  = RBTX4938_RTL_8019_IRQ,
284                         .flags  = IORESOURCE_IRQ,
285                 }
286         };
287         struct platform_device *dev =
288                 platform_device_register_simple("ne", -1,
289                                                 res, ARRAY_SIZE(res));
290         return IS_ERR(dev) ? PTR_ERR(dev) : 0;
291 }
292
293 static DEFINE_SPINLOCK(rbtx4938_spi_gpio_lock);
294
295 static void rbtx4938_spi_gpio_set(struct gpio_chip *chip, unsigned int offset,
296                                   int value)
297 {
298         u8 val;
299         unsigned long flags;
300         spin_lock_irqsave(&rbtx4938_spi_gpio_lock, flags);
301         val = readb(rbtx4938_spics_addr);
302         if (value)
303                 val |= 1 << offset;
304         else
305                 val &= ~(1 << offset);
306         writeb(val, rbtx4938_spics_addr);
307         mmiowb();
308         spin_unlock_irqrestore(&rbtx4938_spi_gpio_lock, flags);
309 }
310
311 static int rbtx4938_spi_gpio_dir_out(struct gpio_chip *chip,
312                                      unsigned int offset, int value)
313 {
314         rbtx4938_spi_gpio_set(chip, offset, value);
315         return 0;
316 }
317
318 static struct gpio_chip rbtx4938_spi_gpio_chip = {
319         .set = rbtx4938_spi_gpio_set,
320         .direction_output = rbtx4938_spi_gpio_dir_out,
321         .label = "RBTX4938-SPICS",
322         .base = 16,
323         .ngpio = 3,
324 };
325
326 /* SPI support */
327
328 static void __init txx9_spi_init(unsigned long base, int irq)
329 {
330         struct resource res[] = {
331                 {
332                         .start  = base,
333                         .end    = base + 0x20 - 1,
334                         .flags  = IORESOURCE_MEM,
335                 }, {
336                         .start  = irq,
337                         .flags  = IORESOURCE_IRQ,
338                 },
339         };
340         platform_device_register_simple("spi_txx9", 0,
341                                         res, ARRAY_SIZE(res));
342 }
343
344 static int __init rbtx4938_spi_init(void)
345 {
346         struct spi_board_info srtc_info = {
347                 .modalias = "rtc-rs5c348",
348                 .max_speed_hz = 1000000, /* 1.0Mbps @ Vdd 2.0V */
349                 .bus_num = 0,
350                 .chip_select = 16 + SRTC_CS,
351                 /* Mode 1 (High-Active, Shift-Then-Sample), High Avtive CS  */
352                 .mode = SPI_MODE_1 | SPI_CS_HIGH,
353         };
354         spi_register_board_info(&srtc_info, 1);
355         spi_eeprom_register(SEEPROM1_CS);
356         spi_eeprom_register(16 + SEEPROM2_CS);
357         spi_eeprom_register(16 + SEEPROM3_CS);
358         gpio_request(16 + SRTC_CS, "rtc-rs5c348");
359         gpio_direction_output(16 + SRTC_CS, 0);
360         gpio_request(SEEPROM1_CS, "seeprom1");
361         gpio_direction_output(SEEPROM1_CS, 1);
362         gpio_request(16 + SEEPROM2_CS, "seeprom2");
363         gpio_direction_output(16 + SEEPROM2_CS, 1);
364         gpio_request(16 + SEEPROM3_CS, "seeprom3");
365         gpio_direction_output(16 + SEEPROM3_CS, 1);
366         txx9_spi_init(TX4938_SPI_REG & 0xfffffffffULL, RBTX4938_IRQ_IRC_SPI);
367         return 0;
368 }
369
370 static void __init rbtx4938_arch_init(void)
371 {
372         gpiochip_add(&rbtx4938_spi_gpio_chip);
373         rbtx4938_pci_setup();
374         rbtx4938_spi_init();
375 }
376
377 /* Watchdog support */
378
379 static int __init txx9_wdt_init(unsigned long base)
380 {
381         struct resource res = {
382                 .start  = base,
383                 .end    = base + 0x100 - 1,
384                 .flags  = IORESOURCE_MEM,
385         };
386         struct platform_device *dev =
387                 platform_device_register_simple("txx9wdt", -1, &res, 1);
388         return IS_ERR(dev) ? PTR_ERR(dev) : 0;
389 }
390
391 static int __init rbtx4938_wdt_init(void)
392 {
393         return txx9_wdt_init(TX4938_TMR_REG(2) & 0xfffffffffULL);
394 }
395
396 static void __init rbtx4938_device_init(void)
397 {
398         rbtx4938_ethaddr_init();
399         rbtx4938_ne_init();
400         rbtx4938_wdt_init();
401 }
402
403 struct txx9_board_vec rbtx4938_vec __initdata = {
404         .system = "Toshiba RBTX4938",
405         .prom_init = rbtx4938_prom_init,
406         .mem_setup = rbtx4938_mem_setup,
407         .irq_setup = rbtx4938_irq_setup,
408         .time_init = rbtx4938_time_init,
409         .device_init = rbtx4938_device_init,
410         .arch_init = rbtx4938_arch_init,
411 #ifdef CONFIG_PCI
412         .pci_map_irq = rbtx4938_pci_map_irq,
413 #endif
414 };