git.oblomov.eu Git - linux-2.6/blob - drivers/ide/pci/amd74xx.c

   1 /*
   2  * AMD 755/756/766/8111 and nVidia nForce/2/2s/3/3s/CK804/MCP04
   3  * IDE driver for Linux.
   4  *
   5  * Copyright (c) 2000-2002 Vojtech Pavlik
   6  * Copyright (c) 2007 Bartlomiej Zolnierkiewicz
   7  *
   8  * Based on the work of:
   9  *      Andre Hedrick
  10  */
  11
  12 /*
  13  * This program is free software; you can redistribute it and/or modify it
  14  * under the terms of the GNU General Public License version 2 as published by
  15  * the Free Software Foundation.
  16  */
  17
  18 #include <linux/module.h>
  19 #include <linux/kernel.h>
  20 #include <linux/pci.h>
  21 #include <linux/init.h>
  22 #include <linux/ide.h>
  23
  24 enum {
  25         AMD_IDE_CONFIG          = 0x41,
  26         AMD_CABLE_DETECT        = 0x42,
  27         AMD_DRIVE_TIMING        = 0x48,
  28         AMD_8BIT_TIMING         = 0x4e,
  29         AMD_ADDRESS_SETUP       = 0x4c,
  30         AMD_UDMA_TIMING         = 0x50,
  31 };
  32
  33 static unsigned int amd_80w;
  34 static unsigned int amd_clock;
  35
  36 static char *amd_dma[] = { "16", "25", "33", "44", "66", "100", "133" };
  37 static unsigned char amd_cyc2udma[] = { 6, 6, 5, 4, 0, 1, 1, 2, 2, 3, 3, 3, 3, 3, 3, 7 };
  38
  39 static inline u8 amd_offset(struct pci_dev *dev)
  40 {
  41         return (dev->vendor == PCI_VENDOR_ID_NVIDIA) ? 0x10 : 0;
  42 }
  43
  44 /*
  45  * amd_set_speed() writes timing values to the chipset registers
  46  */
  47
  48 static void amd_set_speed(struct pci_dev *dev, u8 dn, u8 udma_mask,
  49                           struct ide_timing *timing)
  50 {
  51         u8 t = 0, offset = amd_offset(dev);
  52
  53         pci_read_config_byte(dev, AMD_ADDRESS_SETUP + offset, &t);
  54         t = (t & ~(3 << ((3 - dn) << 1))) | ((clamp_val(timing->setup, 1, 4) - 1) << ((3 - dn) << 1));
  55         pci_write_config_byte(dev, AMD_ADDRESS_SETUP + offset, t);
  56
  57         pci_write_config_byte(dev, AMD_8BIT_TIMING + offset + (1 - (dn >> 1)),
  58                 ((clamp_val(timing->act8b, 1, 16) - 1) << 4) | (clamp_val(timing->rec8b, 1, 16) - 1));
  59
  60         pci_write_config_byte(dev, AMD_DRIVE_TIMING + offset + (3 - dn),
  61                 ((clamp_val(timing->active, 1, 16) - 1) << 4) | (clamp_val(timing->recover, 1, 16) - 1));
  62
  63         switch (udma_mask) {
  64         case ATA_UDMA2: t = timing->udma ? (0xc0 | (clamp_val(timing->udma, 2, 5) - 2)) : 0x03; break;
  65         case ATA_UDMA4: t = timing->udma ? (0xc0 | amd_cyc2udma[clamp_val(timing->udma, 2, 10)]) : 0x03; break;
  66         case ATA_UDMA5: t = timing->udma ? (0xc0 | amd_cyc2udma[clamp_val(timing->udma, 1, 10)]) : 0x03; break;
  67         case ATA_UDMA6: t = timing->udma ? (0xc0 | amd_cyc2udma[clamp_val(timing->udma, 1, 15)]) : 0x03; break;
  68         default: return;
  69         }
  70
  71         pci_write_config_byte(dev, AMD_UDMA_TIMING + offset + (3 - dn), t);
  72 }
  73
  74 /*
  75  * amd_set_drive() computes timing values and configures the chipset
  76  * to a desired transfer mode.  It also can be called by upper layers.
  77  */
  78
  79 static void amd_set_drive(ide_drive_t *drive, const u8 speed)
  80 {
  81         ide_hwif_t *hwif = drive->hwif;
  82         struct pci_dev *dev = to_pci_dev(hwif->dev);
  83         ide_drive_t *peer = hwif->drives + (~drive->dn & 1);
  84         struct ide_timing t, p;
  85         int T, UT;
  86         u8 udma_mask = hwif->ultra_mask;
  87
  88         T = 1000000000 / amd_clock;
  89         UT = (udma_mask == ATA_UDMA2) ? T : (T / 2);
  90
  91         ide_timing_compute(drive, speed, &t, T, UT);
  92
  93         if (peer->present) {
  94                 ide_timing_compute(peer, peer->current_speed, &p, T, UT);
  95                 ide_timing_merge(&p, &t, &t, IDE_TIMING_8BIT);
  96         }
  97
  98         if (speed == XFER_UDMA_5 && amd_clock <= 33333) t.udma = 1;
  99         if (speed == XFER_UDMA_6 && amd_clock <= 33333) t.udma = 15;
 100
 101         amd_set_speed(dev, drive->dn, udma_mask, &t);
 102 }
 103
 104 /*
 105  * amd_set_pio_mode() is a callback from upper layers for PIO-only tuning.
 106  */
 107
 108 static void amd_set_pio_mode(ide_drive_t *drive, const u8 pio)
 109 {
 110         amd_set_drive(drive, XFER_PIO_0 + pio);
 111 }
 112
 113 static void __devinit amd7409_cable_detect(struct pci_dev *dev,
 114                                            const char *name)
 115 {
 116         /* no host side cable detection */
 117         amd_80w = 0x03;
 118 }
 119
 120 static void __devinit amd7411_cable_detect(struct pci_dev *dev,
 121                                            const char *name)
 122 {
 123         int i;
 124         u32 u = 0;
 125         u8 t = 0, offset = amd_offset(dev);
 126
 127         pci_read_config_byte(dev, AMD_CABLE_DETECT + offset, &t);
 128         pci_read_config_dword(dev, AMD_UDMA_TIMING + offset, &u);
 129         amd_80w = ((t & 0x3) ? 1 : 0) | ((t & 0xc) ? 2 : 0);
 130         for (i = 24; i >= 0; i -= 8)
 131                 if (((u >> i) & 4) && !(amd_80w & (1 << (1 - (i >> 4))))) {
 132                         printk(KERN_WARNING "%s: BIOS didn't set cable bits "
 133                                             "correctly. Enabling workaround.\n",
 134                                             name);
 135                         amd_80w |= (1 << (1 - (i >> 4)));
 136                 }
 137 }
 138
 139 /*
 140  * The initialization callback.  Initialize drive independent registers.
 141  */
 142
 143 static unsigned int __devinit init_chipset_amd74xx(struct pci_dev *dev,
 144                                                    const char *name)
 145 {
 146         u8 t = 0, offset = amd_offset(dev);
 147
 148 /*
 149  * Check 80-wire cable presence.
 150  */
 151
 152         if (dev->vendor == PCI_VENDOR_ID_AMD &&
 153             dev->device == PCI_DEVICE_ID_AMD_COBRA_7401)
 154                 ; /* no UDMA > 2 */
 155         else if (dev->vendor == PCI_VENDOR_ID_AMD &&
 156                  dev->device == PCI_DEVICE_ID_AMD_VIPER_7409)
 157                 amd7409_cable_detect(dev, name);
 158         else
 159                 amd7411_cable_detect(dev, name);
 160
 161 /*
 162  * Take care of prefetch & postwrite.
 163  */
 164
 165         pci_read_config_byte(dev, AMD_IDE_CONFIG + offset, &t);
 166         /*
 167          * Check for broken FIFO support.
 168          */
 169         if (dev->vendor == PCI_VENDOR_ID_AMD &&
 170             dev->vendor == PCI_DEVICE_ID_AMD_VIPER_7411)
 171                 t &= 0x0f;
 172         else
 173                 t |= 0xf0;
 174         pci_write_config_byte(dev, AMD_IDE_CONFIG + offset, t);
 175
 176 /*
 177  * Determine the system bus clock.
 178  */
 179
 180         amd_clock = (ide_pci_clk ? ide_pci_clk : 33) * 1000;
 181
 182         switch (amd_clock) {
 183                 case 33000: amd_clock = 33333; break;
 184                 case 37000: amd_clock = 37500; break;
 185                 case 41000: amd_clock = 41666; break;
 186         }
 187
 188         if (amd_clock < 20000 || amd_clock > 50000) {
 189                 printk(KERN_WARNING "%s: User given PCI clock speed impossible (%d), using 33 MHz instead.\n",
 190                                     name, amd_clock);
 191                 amd_clock = 33333;
 192         }
 193
 194         return dev->irq;
 195 }
 196
 197 static u8 __devinit amd_cable_detect(ide_hwif_t *hwif)
 198 {
 199         if ((amd_80w >> hwif->channel) & 1)
 200                 return ATA_CBL_PATA80;
 201         else
 202                 return ATA_CBL_PATA40;
 203 }
 204
 205 static void __devinit init_hwif_amd74xx(ide_hwif_t *hwif)
 206 {
 207         struct pci_dev *dev = to_pci_dev(hwif->dev);
 208
 209         if (hwif->irq == 0) /* 0 is bogus but will do for now */
 210                 hwif->irq = pci_get_legacy_ide_irq(dev, hwif->channel);
 211 }
 212
 213 static const struct ide_port_ops amd_port_ops = {
 214         .set_pio_mode           = amd_set_pio_mode,
 215         .set_dma_mode           = amd_set_drive,
 216         .cable_detect           = amd_cable_detect,
 217 };
 218
 219 #define IDE_HFLAGS_AMD \
 220         (IDE_HFLAG_PIO_NO_BLACKLIST | \
 221          IDE_HFLAG_ABUSE_SET_DMA_MODE | \
 222          IDE_HFLAG_POST_SET_MODE | \
 223          IDE_HFLAG_IO_32BIT | \
 224          IDE_HFLAG_UNMASK_IRQS)
 225
 226 #define DECLARE_AMD_DEV(name_str, swdma, udma)                          \
 227         {                                                               \
 228                 .name           = name_str,                             \
 229                 .init_chipset   = init_chipset_amd74xx,                 \
 230                 .init_hwif      = init_hwif_amd74xx,                    \
 231                 .enablebits     = {{0x40,0x02,0x02}, {0x40,0x01,0x01}}, \
 232                 .port_ops       = &amd_port_ops,                        \
 233                 .host_flags     = IDE_HFLAGS_AMD,                       \
 234                 .pio_mask       = ATA_PIO5,                             \
 235                 .swdma_mask     = swdma,                                \
 236                 .mwdma_mask     = ATA_MWDMA2,                           \
 237                 .udma_mask      = udma,                                 \
 238         }
 239
 240 #define DECLARE_NV_DEV(name_str, udma)                                  \
 241         {                                                               \
 242                 .name           = name_str,                             \
 243                 .init_chipset   = init_chipset_amd74xx,                 \
 244                 .init_hwif      = init_hwif_amd74xx,                    \
 245                 .enablebits     = {{0x50,0x02,0x02}, {0x50,0x01,0x01}}, \
 246                 .port_ops       = &amd_port_ops,                        \
 247                 .host_flags     = IDE_HFLAGS_AMD,                       \
 248                 .pio_mask       = ATA_PIO5,                             \
 249                 .swdma_mask     = ATA_SWDMA2,                           \
 250                 .mwdma_mask     = ATA_MWDMA2,                           \
 251                 .udma_mask      = udma,                                 \
 252         }
 253
 254 static const struct ide_port_info amd74xx_chipsets[] __devinitdata = {
 255         /*  0 */ DECLARE_AMD_DEV("AMD7401",       0x00, ATA_UDMA2),
 256         /*  1 */ DECLARE_AMD_DEV("AMD7409", ATA_SWDMA2, ATA_UDMA4),
 257         /*  2 */ DECLARE_AMD_DEV("AMD7411", ATA_SWDMA2, ATA_UDMA5),
 258         /*  3 */ DECLARE_AMD_DEV("AMD7441", ATA_SWDMA2, ATA_UDMA5),
 259         /*  4 */ DECLARE_AMD_DEV("AMD8111", ATA_SWDMA2, ATA_UDMA6),
 260
 261         /*  5 */ DECLARE_NV_DEV("NFORCE",               ATA_UDMA5),
 262         /*  6 */ DECLARE_NV_DEV("NFORCE2",              ATA_UDMA6),
 263         /*  7 */ DECLARE_NV_DEV("NFORCE2-U400R",        ATA_UDMA6),
 264         /*  8 */ DECLARE_NV_DEV("NFORCE2-U400R-SATA",   ATA_UDMA6),
 265         /*  9 */ DECLARE_NV_DEV("NFORCE3-150",          ATA_UDMA6),
 266         /* 10 */ DECLARE_NV_DEV("NFORCE3-250",          ATA_UDMA6),
 267         /* 11 */ DECLARE_NV_DEV("NFORCE3-250-SATA",     ATA_UDMA6),
 268         /* 12 */ DECLARE_NV_DEV("NFORCE3-250-SATA2",    ATA_UDMA6),
 269         /* 13 */ DECLARE_NV_DEV("NFORCE-CK804",         ATA_UDMA6),
 270         /* 14 */ DECLARE_NV_DEV("NFORCE-MCP04",         ATA_UDMA6),
 271         /* 15 */ DECLARE_NV_DEV("NFORCE-MCP51",         ATA_UDMA6),
 272         /* 16 */ DECLARE_NV_DEV("NFORCE-MCP55",         ATA_UDMA6),
 273         /* 17 */ DECLARE_NV_DEV("NFORCE-MCP61",         ATA_UDMA6),
 274         /* 18 */ DECLARE_NV_DEV("NFORCE-MCP65",         ATA_UDMA6),
 275         /* 19 */ DECLARE_NV_DEV("NFORCE-MCP67",         ATA_UDMA6),
 276         /* 20 */ DECLARE_NV_DEV("NFORCE-MCP73",         ATA_UDMA6),
 277         /* 21 */ DECLARE_NV_DEV("NFORCE-MCP77",         ATA_UDMA6),
 278
 279         /* 22 */ DECLARE_AMD_DEV("AMD5536", ATA_SWDMA2, ATA_UDMA5),
 280 };
 281
 282 static int __devinit amd74xx_probe(struct pci_dev *dev, const struct pci_device_id *id)
 283 {
 284         struct ide_port_info d;
 285         u8 idx = id->driver_data;
 286
 287         d = amd74xx_chipsets[idx];
 288
 289         /*
 290          * Check for bad SWDMA and incorrectly wired Serenade mainboards.
 291          */
 292         if (idx == 1) {
 293                 if (dev->revision <= 7)
 294                         d.swdma_mask = 0;
 295                 d.host_flags |= IDE_HFLAG_CLEAR_SIMPLEX;
 296         } else if (idx == 4) {
 297                 if (dev->subsystem_vendor == PCI_VENDOR_ID_AMD &&
 298                     dev->subsystem_device == PCI_DEVICE_ID_AMD_SERENADE)
 299                         d.udma_mask = ATA_UDMA5;
 300         }
 301
 302         printk(KERN_INFO "%s: %s (rev %02x) UDMA%s controller\n",
 303                          d.name, pci_name(dev), dev->revision,
 304                          amd_dma[fls(d.udma_mask) - 1]);
 305
 306         return ide_setup_pci_device(dev, &d);
 307 }
 308
 309 static const struct pci_device_id amd74xx_pci_tbl[] = {
 310         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_COBRA_7401),           0 },
 311         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_VIPER_7409),           1 },
 312         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_VIPER_7411),           2 },
 313         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_OPUS_7441),            3 },
 314         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_8111_IDE),             4 },
 315         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_IDE),        5 },
 316         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2_IDE),       6 },
 317         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2S_IDE),      7 },
 318 #ifdef CONFIG_BLK_DEV_IDE_SATA
 319         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE2S_SATA),     8 },
 320 #endif
 321         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3_IDE),       9 },
 322         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3S_IDE),     10 },
 323 #ifdef CONFIG_BLK_DEV_IDE_SATA
 324         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3S_SATA),    11 },
 325         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE3S_SATA2),   12 },
 326 #endif
 327         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_CK804_IDE), 13 },
 328         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP04_IDE), 14 },
 329         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP51_IDE), 15 },
 330         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP55_IDE), 16 },
 331         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP61_IDE), 17 },
 332         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP65_IDE), 18 },
 333         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP67_IDE), 19 },
 334         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP73_IDE), 20 },
 335         { PCI_VDEVICE(NVIDIA,   PCI_DEVICE_ID_NVIDIA_NFORCE_MCP77_IDE), 21 },
 336         { PCI_VDEVICE(AMD,      PCI_DEVICE_ID_AMD_CS5536_IDE),          22 },
 337         { 0, },
 338 };
 339 MODULE_DEVICE_TABLE(pci, amd74xx_pci_tbl);
 340
 341 static struct pci_driver driver = {
 342         .name           = "AMD_IDE",
 343         .id_table       = amd74xx_pci_tbl,
 344         .probe          = amd74xx_probe,
 345 };
 346
 347 static int __init amd74xx_ide_init(void)
 348 {
 349         return ide_pci_register_driver(&driver);
 350 }
 351
 352 module_init(amd74xx_ide_init);
 353
 354 MODULE_AUTHOR("Vojtech Pavlik");
 355 MODULE_DESCRIPTION("AMD PCI IDE driver");
 356 MODULE_LICENSE("GPL");