Pull novell-bugzilla-156426 into release branch
[linux-2.6] / drivers / media / dvb / frontends / cx24123.c
1 /*
2     Conexant cx24123/cx24109 - DVB QPSK Satellite demod/tuner driver
3
4     Copyright (C) 2005 Steven Toth <stoth@hauppauge.com>
5
6     Support for KWorld DVB-S 100 by Vadim Catana <skystar@moldova.cc>
7
8     This program is free software; you can redistribute it and/or modify
9     it under the terms of the GNU General Public License as published by
10     the Free Software Foundation; either version 2 of the License, or
11     (at your option) any later version.
12
13     This program is distributed in the hope that it will be useful,
14     but WITHOUT ANY WARRANTY; without even the implied warranty of
15     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16     GNU General Public License for more details.
17
18     You should have received a copy of the GNU General Public License
19     along with this program; if not, write to the Free Software
20     Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
21 */
22
23 #include <linux/slab.h>
24 #include <linux/kernel.h>
25 #include <linux/module.h>
26 #include <linux/moduleparam.h>
27 #include <linux/init.h>
28
29 #include "dvb_frontend.h"
30 #include "cx24123.h"
31
32 #define XTAL 10111000
33
34 static int force_band;
35 static int debug;
36 #define dprintk(args...) \
37         do { \
38                 if (debug) printk (KERN_DEBUG "cx24123: " args); \
39         } while (0)
40
41 struct cx24123_state
42 {
43         struct i2c_adapter* i2c;
44         struct dvb_frontend_ops ops;
45         const struct cx24123_config* config;
46
47         struct dvb_frontend frontend;
48
49         u32 lastber;
50         u16 snr;
51         u8  lnbreg;
52
53         /* Some PLL specifics for tuning */
54         u32 VCAarg;
55         u32 VGAarg;
56         u32 bandselectarg;
57         u32 pllarg;
58         u32 FILTune;
59
60         /* The Demod/Tuner can't easily provide these, we cache them */
61         u32 currentfreq;
62         u32 currentsymbolrate;
63 };
64
65 /* Various tuner defaults need to be established for a given symbol rate Sps */
66 static struct
67 {
68         u32 symbolrate_low;
69         u32 symbolrate_high;
70         u32 VCAprogdata;
71         u32 VGAprogdata;
72         u32 FILTune;
73 } cx24123_AGC_vals[] =
74 {
75         {
76                 .symbolrate_low         = 1000000,
77                 .symbolrate_high        = 4999999,
78                 /* the specs recommend other values for VGA offsets,
79                    but tests show they are wrong */
80                 .VGAprogdata            = (1 << 19) | (0x180 << 9) | 0x1e0,
81                 .VCAprogdata            = (2 << 19) | (0x07 << 9) | 0x07,
82                 .FILTune                = 0x27f /* 0.41 V */
83         },
84         {
85                 .symbolrate_low         =  5000000,
86                 .symbolrate_high        = 14999999,
87                 .VGAprogdata            = (1 << 19) | (0x180 << 9) | 0x1e0,
88                 .VCAprogdata            = (2 << 19) | (0x07 << 9) | 0x1f,
89                 .FILTune                = 0x317 /* 0.90 V */
90         },
91         {
92                 .symbolrate_low         = 15000000,
93                 .symbolrate_high        = 45000000,
94                 .VGAprogdata            = (1 << 19) | (0x100 << 9) | 0x180,
95                 .VCAprogdata            = (2 << 19) | (0x07 << 9) | 0x3f,
96                 .FILTune                = 0x145 /* 2.70 V */
97         },
98 };
99
100 /*
101  * Various tuner defaults need to be established for a given frequency kHz.
102  * fixme: The bounds on the bands do not match the doc in real life.
103  * fixme: Some of them have been moved, other might need adjustment.
104  */
105 static struct
106 {
107         u32 freq_low;
108         u32 freq_high;
109         u32 VCOdivider;
110         u32 progdata;
111 } cx24123_bandselect_vals[] =
112 {
113         /* band 1 */
114         {
115                 .freq_low       = 950000,
116                 .freq_high      = 1074999,
117                 .VCOdivider     = 4,
118                 .progdata       = (0 << 19) | (0 << 9) | 0x40,
119         },
120
121         /* band 2 */
122         {
123                 .freq_low       = 1075000,
124                 .freq_high      = 1177999,
125                 .VCOdivider     = 4,
126                 .progdata       = (0 << 19) | (0 << 9) | 0x80,
127         },
128
129         /* band 3 */
130         {
131                 .freq_low       = 1178000,
132                 .freq_high      = 1295999,
133                 .VCOdivider     = 2,
134                 .progdata       = (0 << 19) | (1 << 9) | 0x01,
135         },
136
137         /* band 4 */
138         {
139                 .freq_low       = 1296000,
140                 .freq_high      = 1431999,
141                 .VCOdivider     = 2,
142                 .progdata       = (0 << 19) | (1 << 9) | 0x02,
143         },
144
145         /* band 5 */
146         {
147                 .freq_low       = 1432000,
148                 .freq_high      = 1575999,
149                 .VCOdivider     = 2,
150                 .progdata       = (0 << 19) | (1 << 9) | 0x04,
151         },
152
153         /* band 6 */
154         {
155                 .freq_low       = 1576000,
156                 .freq_high      = 1717999,
157                 .VCOdivider     = 2,
158                 .progdata       = (0 << 19) | (1 << 9) | 0x08,
159         },
160
161         /* band 7 */
162         {
163                 .freq_low       = 1718000,
164                 .freq_high      = 1855999,
165                 .VCOdivider     = 2,
166                 .progdata       = (0 << 19) | (1 << 9) | 0x10,
167         },
168
169         /* band 8 */
170         {
171                 .freq_low       = 1856000,
172                 .freq_high      = 2035999,
173                 .VCOdivider     = 2,
174                 .progdata       = (0 << 19) | (1 << 9) | 0x20,
175         },
176
177         /* band 9 */
178         {
179                 .freq_low       = 2036000,
180                 .freq_high      = 2150000,
181                 .VCOdivider     = 2,
182                 .progdata       = (0 << 19) | (1 << 9) | 0x40,
183         },
184 };
185
186 static struct {
187         u8 reg;
188         u8 data;
189 } cx24123_regdata[] =
190 {
191         {0x00, 0x03}, /* Reset system */
192         {0x00, 0x00}, /* Clear reset */
193         {0x03, 0x07}, /* QPSK, DVB, Auto Acquisition (default) */
194         {0x04, 0x10}, /* MPEG */
195         {0x05, 0x04}, /* MPEG */
196         {0x06, 0x31}, /* MPEG (default) */
197         {0x0b, 0x00}, /* Freq search start point (default) */
198         {0x0c, 0x00}, /* Demodulator sample gain (default) */
199         {0x0d, 0x02}, /* Frequency search range = Fsymbol / 4 (default) */
200         {0x0e, 0x03}, /* Default non-inverted, FEC 3/4 (default) */
201         {0x0f, 0xfe}, /* FEC search mask (all supported codes) */
202         {0x10, 0x01}, /* Default search inversion, no repeat (default) */
203         {0x16, 0x00}, /* Enable reading of frequency */
204         {0x17, 0x01}, /* Enable EsNO Ready Counter */
205         {0x1c, 0x80}, /* Enable error counter */
206         {0x20, 0x00}, /* Tuner burst clock rate = 500KHz */
207         {0x21, 0x15}, /* Tuner burst mode, word length = 0x15 */
208         {0x28, 0x00}, /* Enable FILTERV with positive pol., DiSEqC 2.x off */
209         {0x29, 0x00}, /* DiSEqC LNB_DC off */
210         {0x2a, 0xb0}, /* DiSEqC Parameters (default) */
211         {0x2b, 0x73}, /* DiSEqC Tone Frequency (default) */
212         {0x2c, 0x00}, /* DiSEqC Message (0x2c - 0x31) */
213         {0x2d, 0x00},
214         {0x2e, 0x00},
215         {0x2f, 0x00},
216         {0x30, 0x00},
217         {0x31, 0x00},
218         {0x32, 0x8c}, /* DiSEqC Parameters (default) */
219         {0x33, 0x00}, /* Interrupts off (0x33 - 0x34) */
220         {0x34, 0x00},
221         {0x35, 0x03}, /* DiSEqC Tone Amplitude (default) */
222         {0x36, 0x02}, /* DiSEqC Parameters (default) */
223         {0x37, 0x3a}, /* DiSEqC Parameters (default) */
224         {0x3a, 0x00}, /* Enable AGC accumulator (for signal strength) */
225         {0x44, 0x00}, /* Constellation (default) */
226         {0x45, 0x00}, /* Symbol count (default) */
227         {0x46, 0x0d}, /* Symbol rate estimator on (default) */
228         {0x56, 0x41}, /* Various (default) */
229         {0x57, 0xff}, /* Error Counter Window (default) */
230         {0x67, 0x83}, /* Non-DCII symbol clock */
231 };
232
233 static int cx24123_writereg(struct cx24123_state* state, int reg, int data)
234 {
235         u8 buf[] = { reg, data };
236         struct i2c_msg msg = { .addr = state->config->demod_address, .flags = 0, .buf = buf, .len = 2 };
237         int err;
238
239         if (debug>1)
240                 printk("cx24123: %s:  write reg 0x%02x, value 0x%02x\n",
241                                                 __FUNCTION__,reg, data);
242
243         if ((err = i2c_transfer(state->i2c, &msg, 1)) != 1) {
244                 printk("%s: writereg error(err == %i, reg == 0x%02x,"
245                          " data == 0x%02x)\n", __FUNCTION__, err, reg, data);
246                 return -EREMOTEIO;
247         }
248
249         return 0;
250 }
251
252 static int cx24123_writelnbreg(struct cx24123_state* state, int reg, int data)
253 {
254         u8 buf[] = { reg, data };
255         /* fixme: put the intersil addr int the config */
256         struct i2c_msg msg = { .addr = 0x08, .flags = 0, .buf = buf, .len = 2 };
257         int err;
258
259         if (debug>1)
260                 printk("cx24123: %s:  writeln addr=0x08, reg 0x%02x, value 0x%02x\n",
261                                                 __FUNCTION__,reg, data);
262
263         if ((err = i2c_transfer(state->i2c, &msg, 1)) != 1) {
264                 printk("%s: writelnbreg error (err == %i, reg == 0x%02x,"
265                          " data == 0x%02x)\n", __FUNCTION__, err, reg, data);
266                 return -EREMOTEIO;
267         }
268
269         /* cache the write, no way to read back */
270         state->lnbreg = data;
271
272         return 0;
273 }
274
275 static int cx24123_readreg(struct cx24123_state* state, u8 reg)
276 {
277         int ret;
278         u8 b0[] = { reg };
279         u8 b1[] = { 0 };
280         struct i2c_msg msg[] = {
281                 { .addr = state->config->demod_address, .flags = 0, .buf = b0, .len = 1 },
282                 { .addr = state->config->demod_address, .flags = I2C_M_RD, .buf = b1, .len = 1 }
283         };
284
285         ret = i2c_transfer(state->i2c, msg, 2);
286
287         if (ret != 2) {
288                 printk("%s: reg=0x%x (error=%d)\n", __FUNCTION__, reg, ret);
289                 return ret;
290         }
291
292         if (debug>1)
293                 printk("cx24123: read reg 0x%02x, value 0x%02x\n",reg, ret);
294
295         return b1[0];
296 }
297
298 static int cx24123_readlnbreg(struct cx24123_state* state, u8 reg)
299 {
300         return state->lnbreg;
301 }
302
303 static int cx24123_set_inversion(struct cx24123_state* state, fe_spectral_inversion_t inversion)
304 {
305         u8 nom_reg = cx24123_readreg(state, 0x0e);
306         u8 auto_reg = cx24123_readreg(state, 0x10);
307
308         switch (inversion) {
309         case INVERSION_OFF:
310                 dprintk("%s:  inversion off\n",__FUNCTION__);
311                 cx24123_writereg(state, 0x0e, nom_reg & ~0x80);
312                 cx24123_writereg(state, 0x10, auto_reg | 0x80);
313                 break;
314         case INVERSION_ON:
315                 dprintk("%s:  inversion on\n",__FUNCTION__);
316                 cx24123_writereg(state, 0x0e, nom_reg | 0x80);
317                 cx24123_writereg(state, 0x10, auto_reg | 0x80);
318                 break;
319         case INVERSION_AUTO:
320                 dprintk("%s:  inversion auto\n",__FUNCTION__);
321                 cx24123_writereg(state, 0x10, auto_reg & ~0x80);
322                 break;
323         default:
324                 return -EINVAL;
325         }
326
327         return 0;
328 }
329
330 static int cx24123_get_inversion(struct cx24123_state* state, fe_spectral_inversion_t *inversion)
331 {
332         u8 val;
333
334         val = cx24123_readreg(state, 0x1b) >> 7;
335
336         if (val == 0) {
337                 dprintk("%s:  read inversion off\n",__FUNCTION__);
338                 *inversion = INVERSION_OFF;
339         } else {
340                 dprintk("%s:  read inversion on\n",__FUNCTION__);
341                 *inversion = INVERSION_ON;
342         }
343
344         return 0;
345 }
346
347 static int cx24123_set_fec(struct cx24123_state* state, fe_code_rate_t fec)
348 {
349         u8 nom_reg = cx24123_readreg(state, 0x0e) & ~0x07;
350
351         if ( (fec < FEC_NONE) || (fec > FEC_AUTO) )
352                 fec = FEC_AUTO;
353
354         switch (fec) {
355         case FEC_1_2:
356                 dprintk("%s:  set FEC to 1/2\n",__FUNCTION__);
357                 cx24123_writereg(state, 0x0e, nom_reg | 0x01);
358                 cx24123_writereg(state, 0x0f, 0x02);
359                 break;
360         case FEC_2_3:
361                 dprintk("%s:  set FEC to 2/3\n",__FUNCTION__);
362                 cx24123_writereg(state, 0x0e, nom_reg | 0x02);
363                 cx24123_writereg(state, 0x0f, 0x04);
364                 break;
365         case FEC_3_4:
366                 dprintk("%s:  set FEC to 3/4\n",__FUNCTION__);
367                 cx24123_writereg(state, 0x0e, nom_reg | 0x03);
368                 cx24123_writereg(state, 0x0f, 0x08);
369                 break;
370         case FEC_4_5:
371                 dprintk("%s:  set FEC to 4/5\n",__FUNCTION__);
372                 cx24123_writereg(state, 0x0e, nom_reg | 0x04);
373                 cx24123_writereg(state, 0x0f, 0x10);
374                 break;
375         case FEC_5_6:
376                 dprintk("%s:  set FEC to 5/6\n",__FUNCTION__);
377                 cx24123_writereg(state, 0x0e, nom_reg | 0x05);
378                 cx24123_writereg(state, 0x0f, 0x20);
379                 break;
380         case FEC_6_7:
381                 dprintk("%s:  set FEC to 6/7\n",__FUNCTION__);
382                 cx24123_writereg(state, 0x0e, nom_reg | 0x06);
383                 cx24123_writereg(state, 0x0f, 0x40);
384                 break;
385         case FEC_7_8:
386                 dprintk("%s:  set FEC to 7/8\n",__FUNCTION__);
387                 cx24123_writereg(state, 0x0e, nom_reg | 0x07);
388                 cx24123_writereg(state, 0x0f, 0x80);
389                 break;
390         case FEC_AUTO:
391                 dprintk("%s:  set FEC to auto\n",__FUNCTION__);
392                 cx24123_writereg(state, 0x0f, 0xfe);
393                 break;
394         default:
395                 return -EOPNOTSUPP;
396         }
397
398         return 0;
399 }
400
401 static int cx24123_get_fec(struct cx24123_state* state, fe_code_rate_t *fec)
402 {
403         int ret;
404
405         ret = cx24123_readreg (state, 0x1b);
406         if (ret < 0)
407                 return ret;
408         ret = ret & 0x07;
409
410         switch (ret) {
411         case 1:
412                 *fec = FEC_1_2;
413                 break;
414         case 2:
415                 *fec = FEC_2_3;
416                 break;
417         case 3:
418                 *fec = FEC_3_4;
419                 break;
420         case 4:
421                 *fec = FEC_4_5;
422                 break;
423         case 5:
424                 *fec = FEC_5_6;
425                 break;
426         case 6:
427                 *fec = FEC_6_7;
428                 break;
429         case 7:
430                 *fec = FEC_7_8;
431                 break;
432         default:
433                 /* this can happen when there's no lock */
434                 *fec = FEC_NONE;
435         }
436
437         return 0;
438 }
439
440 /* Approximation of closest integer of log2(a/b). It actually gives the
441    lowest integer i such that 2^i >= round(a/b) */
442 static u32 cx24123_int_log2(u32 a, u32 b)
443 {
444         u32 exp, nearest = 0;
445         u32 div = a / b;
446         if(a % b >= b / 2) ++div;
447         if(div < (1 << 31))
448         {
449                 for(exp = 1; div > exp; nearest++)
450                         exp += exp;
451         }
452         return nearest;
453 }
454
455 static int cx24123_set_symbolrate(struct cx24123_state* state, u32 srate)
456 {
457         u32 tmp, sample_rate, ratio, sample_gain;
458         u8 pll_mult;
459
460         /*  check if symbol rate is within limits */
461         if ((srate > state->ops.info.symbol_rate_max) ||
462             (srate < state->ops.info.symbol_rate_min))
463                 return -EOPNOTSUPP;;
464
465         /* choose the sampling rate high enough for the required operation,
466            while optimizing the power consumed by the demodulator */
467         if (srate < (XTAL*2)/2)
468                 pll_mult = 2;
469         else if (srate < (XTAL*3)/2)
470                 pll_mult = 3;
471         else if (srate < (XTAL*4)/2)
472                 pll_mult = 4;
473         else if (srate < (XTAL*5)/2)
474                 pll_mult = 5;
475         else if (srate < (XTAL*6)/2)
476                 pll_mult = 6;
477         else if (srate < (XTAL*7)/2)
478                 pll_mult = 7;
479         else if (srate < (XTAL*8)/2)
480                 pll_mult = 8;
481         else
482                 pll_mult = 9;
483
484
485         sample_rate = pll_mult * XTAL;
486
487         /*
488             SYSSymbolRate[21:0] = (srate << 23) / sample_rate
489
490             We have to use 32 bit unsigned arithmetic without precision loss.
491             The maximum srate is 45000000 or 0x02AEA540. This number has
492             only 6 clear bits on top, hence we can shift it left only 6 bits
493             at a time. Borrowed from cx24110.c
494         */
495
496         tmp = srate << 6;
497         ratio = tmp / sample_rate;
498
499         tmp = (tmp % sample_rate) << 6;
500         ratio = (ratio << 6) + (tmp / sample_rate);
501
502         tmp = (tmp % sample_rate) << 6;
503         ratio = (ratio << 6) + (tmp / sample_rate);
504
505         tmp = (tmp % sample_rate) << 5;
506         ratio = (ratio << 5) + (tmp / sample_rate);
507
508
509         cx24123_writereg(state, 0x01, pll_mult * 6);
510
511         cx24123_writereg(state, 0x08, (ratio >> 16) & 0x3f );
512         cx24123_writereg(state, 0x09, (ratio >>  8) & 0xff );
513         cx24123_writereg(state, 0x0a, (ratio      ) & 0xff );
514
515         /* also set the demodulator sample gain */
516         sample_gain = cx24123_int_log2(sample_rate, srate);
517         tmp = cx24123_readreg(state, 0x0c) & ~0xe0;
518         cx24123_writereg(state, 0x0c, tmp | sample_gain << 5);
519
520         dprintk("%s: srate=%d, ratio=0x%08x, sample_rate=%i sample_gain=%d\n", __FUNCTION__, srate, ratio, sample_rate, sample_gain);
521
522         return 0;
523 }
524
525 /*
526  * Based on the required frequency and symbolrate, the tuner AGC has to be configured
527  * and the correct band selected. Calculate those values
528  */
529 static int cx24123_pll_calculate(struct dvb_frontend* fe, struct dvb_frontend_parameters *p)
530 {
531         struct cx24123_state *state = fe->demodulator_priv;
532         u32 ndiv = 0, adiv = 0, vco_div = 0;
533         int i = 0;
534         int pump = 2;
535         int band = 0;
536         int num_bands = sizeof(cx24123_bandselect_vals) / sizeof(cx24123_bandselect_vals[0]);
537
538         /* Defaults for low freq, low rate */
539         state->VCAarg = cx24123_AGC_vals[0].VCAprogdata;
540         state->VGAarg = cx24123_AGC_vals[0].VGAprogdata;
541         state->bandselectarg = cx24123_bandselect_vals[0].progdata;
542         vco_div = cx24123_bandselect_vals[0].VCOdivider;
543
544         /* For the given symbol rate, determine the VCA, VGA and FILTUNE programming bits */
545         for (i = 0; i < sizeof(cx24123_AGC_vals) / sizeof(cx24123_AGC_vals[0]); i++)
546         {
547                 if ((cx24123_AGC_vals[i].symbolrate_low <= p->u.qpsk.symbol_rate) &&
548                     (cx24123_AGC_vals[i].symbolrate_high >= p->u.qpsk.symbol_rate) ) {
549                         state->VCAarg = cx24123_AGC_vals[i].VCAprogdata;
550                         state->VGAarg = cx24123_AGC_vals[i].VGAprogdata;
551                         state->FILTune = cx24123_AGC_vals[i].FILTune;
552                 }
553         }
554
555         /* determine the band to use */
556         if(force_band < 1 || force_band > num_bands)
557         {
558                 for (i = 0; i < num_bands; i++)
559                 {
560                         if ((cx24123_bandselect_vals[i].freq_low <= p->frequency) &&
561                             (cx24123_bandselect_vals[i].freq_high >= p->frequency) )
562                                 band = i;
563                 }
564         }
565         else
566                 band = force_band - 1;
567
568         state->bandselectarg = cx24123_bandselect_vals[band].progdata;
569         vco_div = cx24123_bandselect_vals[band].VCOdivider;
570
571         /* determine the charge pump current */
572         if ( p->frequency < (cx24123_bandselect_vals[band].freq_low + cx24123_bandselect_vals[band].freq_high)/2 )
573                 pump = 0x01;
574         else
575                 pump = 0x02;
576
577         /* Determine the N/A dividers for the requested lband freq (in kHz). */
578         /* Note: the reference divider R=10, frequency is in KHz, XTAL is in Hz */
579         ndiv = ( ((p->frequency * vco_div * 10) / (2 * XTAL / 1000)) / 32) & 0x1ff;
580         adiv = ( ((p->frequency * vco_div * 10) / (2 * XTAL / 1000)) % 32) & 0x1f;
581
582         if (adiv == 0)
583                 ndiv++;
584
585         /* control bits 11, refdiv 11, charge pump polarity 1, charge pump current, ndiv, adiv */
586         state->pllarg = (3 << 19) | (3 << 17) | (1 << 16) | (pump << 14) | (ndiv << 5) | adiv;
587
588         return 0;
589 }
590
591 /*
592  * Tuner data is 21 bits long, must be left-aligned in data.
593  * Tuner cx24109 is written through a dedicated 3wire interface on the demod chip.
594  */
595 static int cx24123_pll_writereg(struct dvb_frontend* fe, struct dvb_frontend_parameters *p, u32 data)
596 {
597         struct cx24123_state *state = fe->demodulator_priv;
598         unsigned long timeout;
599
600         dprintk("%s:  pll writereg called, data=0x%08x\n",__FUNCTION__,data);
601
602         /* align the 21 bytes into to bit23 boundary */
603         data = data << 3;
604
605         /* Reset the demod pll word length to 0x15 bits */
606         cx24123_writereg(state, 0x21, 0x15);
607
608         /* write the msb 8 bits, wait for the send to be completed */
609         timeout = jiffies + msecs_to_jiffies(40);
610         cx24123_writereg(state, 0x22, (data >> 16) & 0xff);
611         while ((cx24123_readreg(state, 0x20) & 0x40) == 0) {
612                 if (time_after(jiffies, timeout)) {
613                         printk("%s:  demodulator is not responding, possibly hung, aborting.\n", __FUNCTION__);
614                         return -EREMOTEIO;
615                 }
616                 msleep(10);
617         }
618
619         /* send another 8 bytes, wait for the send to be completed */
620         timeout = jiffies + msecs_to_jiffies(40);
621         cx24123_writereg(state, 0x22, (data>>8) & 0xff );
622         while ((cx24123_readreg(state, 0x20) & 0x40) == 0) {
623                 if (time_after(jiffies, timeout)) {
624                         printk("%s:  demodulator is not responding, possibly hung, aborting.\n", __FUNCTION__);
625                         return -EREMOTEIO;
626                 }
627                 msleep(10);
628         }
629
630         /* send the lower 5 bits of this byte, padded with 3 LBB, wait for the send to be completed */
631         timeout = jiffies + msecs_to_jiffies(40);
632         cx24123_writereg(state, 0x22, (data) & 0xff );
633         while ((cx24123_readreg(state, 0x20) & 0x80)) {
634                 if (time_after(jiffies, timeout)) {
635                         printk("%s:  demodulator is not responding, possibly hung, aborting.\n", __FUNCTION__);
636                         return -EREMOTEIO;
637                 }
638                 msleep(10);
639         }
640
641         /* Trigger the demod to configure the tuner */
642         cx24123_writereg(state, 0x20, cx24123_readreg(state, 0x20) | 2);
643         cx24123_writereg(state, 0x20, cx24123_readreg(state, 0x20) & 0xfd);
644
645         return 0;
646 }
647
648 static int cx24123_pll_tune(struct dvb_frontend* fe, struct dvb_frontend_parameters *p)
649 {
650         struct cx24123_state *state = fe->demodulator_priv;
651         u8 val;
652
653         dprintk("frequency=%i\n", p->frequency);
654
655         if (cx24123_pll_calculate(fe, p) != 0) {
656                 printk("%s: cx24123_pll_calcutate failed\n",__FUNCTION__);
657                 return -EINVAL;
658         }
659
660         /* Write the new VCO/VGA */
661         cx24123_pll_writereg(fe, p, state->VCAarg);
662         cx24123_pll_writereg(fe, p, state->VGAarg);
663
664         /* Write the new bandselect and pll args */
665         cx24123_pll_writereg(fe, p, state->bandselectarg);
666         cx24123_pll_writereg(fe, p, state->pllarg);
667
668         /* set the FILTUNE voltage */
669         val = cx24123_readreg(state, 0x28) & ~0x3;
670         cx24123_writereg(state, 0x27, state->FILTune >> 2);
671         cx24123_writereg(state, 0x28, val | (state->FILTune & 0x3));
672
673         dprintk("%s:  pll tune VCA=%d, band=%d, pll=%d\n",__FUNCTION__,state->VCAarg,
674                         state->bandselectarg,state->pllarg);
675
676         return 0;
677 }
678
679 static int cx24123_initfe(struct dvb_frontend* fe)
680 {
681         struct cx24123_state *state = fe->demodulator_priv;
682         int i;
683
684         dprintk("%s:  init frontend\n",__FUNCTION__);
685
686         /* Configure the demod to a good set of defaults */
687         for (i = 0; i < sizeof(cx24123_regdata) / sizeof(cx24123_regdata[0]); i++)
688                 cx24123_writereg(state, cx24123_regdata[i].reg, cx24123_regdata[i].data);
689
690         if (state->config->pll_init)
691                 state->config->pll_init(fe);
692
693         /* Configure the LNB for 14V */
694         if (state->config->use_isl6421)
695                 cx24123_writelnbreg(state, 0x0, 0x2a);
696
697         return 0;
698 }
699
700 static int cx24123_set_voltage(struct dvb_frontend* fe, fe_sec_voltage_t voltage)
701 {
702         struct cx24123_state *state = fe->demodulator_priv;
703         u8 val;
704
705         switch (state->config->use_isl6421) {
706
707         case 1:
708
709                 val = cx24123_readlnbreg(state, 0x0);
710
711                 switch (voltage) {
712                 case SEC_VOLTAGE_13:
713                         dprintk("%s:  isl6421 voltage = 13V\n",__FUNCTION__);
714                         return cx24123_writelnbreg(state, 0x0, val & 0x32); /* V 13v */
715                 case SEC_VOLTAGE_18:
716                         dprintk("%s:  isl6421 voltage = 18V\n",__FUNCTION__);
717                         return cx24123_writelnbreg(state, 0x0, val | 0x04); /* H 18v */
718                 case SEC_VOLTAGE_OFF:
719                         dprintk("%s:  isl5421 voltage off\n",__FUNCTION__);
720                         return cx24123_writelnbreg(state, 0x0, val & 0x30);
721                 default:
722                         return -EINVAL;
723                 };
724
725         case 0:
726
727                 val = cx24123_readreg(state, 0x29);
728
729                 switch (voltage) {
730                 case SEC_VOLTAGE_13:
731                         dprintk("%s: setting voltage 13V\n", __FUNCTION__);
732                         if (state->config->enable_lnb_voltage)
733                                 state->config->enable_lnb_voltage(fe, 1);
734                         return cx24123_writereg(state, 0x29, val | 0x80);
735                 case SEC_VOLTAGE_18:
736                         dprintk("%s: setting voltage 18V\n", __FUNCTION__);
737                         if (state->config->enable_lnb_voltage)
738                                 state->config->enable_lnb_voltage(fe, 1);
739                         return cx24123_writereg(state, 0x29, val & 0x7f);
740                 case SEC_VOLTAGE_OFF:
741                         dprintk("%s: setting voltage off\n", __FUNCTION__);
742                         if (state->config->enable_lnb_voltage)
743                                 state->config->enable_lnb_voltage(fe, 0);
744                         return 0;
745                 default:
746                         return -EINVAL;
747                 };
748         }
749
750         return 0;
751 }
752
753 /* wait for diseqc queue to become ready (or timeout) */
754 static void cx24123_wait_for_diseqc(struct cx24123_state *state)
755 {
756         unsigned long timeout = jiffies + msecs_to_jiffies(200);
757         while (!(cx24123_readreg(state, 0x29) & 0x40)) {
758                 if(time_after(jiffies, timeout)) {
759                         printk("%s: diseqc queue not ready, command may be lost.\n", __FUNCTION__);
760                         break;
761                 }
762                 msleep(10);
763         }
764 }
765
766 static int cx24123_send_diseqc_msg(struct dvb_frontend* fe, struct dvb_diseqc_master_cmd *cmd)
767 {
768         struct cx24123_state *state = fe->demodulator_priv;
769         int i, val;
770
771         dprintk("%s:\n",__FUNCTION__);
772
773         /* check if continuous tone has been stopped */
774         if (state->config->use_isl6421)
775                 val = cx24123_readlnbreg(state, 0x00) & 0x10;
776         else
777                 val = cx24123_readreg(state, 0x29) & 0x10;
778
779
780         if (val) {
781                 printk("%s: ERROR: attempt to send diseqc command before tone is off\n", __FUNCTION__);
782                 return -ENOTSUPP;
783         }
784
785         /* wait for diseqc queue ready */
786         cx24123_wait_for_diseqc(state);
787
788         /* select tone mode */
789         cx24123_writereg(state, 0x2a, cx24123_readreg(state, 0x2a) & 0xf8);
790
791         for (i = 0; i < cmd->msg_len; i++)
792                 cx24123_writereg(state, 0x2C + i, cmd->msg[i]);
793
794         val = cx24123_readreg(state, 0x29);
795         cx24123_writereg(state, 0x29, ((val & 0x90) | 0x40) | ((cmd->msg_len-3) & 3));
796
797         /* wait for diseqc message to finish sending */
798         cx24123_wait_for_diseqc(state);
799
800         return 0;
801 }
802
803 static int cx24123_diseqc_send_burst(struct dvb_frontend* fe, fe_sec_mini_cmd_t burst)
804 {
805         struct cx24123_state *state = fe->demodulator_priv;
806         int val;
807
808         dprintk("%s:\n", __FUNCTION__);
809
810         /* check if continuous tone has been stoped */
811         if (state->config->use_isl6421)
812                 val = cx24123_readlnbreg(state, 0x00) & 0x10;
813         else
814                 val = cx24123_readreg(state, 0x29) & 0x10;
815
816
817         if (val) {
818                 printk("%s: ERROR: attempt to send diseqc command before tone is off\n", __FUNCTION__);
819                 return -ENOTSUPP;
820         }
821
822         cx24123_wait_for_diseqc(state);
823
824         /* select tone mode */
825         val = cx24123_readreg(state, 0x2a) & 0xf8;
826         cx24123_writereg(state, 0x2a, val | 0x04);
827
828         val = cx24123_readreg(state, 0x29);
829
830         if (burst == SEC_MINI_A)
831                 cx24123_writereg(state, 0x29, ((val & 0x90) | 0x40 | 0x00));
832         else if (burst == SEC_MINI_B)
833                 cx24123_writereg(state, 0x29, ((val & 0x90) | 0x40 | 0x08));
834         else
835                 return -EINVAL;
836
837         cx24123_wait_for_diseqc(state);
838
839         return 0;
840 }
841
842 static int cx24123_read_status(struct dvb_frontend* fe, fe_status_t* status)
843 {
844         struct cx24123_state *state = fe->demodulator_priv;
845
846         int sync = cx24123_readreg(state, 0x14);
847         int lock = cx24123_readreg(state, 0x20);
848
849         *status = 0;
850         if (lock & 0x01)
851                 *status |= FE_HAS_SIGNAL;
852         if (sync & 0x02)
853                 *status |= FE_HAS_CARRIER;
854         if (sync & 0x04)
855                 *status |= FE_HAS_VITERBI;
856         if (sync & 0x08)
857                 *status |= FE_HAS_SYNC;
858         if (sync & 0x80)
859                 *status |= FE_HAS_LOCK;
860
861         return 0;
862 }
863
864 /*
865  * Configured to return the measurement of errors in blocks, because no UCBLOCKS value
866  * is available, so this value doubles up to satisfy both measurements
867  */
868 static int cx24123_read_ber(struct dvb_frontend* fe, u32* ber)
869 {
870         struct cx24123_state *state = fe->demodulator_priv;
871
872         state->lastber =
873                 ((cx24123_readreg(state, 0x1c) & 0x3f) << 16) |
874                 (cx24123_readreg(state, 0x1d) << 8 |
875                 cx24123_readreg(state, 0x1e));
876
877         /* Do the signal quality processing here, it's derived from the BER. */
878         /* Scale the BER from a 24bit to a SNR 16 bit where higher = better */
879         if (state->lastber < 5000)
880                 state->snr = 655*100;
881         else if ( (state->lastber >=   5000) && (state->lastber <  55000) )
882                 state->snr = 655*90;
883         else if ( (state->lastber >=  55000) && (state->lastber < 150000) )
884                 state->snr = 655*80;
885         else if ( (state->lastber >= 150000) && (state->lastber < 250000) )
886                 state->snr = 655*70;
887         else if ( (state->lastber >= 250000) && (state->lastber < 450000) )
888                 state->snr = 655*65;
889         else
890                 state->snr = 0;
891
892         dprintk("%s:  BER = %d, S/N index = %d\n",__FUNCTION__,state->lastber, state->snr);
893
894         *ber = state->lastber;
895
896         return 0;
897 }
898
899 static int cx24123_read_signal_strength(struct dvb_frontend* fe, u16* signal_strength)
900 {
901         struct cx24123_state *state = fe->demodulator_priv;
902         *signal_strength = cx24123_readreg(state, 0x3b) << 8; /* larger = better */
903
904         dprintk("%s:  Signal strength = %d\n",__FUNCTION__,*signal_strength);
905
906         return 0;
907 }
908
909 static int cx24123_read_snr(struct dvb_frontend* fe, u16* snr)
910 {
911         struct cx24123_state *state = fe->demodulator_priv;
912         *snr = state->snr;
913
914         dprintk("%s:  read S/N index = %d\n",__FUNCTION__,*snr);
915
916         return 0;
917 }
918
919 static int cx24123_read_ucblocks(struct dvb_frontend* fe, u32* ucblocks)
920 {
921         struct cx24123_state *state = fe->demodulator_priv;
922         *ucblocks = state->lastber;
923
924         dprintk("%s:  ucblocks (ber) = %d\n",__FUNCTION__,*ucblocks);
925
926         return 0;
927 }
928
929 static int cx24123_set_frontend(struct dvb_frontend* fe, struct dvb_frontend_parameters *p)
930 {
931         struct cx24123_state *state = fe->demodulator_priv;
932
933         dprintk("%s:  set_frontend\n",__FUNCTION__);
934
935         if (state->config->set_ts_params)
936                 state->config->set_ts_params(fe, 0);
937
938         state->currentfreq=p->frequency;
939         state->currentsymbolrate = p->u.qpsk.symbol_rate;
940
941         cx24123_set_inversion(state, p->inversion);
942         cx24123_set_fec(state, p->u.qpsk.fec_inner);
943         cx24123_set_symbolrate(state, p->u.qpsk.symbol_rate);
944         cx24123_pll_tune(fe, p);
945
946         /* Enable automatic aquisition and reset cycle */
947         cx24123_writereg(state, 0x03, (cx24123_readreg(state, 0x03) | 0x07));
948         cx24123_writereg(state, 0x00, 0x10);
949         cx24123_writereg(state, 0x00, 0);
950
951         return 0;
952 }
953
954 static int cx24123_get_frontend(struct dvb_frontend* fe, struct dvb_frontend_parameters *p)
955 {
956         struct cx24123_state *state = fe->demodulator_priv;
957
958         dprintk("%s:  get_frontend\n",__FUNCTION__);
959
960         if (cx24123_get_inversion(state, &p->inversion) != 0) {
961                 printk("%s: Failed to get inversion status\n",__FUNCTION__);
962                 return -EREMOTEIO;
963         }
964         if (cx24123_get_fec(state, &p->u.qpsk.fec_inner) != 0) {
965                 printk("%s: Failed to get fec status\n",__FUNCTION__);
966                 return -EREMOTEIO;
967         }
968         p->frequency = state->currentfreq;
969         p->u.qpsk.symbol_rate = state->currentsymbolrate;
970
971         return 0;
972 }
973
974 static int cx24123_set_tone(struct dvb_frontend* fe, fe_sec_tone_mode_t tone)
975 {
976         struct cx24123_state *state = fe->demodulator_priv;
977         u8 val;
978
979         switch (state->config->use_isl6421) {
980         case 1:
981
982                 val = cx24123_readlnbreg(state, 0x0);
983
984                 switch (tone) {
985                 case SEC_TONE_ON:
986                         dprintk("%s:  isl6421 sec tone on\n",__FUNCTION__);
987                         return cx24123_writelnbreg(state, 0x0, val | 0x10);
988                 case SEC_TONE_OFF:
989                         dprintk("%s:  isl6421 sec tone off\n",__FUNCTION__);
990                         return cx24123_writelnbreg(state, 0x0, val & 0x2f);
991                 default:
992                         printk("%s: CASE reached default with tone=%d\n", __FUNCTION__, tone);
993                         return -EINVAL;
994                 }
995
996         case 0:
997
998                 val = cx24123_readreg(state, 0x29);
999
1000                 switch (tone) {
1001                 case SEC_TONE_ON:
1002                         dprintk("%s: setting tone on\n", __FUNCTION__);
1003                         return cx24123_writereg(state, 0x29, val | 0x10);
1004                 case SEC_TONE_OFF:
1005                         dprintk("%s: setting tone off\n",__FUNCTION__);
1006                         return cx24123_writereg(state, 0x29, val & 0xef);
1007                 default:
1008                         printk("%s: CASE reached default with tone=%d\n", __FUNCTION__, tone);
1009                         return -EINVAL;
1010                 }
1011         }
1012
1013         return 0;
1014 }
1015
1016 static void cx24123_release(struct dvb_frontend* fe)
1017 {
1018         struct cx24123_state* state = fe->demodulator_priv;
1019         dprintk("%s\n",__FUNCTION__);
1020         kfree(state);
1021 }
1022
1023 static struct dvb_frontend_ops cx24123_ops;
1024
1025 struct dvb_frontend* cx24123_attach(const struct cx24123_config* config,
1026                                     struct i2c_adapter* i2c)
1027 {
1028         struct cx24123_state* state = NULL;
1029         int ret;
1030
1031         dprintk("%s\n",__FUNCTION__);
1032
1033         /* allocate memory for the internal state */
1034         state = kmalloc(sizeof(struct cx24123_state), GFP_KERNEL);
1035         if (state == NULL) {
1036                 printk("Unable to kmalloc\n");
1037                 goto error;
1038         }
1039
1040         /* setup the state */
1041         state->config = config;
1042         state->i2c = i2c;
1043         memcpy(&state->ops, &cx24123_ops, sizeof(struct dvb_frontend_ops));
1044         state->lastber = 0;
1045         state->snr = 0;
1046         state->lnbreg = 0;
1047         state->VCAarg = 0;
1048         state->VGAarg = 0;
1049         state->bandselectarg = 0;
1050         state->pllarg = 0;
1051         state->currentfreq = 0;
1052         state->currentsymbolrate = 0;
1053
1054         /* check if the demod is there */
1055         ret = cx24123_readreg(state, 0x00);
1056         if ((ret != 0xd1) && (ret != 0xe1)) {
1057                 printk("Version != d1 or e1\n");
1058                 goto error;
1059         }
1060
1061         /* create dvb_frontend */
1062         state->frontend.ops = &state->ops;
1063         state->frontend.demodulator_priv = state;
1064         return &state->frontend;
1065
1066 error:
1067         kfree(state);
1068
1069         return NULL;
1070 }
1071
1072 static struct dvb_frontend_ops cx24123_ops = {
1073
1074         .info = {
1075                 .name = "Conexant CX24123/CX24109",
1076                 .type = FE_QPSK,
1077                 .frequency_min = 950000,
1078                 .frequency_max = 2150000,
1079                 .frequency_stepsize = 1011, /* kHz for QPSK frontends */
1080                 .frequency_tolerance = 5000,
1081                 .symbol_rate_min = 1000000,
1082                 .symbol_rate_max = 45000000,
1083                 .caps = FE_CAN_INVERSION_AUTO |
1084                         FE_CAN_FEC_1_2 | FE_CAN_FEC_2_3 | FE_CAN_FEC_3_4 |
1085                         FE_CAN_FEC_4_5 | FE_CAN_FEC_5_6 | FE_CAN_FEC_6_7 |
1086                         FE_CAN_FEC_7_8 | FE_CAN_FEC_AUTO |
1087                         FE_CAN_QPSK | FE_CAN_RECOVER
1088         },
1089
1090         .release = cx24123_release,
1091
1092         .init = cx24123_initfe,
1093         .set_frontend = cx24123_set_frontend,
1094         .get_frontend = cx24123_get_frontend,
1095         .read_status = cx24123_read_status,
1096         .read_ber = cx24123_read_ber,
1097         .read_signal_strength = cx24123_read_signal_strength,
1098         .read_snr = cx24123_read_snr,
1099         .read_ucblocks = cx24123_read_ucblocks,
1100         .diseqc_send_master_cmd = cx24123_send_diseqc_msg,
1101         .diseqc_send_burst = cx24123_diseqc_send_burst,
1102         .set_tone = cx24123_set_tone,
1103         .set_voltage = cx24123_set_voltage,
1104 };
1105
1106 module_param(debug, int, 0644);
1107 MODULE_PARM_DESC(debug, "Activates frontend debugging (default:0)");
1108
1109 module_param(force_band, int, 0644);
1110 MODULE_PARM_DESC(force_band, "Force a specific band select (1-9, default:off).");
1111
1112 MODULE_DESCRIPTION("DVB Frontend module for Conexant cx24123/cx24109 hardware");
1113 MODULE_AUTHOR("Steven Toth");
1114 MODULE_LICENSE("GPL");
1115
1116 EXPORT_SYMBOL(cx24123_attach);