git.oblomov.eu Git - linux-2.6/blob - arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/delay.h>
  11 #include <linux/smp.h>
  12 #include <linux/percpu.h>
  13 #include <asm/i387.h>
  14 #include <asm/msr.h>
  15 #include <asm/io.h>
  16 #include <asm/linkage.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/mtrr.h>
  19 #include <asm/mce.h>
  20 #include <asm/perf_counter.h>
  21 #include <asm/pat.h>
  22 #include <asm/asm.h>
  23 #include <asm/numa.h>
  24 #include <asm/smp.h>
  25 #ifdef CONFIG_X86_LOCAL_APIC
  26 #include <asm/mpspec.h>
  27 #include <asm/apic.h>
  28 #include <mach_apic.h>
  29 #include <asm/genapic.h>
  30 #endif
  31
  32 #include <asm/pda.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/processor.h>
  35 #include <asm/desc.h>
  36 #include <asm/atomic.h>
  37 #include <asm/proto.h>
  38 #include <asm/sections.h>
  39 #include <asm/setup.h>
  40 #include <asm/hypervisor.h>
  41
  42 #include "cpu.h"
  43
  44 #ifdef CONFIG_X86_64
  45
  46 /* all of these masks are initialized in setup_cpu_local_masks() */
  47 cpumask_var_t cpu_callin_mask;
  48 cpumask_var_t cpu_callout_mask;
  49 cpumask_var_t cpu_initialized_mask;
  50
  51 /* representing cpus for which sibling maps can be computed */
  52 cpumask_var_t cpu_sibling_setup_mask;
  53
  54 #else /* CONFIG_X86_32 */
  55
  56 cpumask_t cpu_callin_map;
  57 cpumask_t cpu_callout_map;
  58 cpumask_t cpu_initialized;
  59 cpumask_t cpu_sibling_setup_map;
  60
  61 #endif /* CONFIG_X86_32 */
  62
  63
  64 static struct cpu_dev *this_cpu __cpuinitdata;
  65
  66 #ifdef CONFIG_X86_64
  67 /* We need valid kernel segments for data and code in long mode too
  68  * IRET will check the segment types  kkeil 2000/10/28
  69  * Also sysret mandates a special GDT layout
  70  */
  71 /* The TLS descriptors are currently at a different place compared to i386.
  72    Hopefully nobody expects them at a fixed place (Wine?) */
  73 DEFINE_PER_CPU(struct gdt_page, gdt_page) = { .gdt = {
  74         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  75         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  76         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  77         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  78         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  79         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  80 } };
  81 #else
  82 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  83         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  84         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  85         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  86         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  87         /*
  88          * Segments used for calling PnP BIOS have byte granularity.
  89          * They code segments and data segments have fixed 64k limits,
  90          * the transfer segment sizes are set at run time.
  91          */
  92         /* 32-bit code */
  93         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
  94         /* 16-bit code */
  95         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
  96         /* 16-bit data */
  97         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
  98         /* 16-bit data */
  99         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
 100         /* 16-bit data */
 101         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
 102         /*
 103          * The APM segments have byte granularity and their bases
 104          * are set at run time.  All have 64k limits.
 105          */
 106         /* 32-bit code */
 107         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
 108         /* 16-bit code */
 109         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
 110         /* data */
 111         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
 112
 113         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
 114         [GDT_ENTRY_PERCPU] = { { { 0x00000000, 0x00000000 } } },
 115 } };
 116 #endif
 117 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 118
 119 #ifdef CONFIG_X86_32
 120 static int cachesize_override __cpuinitdata = -1;
 121 static int disable_x86_serial_nr __cpuinitdata = 1;
 122
 123 static int __init cachesize_setup(char *str)
 124 {
 125         get_option(&str, &cachesize_override);
 126         return 1;
 127 }
 128 __setup("cachesize=", cachesize_setup);
 129
 130 static int __init x86_fxsr_setup(char *s)
 131 {
 132         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 133         setup_clear_cpu_cap(X86_FEATURE_XMM);
 134         return 1;
 135 }
 136 __setup("nofxsr", x86_fxsr_setup);
 137
 138 static int __init x86_sep_setup(char *s)
 139 {
 140         setup_clear_cpu_cap(X86_FEATURE_SEP);
 141         return 1;
 142 }
 143 __setup("nosep", x86_sep_setup);
 144
 145 /* Standard macro to see if a specific flag is changeable */
 146 static inline int flag_is_changeable_p(u32 flag)
 147 {
 148         u32 f1, f2;
 149
 150         /*
 151          * Cyrix and IDT cpus allow disabling of CPUID
 152          * so the code below may return different results
 153          * when it is executed before and after enabling
 154          * the CPUID. Add "volatile" to not allow gcc to
 155          * optimize the subsequent calls to this function.
 156          */
 157         asm volatile ("pushfl\n\t"
 158                       "pushfl\n\t"
 159                       "popl %0\n\t"
 160                       "movl %0,%1\n\t"
 161                       "xorl %2,%0\n\t"
 162                       "pushl %0\n\t"
 163                       "popfl\n\t"
 164                       "pushfl\n\t"
 165                       "popl %0\n\t"
 166                       "popfl\n\t"
 167                       : "=&r" (f1), "=&r" (f2)
 168                       : "ir" (flag));
 169
 170         return ((f1^f2) & flag) != 0;
 171 }
 172
 173 /* Probe for the CPUID instruction */
 174 static int __cpuinit have_cpuid_p(void)
 175 {
 176         return flag_is_changeable_p(X86_EFLAGS_ID);
 177 }
 178
 179 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 180 {
 181         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 182                 /* Disable processor serial number */
 183                 unsigned long lo, hi;
 184                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 185                 lo |= 0x200000;
 186                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 187                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 188                 clear_cpu_cap(c, X86_FEATURE_PN);
 189
 190                 /* Disabling the serial number may affect the cpuid level */
 191                 c->cpuid_level = cpuid_eax(0);
 192         }
 193 }
 194
 195 static int __init x86_serial_nr_setup(char *s)
 196 {
 197         disable_x86_serial_nr = 0;
 198         return 1;
 199 }
 200 __setup("serialnumber", x86_serial_nr_setup);
 201 #else
 202 static inline int flag_is_changeable_p(u32 flag)
 203 {
 204         return 1;
 205 }
 206 /* Probe for the CPUID instruction */
 207 static inline int have_cpuid_p(void)
 208 {
 209         return 1;
 210 }
 211 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 212 {
 213 }
 214 #endif
 215
 216 /*
 217  * Naming convention should be: <Name> [(<Codename>)]
 218  * This table only is used unless init_<vendor>() below doesn't set it;
 219  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 220  *
 221  */
 222
 223 /* Look up CPU names by table lookup. */
 224 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 225 {
 226         struct cpu_model_info *info;
 227
 228         if (c->x86_model >= 16)
 229                 return NULL;    /* Range check */
 230
 231         if (!this_cpu)
 232                 return NULL;
 233
 234         info = this_cpu->c_models;
 235
 236         while (info && info->family) {
 237                 if (info->family == c->x86)
 238                         return info->model_names[c->x86_model];
 239                 info++;
 240         }
 241         return NULL;            /* Not found */
 242 }
 243
 244 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
 245
 246 /* Current gdt points %fs at the "master" per-cpu area: after this,
 247  * it's on the real one. */
 248 void switch_to_new_gdt(void)
 249 {
 250         struct desc_ptr gdt_descr;
 251
 252         gdt_descr.address = (long)get_cpu_gdt_table(smp_processor_id());
 253         gdt_descr.size = GDT_SIZE - 1;
 254         load_gdt(&gdt_descr);
 255 #ifdef CONFIG_X86_32
 256         asm("mov %0, %%fs" : : "r" (__KERNEL_PERCPU) : "memory");
 257 #endif
 258 }
 259
 260 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 261
 262 static void __cpuinit default_init(struct cpuinfo_x86 *c)
 263 {
 264 #ifdef CONFIG_X86_64
 265         display_cacheinfo(c);
 266 #else
 267         /* Not much we can do here... */
 268         /* Check if at least it has cpuid */
 269         if (c->cpuid_level == -1) {
 270                 /* No cpuid. It must be an ancient CPU */
 271                 if (c->x86 == 4)
 272                         strcpy(c->x86_model_id, "486");
 273                 else if (c->x86 == 3)
 274                         strcpy(c->x86_model_id, "386");
 275         }
 276 #endif
 277 }
 278
 279 static struct cpu_dev __cpuinitdata default_cpu = {
 280         .c_init = default_init,
 281         .c_vendor = "Unknown",
 282         .c_x86_vendor = X86_VENDOR_UNKNOWN,
 283 };
 284
 285 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 286 {
 287         unsigned int *v;
 288         char *p, *q;
 289
 290         if (c->extended_cpuid_level < 0x80000004)
 291                 return;
 292
 293         v = (unsigned int *) c->x86_model_id;
 294         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 295         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 296         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 297         c->x86_model_id[48] = 0;
 298
 299         /* Intel chips right-justify this string for some dumb reason;
 300            undo that brain damage */
 301         p = q = &c->x86_model_id[0];
 302         while (*p == ' ')
 303              p++;
 304         if (p != q) {
 305              while (*p)
 306                   *q++ = *p++;
 307              while (q <= &c->x86_model_id[48])
 308                   *q++ = '\0';  /* Zero-pad the rest */
 309         }
 310 }
 311
 312 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 313 {
 314         unsigned int n, dummy, ebx, ecx, edx, l2size;
 315
 316         n = c->extended_cpuid_level;
 317
 318         if (n >= 0x80000005) {
 319                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 320                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 321                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 322                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 323 #ifdef CONFIG_X86_64
 324                 /* On K8 L1 TLB is inclusive, so don't count it */
 325                 c->x86_tlbsize = 0;
 326 #endif
 327         }
 328
 329         if (n < 0x80000006)     /* Some chips just has a large L1. */
 330                 return;
 331
 332         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 333         l2size = ecx >> 16;
 334
 335 #ifdef CONFIG_X86_64
 336         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 337 #else
 338         /* do processor-specific cache resizing */
 339         if (this_cpu->c_size_cache)
 340                 l2size = this_cpu->c_size_cache(c, l2size);
 341
 342         /* Allow user to override all this if necessary. */
 343         if (cachesize_override != -1)
 344                 l2size = cachesize_override;
 345
 346         if (l2size == 0)
 347                 return;         /* Again, no L2 cache is possible */
 348 #endif
 349
 350         c->x86_cache_size = l2size;
 351
 352         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 353                         l2size, ecx & 0xFF);
 354 }
 355
 356 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 357 {
 358 #ifdef CONFIG_X86_HT
 359         u32 eax, ebx, ecx, edx;
 360         int index_msb, core_bits;
 361
 362         if (!cpu_has(c, X86_FEATURE_HT))
 363                 return;
 364
 365         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 366                 goto out;
 367
 368         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 369                 return;
 370
 371         cpuid(1, &eax, &ebx, &ecx, &edx);
 372
 373         smp_num_siblings = (ebx & 0xff0000) >> 16;
 374
 375         if (smp_num_siblings == 1) {
 376                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 377         } else if (smp_num_siblings > 1) {
 378
 379                 if (smp_num_siblings > nr_cpu_ids) {
 380                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 381                                         smp_num_siblings);
 382                         smp_num_siblings = 1;
 383                         return;
 384                 }
 385
 386                 index_msb = get_count_order(smp_num_siblings);
 387 #ifdef CONFIG_X86_64
 388                 c->phys_proc_id = phys_pkg_id(index_msb);
 389 #else
 390                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 391 #endif
 392
 393                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 394
 395                 index_msb = get_count_order(smp_num_siblings);
 396
 397                 core_bits = get_count_order(c->x86_max_cores);
 398
 399 #ifdef CONFIG_X86_64
 400                 c->cpu_core_id = phys_pkg_id(index_msb) &
 401                                                ((1 << core_bits) - 1);
 402 #else
 403                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 404                                                ((1 << core_bits) - 1);
 405 #endif
 406         }
 407
 408 out:
 409         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 410                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 411                        c->phys_proc_id);
 412                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 413                        c->cpu_core_id);
 414         }
 415 #endif
 416 }
 417
 418 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 419 {
 420         char *v = c->x86_vendor_id;
 421         int i;
 422         static int printed;
 423
 424         for (i = 0; i < X86_VENDOR_NUM; i++) {
 425                 if (!cpu_devs[i])
 426                         break;
 427
 428                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 429                     (cpu_devs[i]->c_ident[1] &&
 430                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 431                         this_cpu = cpu_devs[i];
 432                         c->x86_vendor = this_cpu->c_x86_vendor;
 433                         return;
 434                 }
 435         }
 436
 437         if (!printed) {
 438                 printed++;
 439                 printk(KERN_ERR "CPU: vendor_id '%s' unknown, using generic init.\n", v);
 440                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 441         }
 442
 443         c->x86_vendor = X86_VENDOR_UNKNOWN;
 444         this_cpu = &default_cpu;
 445 }
 446
 447 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 448 {
 449         /* Get vendor name */
 450         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 451               (unsigned int *)&c->x86_vendor_id[0],
 452               (unsigned int *)&c->x86_vendor_id[8],
 453               (unsigned int *)&c->x86_vendor_id[4]);
 454
 455         c->x86 = 4;
 456         /* Intel-defined flags: level 0x00000001 */
 457         if (c->cpuid_level >= 0x00000001) {
 458                 u32 junk, tfms, cap0, misc;
 459                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 460                 c->x86 = (tfms >> 8) & 0xf;
 461                 c->x86_model = (tfms >> 4) & 0xf;
 462                 c->x86_mask = tfms & 0xf;
 463                 if (c->x86 == 0xf)
 464                         c->x86 += (tfms >> 20) & 0xff;
 465                 if (c->x86 >= 0x6)
 466                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 467                 if (cap0 & (1<<19)) {
 468                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 469                         c->x86_cache_alignment = c->x86_clflush_size;
 470                 }
 471         }
 472 }
 473
 474 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 475 {
 476         u32 tfms, xlvl;
 477         u32 ebx;
 478
 479         /* Intel-defined flags: level 0x00000001 */
 480         if (c->cpuid_level >= 0x00000001) {
 481                 u32 capability, excap;
 482                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 483                 c->x86_capability[0] = capability;
 484                 c->x86_capability[4] = excap;
 485         }
 486
 487         /* AMD-defined flags: level 0x80000001 */
 488         xlvl = cpuid_eax(0x80000000);
 489         c->extended_cpuid_level = xlvl;
 490         if ((xlvl & 0xffff0000) == 0x80000000) {
 491                 if (xlvl >= 0x80000001) {
 492                         c->x86_capability[1] = cpuid_edx(0x80000001);
 493                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 494                 }
 495         }
 496
 497 #ifdef CONFIG_X86_64
 498         if (c->extended_cpuid_level >= 0x80000008) {
 499                 u32 eax = cpuid_eax(0x80000008);
 500
 501                 c->x86_virt_bits = (eax >> 8) & 0xff;
 502                 c->x86_phys_bits = eax & 0xff;
 503         }
 504 #endif
 505
 506         if (c->extended_cpuid_level >= 0x80000007)
 507                 c->x86_power = cpuid_edx(0x80000007);
 508
 509 }
 510
 511 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 512 {
 513 #ifdef CONFIG_X86_32
 514         int i;
 515
 516         /*
 517          * First of all, decide if this is a 486 or higher
 518          * It's a 486 if we can modify the AC flag
 519          */
 520         if (flag_is_changeable_p(X86_EFLAGS_AC))
 521                 c->x86 = 4;
 522         else
 523                 c->x86 = 3;
 524
 525         for (i = 0; i < X86_VENDOR_NUM; i++)
 526                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 527                         c->x86_vendor_id[0] = 0;
 528                         cpu_devs[i]->c_identify(c);
 529                         if (c->x86_vendor_id[0]) {
 530                                 get_cpu_vendor(c);
 531                                 break;
 532                         }
 533                 }
 534 #endif
 535 }
 536
 537 /*
 538  * Do minimum CPU detection early.
 539  * Fields really needed: vendor, cpuid_level, family, model, mask,
 540  * cache alignment.
 541  * The others are not touched to avoid unwanted side effects.
 542  *
 543  * WARNING: this function is only called on the BP.  Don't add code here
 544  * that is supposed to run on all CPUs.
 545  */
 546 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 547 {
 548 #ifdef CONFIG_X86_64
 549         c->x86_clflush_size = 64;
 550 #else
 551         c->x86_clflush_size = 32;
 552 #endif
 553         c->x86_cache_alignment = c->x86_clflush_size;
 554
 555         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 556         c->extended_cpuid_level = 0;
 557
 558         if (!have_cpuid_p())
 559                 identify_cpu_without_cpuid(c);
 560
 561         /* cyrix could have cpuid enabled via c_identify()*/
 562         if (!have_cpuid_p())
 563                 return;
 564
 565         cpu_detect(c);
 566
 567         get_cpu_vendor(c);
 568
 569         get_cpu_cap(c);
 570
 571         if (this_cpu->c_early_init)
 572                 this_cpu->c_early_init(c);
 573
 574         validate_pat_support(c);
 575
 576 #ifdef CONFIG_SMP
 577         c->cpu_index = boot_cpu_id;
 578 #endif
 579 }
 580
 581 void __init early_cpu_init(void)
 582 {
 583         struct cpu_dev **cdev;
 584         int count = 0;
 585
 586         printk("KERNEL supported cpus:\n");
 587         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 588                 struct cpu_dev *cpudev = *cdev;
 589                 unsigned int j;
 590
 591                 if (count >= X86_VENDOR_NUM)
 592                         break;
 593                 cpu_devs[count] = cpudev;
 594                 count++;
 595
 596                 for (j = 0; j < 2; j++) {
 597                         if (!cpudev->c_ident[j])
 598                                 continue;
 599                         printk("  %s %s\n", cpudev->c_vendor,
 600                                 cpudev->c_ident[j]);
 601                 }
 602         }
 603
 604         early_identify_cpu(&boot_cpu_data);
 605 }
 606
 607 /*
 608  * The NOPL instruction is supposed to exist on all CPUs with
 609  * family >= 6; unfortunately, that's not true in practice because
 610  * of early VIA chips and (more importantly) broken virtualizers that
 611  * are not easy to detect.  In the latter case it doesn't even *fail*
 612  * reliably, so probing for it doesn't even work.  Disable it completely
 613  * unless we can find a reliable way to detect all the broken cases.
 614  */
 615 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 616 {
 617         clear_cpu_cap(c, X86_FEATURE_NOPL);
 618 }
 619
 620 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 621 {
 622         c->extended_cpuid_level = 0;
 623
 624         if (!have_cpuid_p())
 625                 identify_cpu_without_cpuid(c);
 626
 627         /* cyrix could have cpuid enabled via c_identify()*/
 628         if (!have_cpuid_p())
 629                 return;
 630
 631         cpu_detect(c);
 632
 633         get_cpu_vendor(c);
 634
 635         get_cpu_cap(c);
 636
 637         if (c->cpuid_level >= 0x00000001) {
 638                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 639 #ifdef CONFIG_X86_32
 640 # ifdef CONFIG_X86_HT
 641                 c->apicid = phys_pkg_id(c->initial_apicid, 0);
 642 # else
 643                 c->apicid = c->initial_apicid;
 644 # endif
 645 #endif
 646
 647 #ifdef CONFIG_X86_HT
 648                 c->phys_proc_id = c->initial_apicid;
 649 #endif
 650         }
 651
 652         get_model_name(c); /* Default name */
 653
 654         init_scattered_cpuid_features(c);
 655         detect_nopl(c);
 656 }
 657
 658 /*
 659  * This does the hard work of actually picking apart the CPU stuff...
 660  */
 661 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 662 {
 663         int i;
 664
 665         c->loops_per_jiffy = loops_per_jiffy;
 666         c->x86_cache_size = -1;
 667         c->x86_vendor = X86_VENDOR_UNKNOWN;
 668         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 669         c->x86_vendor_id[0] = '\0'; /* Unset */
 670         c->x86_model_id[0] = '\0';  /* Unset */
 671         c->x86_max_cores = 1;
 672         c->x86_coreid_bits = 0;
 673 #ifdef CONFIG_X86_64
 674         c->x86_clflush_size = 64;
 675 #else
 676         c->cpuid_level = -1;    /* CPUID not detected */
 677         c->x86_clflush_size = 32;
 678 #endif
 679         c->x86_cache_alignment = c->x86_clflush_size;
 680         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 681
 682         generic_identify(c);
 683
 684         if (this_cpu->c_identify)
 685                 this_cpu->c_identify(c);
 686
 687 #ifdef CONFIG_X86_64
 688         c->apicid = phys_pkg_id(0);
 689 #endif
 690
 691         /*
 692          * Vendor-specific initialization.  In this section we
 693          * canonicalize the feature flags, meaning if there are
 694          * features a certain CPU supports which CPUID doesn't
 695          * tell us, CPUID claiming incorrect flags, or other bugs,
 696          * we handle them here.
 697          *
 698          * At the end of this section, c->x86_capability better
 699          * indicate the features this CPU genuinely supports!
 700          */
 701         if (this_cpu->c_init)
 702                 this_cpu->c_init(c);
 703
 704         /* Disable the PN if appropriate */
 705         squash_the_stupid_serial_number(c);
 706
 707         /*
 708          * The vendor-specific functions might have changed features.  Now
 709          * we do "generic changes."
 710          */
 711
 712         /* If the model name is still unset, do table lookup. */
 713         if (!c->x86_model_id[0]) {
 714                 char *p;
 715                 p = table_lookup_model(c);
 716                 if (p)
 717                         strcpy(c->x86_model_id, p);
 718                 else
 719                         /* Last resort... */
 720                         sprintf(c->x86_model_id, "%02x/%02x",
 721                                 c->x86, c->x86_model);
 722         }
 723
 724 #ifdef CONFIG_X86_64
 725         detect_ht(c);
 726 #endif
 727
 728         init_hypervisor(c);
 729         /*
 730          * On SMP, boot_cpu_data holds the common feature set between
 731          * all CPUs; so make sure that we indicate which features are
 732          * common between the CPUs.  The first time this routine gets
 733          * executed, c == &boot_cpu_data.
 734          */
 735         if (c != &boot_cpu_data) {
 736                 /* AND the already accumulated flags with these */
 737                 for (i = 0; i < NCAPINTS; i++)
 738                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 739         }
 740
 741         /* Clear all flags overriden by options */
 742         for (i = 0; i < NCAPINTS; i++)
 743                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 744
 745 #ifdef CONFIG_X86_MCE
 746         /* Init Machine Check Exception if available. */
 747         mcheck_init(c);
 748 #endif
 749
 750         select_idle_routine(c);
 751
 752 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_64)
 753         numa_add_cpu(smp_processor_id());
 754 #endif
 755 }
 756
 757 #ifdef CONFIG_X86_64
 758 static void vgetcpu_set_mode(void)
 759 {
 760         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 761                 vgetcpu_mode = VGETCPU_RDTSCP;
 762         else
 763                 vgetcpu_mode = VGETCPU_LSL;
 764 }
 765 #endif
 766
 767 void __init identify_boot_cpu(void)
 768 {
 769         identify_cpu(&boot_cpu_data);
 770 #ifdef CONFIG_X86_32
 771         sysenter_setup();
 772         enable_sep_cpu();
 773 #else
 774         vgetcpu_set_mode();
 775 #endif
 776         init_hw_perf_counters();
 777 }
 778
 779 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 780 {
 781         BUG_ON(c == &boot_cpu_data);
 782         identify_cpu(c);
 783 #ifdef CONFIG_X86_32
 784         enable_sep_cpu();
 785 #endif
 786         mtrr_ap_init();
 787 }
 788
 789 struct msr_range {
 790         unsigned min;
 791         unsigned max;
 792 };
 793
 794 static struct msr_range msr_range_array[] __cpuinitdata = {
 795         { 0x00000000, 0x00000418},
 796         { 0xc0000000, 0xc000040b},
 797         { 0xc0010000, 0xc0010142},
 798         { 0xc0011000, 0xc001103b},
 799 };
 800
 801 static void __cpuinit print_cpu_msr(void)
 802 {
 803         unsigned index;
 804         u64 val;
 805         int i;
 806         unsigned index_min, index_max;
 807
 808         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 809                 index_min = msr_range_array[i].min;
 810                 index_max = msr_range_array[i].max;
 811                 for (index = index_min; index < index_max; index++) {
 812                         if (rdmsrl_amd_safe(index, &val))
 813                                 continue;
 814                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 815                 }
 816         }
 817 }
 818
 819 static int show_msr __cpuinitdata;
 820 static __init int setup_show_msr(char *arg)
 821 {
 822         int num;
 823
 824         get_option(&arg, &num);
 825
 826         if (num > 0)
 827                 show_msr = num;
 828         return 1;
 829 }
 830 __setup("show_msr=", setup_show_msr);
 831
 832 static __init int setup_noclflush(char *arg)
 833 {
 834         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 835         return 1;
 836 }
 837 __setup("noclflush", setup_noclflush);
 838
 839 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 840 {
 841         char *vendor = NULL;
 842
 843         if (c->x86_vendor < X86_VENDOR_NUM)
 844                 vendor = this_cpu->c_vendor;
 845         else if (c->cpuid_level >= 0)
 846                 vendor = c->x86_vendor_id;
 847
 848         if (vendor && !strstr(c->x86_model_id, vendor))
 849                 printk(KERN_CONT "%s ", vendor);
 850
 851         if (c->x86_model_id[0])
 852                 printk(KERN_CONT "%s", c->x86_model_id);
 853         else
 854                 printk(KERN_CONT "%d86", c->x86);
 855
 856         if (c->x86_mask || c->cpuid_level >= 0)
 857                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 858         else
 859                 printk(KERN_CONT "\n");
 860
 861 #ifdef CONFIG_SMP
 862         if (c->cpu_index < show_msr)
 863                 print_cpu_msr();
 864 #else
 865         if (show_msr)
 866                 print_cpu_msr();
 867 #endif
 868 }
 869
 870 static __init int setup_disablecpuid(char *arg)
 871 {
 872         int bit;
 873         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 874                 setup_clear_cpu_cap(bit);
 875         else
 876                 return 0;
 877         return 1;
 878 }
 879 __setup("clearcpuid=", setup_disablecpuid);
 880
 881 #ifdef CONFIG_X86_64
 882 struct x8664_pda **_cpu_pda __read_mostly;
 883 EXPORT_SYMBOL(_cpu_pda);
 884
 885 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 886
 887 static char boot_cpu_stack[IRQSTACKSIZE] __page_aligned_bss;
 888
 889 void __cpuinit pda_init(int cpu)
 890 {
 891         struct x8664_pda *pda = cpu_pda(cpu);
 892
 893         /* Setup up data that may be needed in __get_free_pages early */
 894         loadsegment(fs, 0);
 895         loadsegment(gs, 0);
 896         /* Memory clobbers used to order PDA accessed */
 897         mb();
 898         wrmsrl(MSR_GS_BASE, pda);
 899         mb();
 900
 901         pda->cpunumber = cpu;
 902         pda->irqcount = -1;
 903         pda->kernelstack = (unsigned long)stack_thread_info() -
 904                                  PDA_STACKOFFSET + THREAD_SIZE;
 905         pda->active_mm = &init_mm;
 906         pda->mmu_state = 0;
 907
 908         if (cpu == 0) {
 909                 /* others are initialized in smpboot.c */
 910                 pda->pcurrent = &init_task;
 911                 pda->irqstackptr = boot_cpu_stack;
 912                 pda->irqstackptr += IRQSTACKSIZE - 64;
 913         } else {
 914                 if (!pda->irqstackptr) {
 915                         pda->irqstackptr = (char *)
 916                                 __get_free_pages(GFP_ATOMIC, IRQSTACK_ORDER);
 917                         if (!pda->irqstackptr)
 918                                 panic("cannot allocate irqstack for cpu %d",
 919                                       cpu);
 920                         pda->irqstackptr += IRQSTACKSIZE - 64;
 921                 }
 922
 923                 if (pda->nodenumber == 0 && cpu_to_node(cpu) != NUMA_NO_NODE)
 924                         pda->nodenumber = cpu_to_node(cpu);
 925         }
 926 }
 927
 928 static char boot_exception_stacks[(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ +
 929                                   DEBUG_STKSZ] __page_aligned_bss;
 930
 931 extern asmlinkage void ignore_sysret(void);
 932
 933 /* May not be marked __init: used by software suspend */
 934 void syscall_init(void)
 935 {
 936         /*
 937          * LSTAR and STAR live in a bit strange symbiosis.
 938          * They both write to the same internal register. STAR allows to
 939          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 940          */
 941         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 942         wrmsrl(MSR_LSTAR, system_call);
 943         wrmsrl(MSR_CSTAR, ignore_sysret);
 944
 945 #ifdef CONFIG_IA32_EMULATION
 946         syscall32_cpu_init();
 947 #endif
 948
 949         /* Flags to clear on syscall */
 950         wrmsrl(MSR_SYSCALL_MASK,
 951                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 952 }
 953
 954 unsigned long kernel_eflags;
 955
 956 /*
 957  * Copies of the original ist values from the tss are only accessed during
 958  * debugging, no special alignment required.
 959  */
 960 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 961
 962 #else
 963
 964 /* Make sure %fs is initialized properly in idle threads */
 965 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 966 {
 967         memset(regs, 0, sizeof(struct pt_regs));
 968         regs->fs = __KERNEL_PERCPU;
 969         return regs;
 970 }
 971 #endif
 972
 973 /*
 974  * cpu_init() initializes state that is per-CPU. Some data is already
 975  * initialized (naturally) in the bootstrap process, such as the GDT
 976  * and IDT. We reload them nevertheless, this function acts as a
 977  * 'CPU state barrier', nothing should get across.
 978  * A lot of state is already set up in PDA init for 64 bit
 979  */
 980 #ifdef CONFIG_X86_64
 981 void __cpuinit cpu_init(void)
 982 {
 983         int cpu = stack_smp_processor_id();
 984         struct tss_struct *t = &per_cpu(init_tss, cpu);
 985         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
 986         unsigned long v;
 987         char *estacks = NULL;
 988         struct task_struct *me;
 989         int i;
 990
 991         /* CPU 0 is initialised in head64.c */
 992         if (cpu != 0)
 993                 pda_init(cpu);
 994         else
 995                 estacks = boot_exception_stacks;
 996
 997         me = current;
 998
 999         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1000                 panic("CPU#%d already initialized!\n", cpu);
1001
1002         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1003
1004         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1005
1006         /*
1007          * Initialize the per-CPU GDT with the boot GDT,
1008          * and set up the GDT descriptor:
1009          */
1010
1011         switch_to_new_gdt();
1012         load_idt((const struct desc_ptr *)&idt_descr);
1013
1014         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1015         syscall_init();
1016
1017         wrmsrl(MSR_FS_BASE, 0);
1018         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1019         barrier();
1020
1021         check_efer();
1022         if (cpu != 0 && x2apic)
1023                 enable_x2apic();
1024
1025         /*
1026          * set up and load the per-CPU TSS
1027          */
1028         if (!orig_ist->ist[0]) {
1029                 static const unsigned int order[N_EXCEPTION_STACKS] = {
1030                   [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STACK_ORDER,
1031                   [DEBUG_STACK - 1] = DEBUG_STACK_ORDER
1032                 };
1033                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1034                         if (cpu) {
1035                                 estacks = (char *)__get_free_pages(GFP_ATOMIC, order[v]);
1036                                 if (!estacks)
1037                                         panic("Cannot allocate exception "
1038                                               "stack %ld %d\n", v, cpu);
1039                         }
1040                         estacks += PAGE_SIZE << order[v];
1041                         orig_ist->ist[v] = t->x86_tss.ist[v] =
1042                                         (unsigned long)estacks;
1043                 }
1044         }
1045
1046         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1047         /*
1048          * <= is required because the CPU will access up to
1049          * 8 bits beyond the end of the IO permission bitmap.
1050          */
1051         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1052                 t->io_bitmap[i] = ~0UL;
1053
1054         atomic_inc(&init_mm.mm_count);
1055         me->active_mm = &init_mm;
1056         if (me->mm)
1057                 BUG();
1058         enter_lazy_tlb(&init_mm, me);
1059
1060         load_sp0(t, &current->thread);
1061         set_tss_desc(cpu, t);
1062         load_TR_desc();
1063         load_LDT(&init_mm.context);
1064
1065 #ifdef CONFIG_KGDB
1066         /*
1067          * If the kgdb is connected no debug regs should be altered.  This
1068          * is only applicable when KGDB and a KGDB I/O module are built
1069          * into the kernel and you are using early debugging with
1070          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
1071          */
1072         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1073                 arch_kgdb_ops.correct_hw_break();
1074         else {
1075 #endif
1076         /*
1077          * Clear all 6 debug registers:
1078          */
1079
1080         set_debugreg(0UL, 0);
1081         set_debugreg(0UL, 1);
1082         set_debugreg(0UL, 2);
1083         set_debugreg(0UL, 3);
1084         set_debugreg(0UL, 6);
1085         set_debugreg(0UL, 7);
1086 #ifdef CONFIG_KGDB
1087         /* If the kgdb is connected no debug regs should be altered. */
1088         }
1089 #endif
1090
1091         fpu_init();
1092
1093         raw_local_save_flags(kernel_eflags);
1094
1095         if (is_uv_system())
1096                 uv_cpu_init();
1097 }
1098
1099 #else
1100
1101 void __cpuinit cpu_init(void)
1102 {
1103         int cpu = smp_processor_id();
1104         struct task_struct *curr = current;
1105         struct tss_struct *t = &per_cpu(init_tss, cpu);
1106         struct thread_struct *thread = &curr->thread;
1107
1108         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1109                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1110                 for (;;) local_irq_enable();
1111         }
1112
1113         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1114
1115         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1116                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1117
1118         load_idt(&idt_descr);
1119         switch_to_new_gdt();
1120
1121         /*
1122          * Set up and load the per-CPU TSS and LDT
1123          */
1124         atomic_inc(&init_mm.mm_count);
1125         curr->active_mm = &init_mm;
1126         if (curr->mm)
1127                 BUG();
1128         enter_lazy_tlb(&init_mm, curr);
1129
1130         load_sp0(t, thread);
1131         set_tss_desc(cpu, t);
1132         load_TR_desc();
1133         load_LDT(&init_mm.context);
1134
1135 #ifdef CONFIG_DOUBLEFAULT
1136         /* Set up doublefault TSS pointer in the GDT */
1137         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1138 #endif
1139
1140         /* Clear %gs. */
1141         asm volatile ("mov %0, %%gs" : : "r" (0));
1142
1143         /* Clear all 6 debug registers: */
1144         set_debugreg(0, 0);
1145         set_debugreg(0, 1);
1146         set_debugreg(0, 2);
1147         set_debugreg(0, 3);
1148         set_debugreg(0, 6);
1149         set_debugreg(0, 7);
1150
1151         /*
1152          * Force FPU initialization:
1153          */
1154         if (cpu_has_xsave)
1155                 current_thread_info()->status = TS_XSAVE;
1156         else
1157                 current_thread_info()->status = 0;
1158         clear_used_math();
1159         mxcsr_feature_mask_init();
1160
1161         /*
1162          * Boot processor to setup the FP and extended state context info.
1163          */
1164         if (smp_processor_id() == boot_cpu_id)
1165                 init_thread_xstate();
1166
1167         xsave_init();
1168 }
1169
1170
1171 #endif