git.oblomov.eu Git - linux-2.6/blob - arch/sh/drivers/pci/pci-sh7780.h

   1 /*
   2  *      Low-Level PCI Support for SH7780 targets
   3  *
   4  *  Dustin McIntire (dustin@sensoria.com) (c) 2001
   5  *  Paul Mundt (lethal@linux-sh.org) (c) 2003
   6  *
   7  *  May be copied or modified under the terms of the GNU General Public
   8  *  License.  See linux/COPYING for more information.
   9  *
  10  */
  11
  12 #ifndef _PCI_SH7780_H_
  13 #define _PCI_SH7780_H_
  14
  15 #include <linux/pci.h>
  16
  17 /* set debug level 4=verbose...1=terse */
  18 //#define DEBUG_PCI 3
  19 #undef DEBUG_PCI
  20
  21 #ifdef DEBUG_PCI
  22 #define PCIDBG(n, x...) { if(DEBUG_PCI>=n) printk(x); }
  23 #else
  24 #define PCIDBG(n, x...)
  25 #endif
  26
  27 /* startup values */
  28 #define PCI_PROBE_BIOS          1
  29 #define PCI_PROBE_CONF1         2
  30 #define PCI_PROBE_CONF2         4
  31 #define PCI_NO_SORT             0x100
  32 #define PCI_BIOS_SORT           0x200
  33 #define PCI_NO_CHECKS           0x400
  34 #define PCI_ASSIGN_ROMS         0x1000
  35 #define PCI_BIOS_IRQ_SCAN       0x2000
  36
  37 /* Platform Specific Values */
  38 #define SH7780_VENDOR_ID        0x1912
  39 #define SH7780_DEVICE_ID        0x0002
  40 #define SH7781_DEVICE_ID        0x0001
  41
  42 /* SH7780 Control Registers */
  43 #define SH7780_PCI_VCR0         0xFE000000
  44 #define SH7780_PCI_VCR1         0xFE000004
  45 #define SH7780_PCI_VCR2         0xFE000008
  46
  47 /* SH7780 Specific Values */
  48 #define SH7780_PCI_CONFIG_BASE  0xFD000000      /* Config space base addr */
  49 #define SH7780_PCI_CONFIG_SIZE  0x01000000      /* Config space size */
  50 #define SH7780_PCI_MEMORY_BASE  0xFD000000      /* Memory space base addr */
  51 #define SH7780_PCI_MEM_SIZE     0x01000000      /* Size of Memory window */
  52 #if 1
  53 #define SH7780_PCI_IO_BASE      0xFE400000      /* IO space base address */
  54 #define SH7780_PCI_IO_SIZE      0x00400000      /* Size of IO window */
  55 #else
  56 #define SH7780_PCI_IO_BASE      0xFE200000      /* IO space base address */
  57 #define SH7780_PCI_IO_SIZE      0x00200000      /* Size of IO window */
  58 #endif
  59
  60 #define SH7780_PCIREG_BASE      0xFE040000      /* PCI regs base address */
  61 #define PCI_REG(n)              (SH7780_PCIREG_BASE+n)
  62
  63 /* SH7780 PCI Config Registers */
  64 #define SH7780_PCIVID           0x000           /* Vendor ID */
  65 #define SH7780_PCIDID           0x002           /* Device ID */
  66 #define SH7780_PCICMD           0x004           /* Command */
  67 #define SH7780_PCISTATUS        0x006           /* Status */
  68 #define SH7780_PCIRID           0x008           /* Revision ID */
  69 #define SH7780_PCIPIF           0x009           /* Program Interface */
  70 #define SH7780_PCISUB           0x00a           /* Sub class code */
  71 #define SH7780_PCIBCC           0x00b           /* Base class code */
  72 #define SH7780_PCICLS           0x00c           /* Cache line size */
  73 #define SH7780_PCILTM           0x00d           /* latency timer */
  74 #define SH7780_PCIHDR           0x00e           /* Header type */
  75 #define SH7780_PCIBIST          0x00f           /* BIST */
  76 #define SH7780_PCIIBAR          0x010           /* IO Base address */
  77 #define SH7780_PCIMBAR0         0x014           /* Memory base address0 */
  78 #define SH7780_PCIMBAR1         0x018           /* Memory base address1 */
  79 #define SH7780_PCISVID          0x02c           /* Sub system vendor ID */
  80 #define SH7780_PCISID           0x02e           /* Sub system ID */
  81 #define SH7780_PCICP            0x034
  82 #define SH7780_PCIINTLINE       0x03c           /* Interrupt line */
  83 #define SH7780_PCIINTPIN        0x03d           /* Interrupt pin */
  84 #define SH7780_PCIMINGNT        0x03e           /* Minumum grand */
  85 #define SH7780_PCIMAXLAT        0x03f           /* Maxmum latency */
  86 #define SH7780_PCICID           0x040
  87 #define SH7780_PCINIP           0x041
  88 #define SH7780_PCIPMC           0x042
  89 #define SH7780_PCIPMCSR         0x044
  90 #define SH7780_PCIPMCSR_BSE     0x046
  91 #define SH7780_PCICDD           0x047
  92
  93 /* SH7780 PCI Local Registers */
  94 #define SH7780_PCICR            0x100           /* PCI Control Register */
  95   #define SH7780_PCICR_PREFIX   0xA5000000      /* CR prefix for write */
  96   #define SH7780_PCICR_PFCS     0x00000800      /* TRDY/IRDY Enable */
  97   #define SH7780_PCICR_FTO      0x00000400      /* TRDY/IRDY Enable */
  98   #define SH7780_PCICR_PFE      0x00000200      /* Target Read Single */
  99   #define SH7780_PCICR_TBS      0x00000100      /* Target Byte Swap */
 100   #define SH7780_PCICR_ARBM     0x00000040      /* PCI Arbitration Mode */
 101   #define SH7780_PCICR_IOCS     0x00000004      /* INTA output assert */
 102   #define SH7780_PCICR_PRST     0x00000002      /* PCI Reset Assert */
 103   #define SH7780_PCICR_CFIN     0x00000001      /* Central Fun. Init Done */
 104 #define SH7780_PCILSR0          0x104           /* PCI Local Space Register0 */
 105 #define SH7780_PCILSR1          0x108           /* PCI Local Space Register1 */
 106 #define SH7780_PCILAR0          0x10C   /* PCI Local Address Register1 */
 107 #define SH7780_PCILAR1          0x110   /* PCI Local Address Register1 */
 108 #define SH7780_PCIIR            0x114           /* PCI Interrupt Register */
 109 #define SH7780_PCIIMR           0x118   /* PCI Interrupt Mask Register */
 110 #define SH7780_PCIAIR           0x11C           /* Error Address Register */
 111 #define SH7780_PCICIR           0x120   /* Error Command/Data Register */
 112 #define SH7780_PCIAINT          0x130           /* Arbiter Interrupt Register */
 113 #define SH7780_PCIAINTM         0x134           /* Arbiter Int. Mask Register */
 114 #define SH7780_PCIBMIR          0x138           /* Error Bus Master Register */
 115 #define SH7780_PCIPAR           0x1C0           /* PIO Address Register */
 116 #define SH7780_PCIPINT          0x1CC   /* Power Management Int. Register */
 117 #define SH7780_PCIPINTM         0x1D0   /* Power Management Mask Register */
 118 #define SH7780_PCIMBR0          0x1E0           /* Memory Bank0 Register */
 119 #define SH7780_PCIMBMR0         0x1E4           /* Memory Bank0 Mask Register */
 120 #define SH7780_PCIMBR1          0x1E8           /* Memory Bank1  Register */
 121 #define SH7780_PCIMBMR1         0x1EC           /* Memory Bank1 Mask Register */
 122 #define SH7780_PCIMBR2          0x1F0           /* Memory Bank2 Register */
 123 #define SH7780_PCIMBMR2         0x1F4           /* Memory Bank2 Mask Register */
 124 #define SH7780_PCIIOBR          0x1F8           /* Bank Register */
 125 #define SH7780_PCIIOBMR         0x1FC           /* Bank Mask Register */
 126 #define SH7780_PCICSCR0         0x210           /* Cache Snoop1 Cnt. Register */
 127 #define SH7780_PCICSCR1         0x214           /* Cache Snoop2 Cnt. Register */
 128 #define SH7780_PCICSAR0         0x218   /* Cache Snoop1 Addr. Register */
 129 #define SH7780_PCICSAR1         0x21C   /* Cache Snoop2 Addr. Register */
 130 #define SH7780_PCIPDR           0x220           /* Port IO Data Register */
 131
 132 /* General Memory Config Addresses */
 133 #define SH7780_CS0_BASE_ADDR    0x0
 134 #define SH7780_MEM_REGION_SIZE  0x04000000
 135 #define SH7780_CS1_BASE_ADDR    (SH7780_CS0_BASE_ADDR + SH7780_MEM_REGION_SIZE)
 136 #define SH7780_CS2_BASE_ADDR    (SH7780_CS1_BASE_ADDR + SH7780_MEM_REGION_SIZE)
 137 #define SH7780_CS3_BASE_ADDR    (SH7780_CS2_BASE_ADDR + SH7780_MEM_REGION_SIZE)
 138 #define SH7780_CS4_BASE_ADDR    (SH7780_CS3_BASE_ADDR + SH7780_MEM_REGION_SIZE)
 139 #define SH7780_CS5_BASE_ADDR    (SH7780_CS4_BASE_ADDR + SH7780_MEM_REGION_SIZE)
 140 #define SH7780_CS6_BASE_ADDR    (SH7780_CS5_BASE_ADDR + SH7780_MEM_REGION_SIZE)
 141
 142 /* General PCI values */
 143 #define SH7780_PCI_HOST_BRIDGE  0x6
 144
 145 /* Flags */
 146 #define SH7780_PCIC_NO_RESET    0x0001
 147
 148 /* External functions defined per platform i.e. Big Sur, SE... (these could be routed
 149  * through the machine vectors... */
 150 extern int pcibios_init_platform(void);
 151 extern int pcibios_map_platform_irq(u8 slot, u8 pin);
 152
 153 struct sh7780_pci_address_space {
 154         unsigned long base;
 155         unsigned long size;
 156 };
 157
 158 struct sh7780_pci_address_map {
 159         struct sh7780_pci_address_space window0;
 160         struct sh7780_pci_address_space window1;
 161         unsigned long flags;
 162 };
 163
 164 /* arch/sh/drivers/pci/pci-sh7780.c */
 165 extern int sh7780_pcic_init(struct sh7780_pci_address_map *map);
 166
 167 #endif /* _PCI_SH7780_H_ */
 168