git.oblomov.eu Git - linux-2.6/blob - arch/x86/kernel/amd_iommu_init.c

   1 /*
   2  * Copyright (C) 2007-2008 Advanced Micro Devices, Inc.
   3  * Author: Joerg Roedel <joerg.roedel@amd.com>
   4  *         Leo Duran <leo.duran@amd.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify it
   7  * under the terms of the GNU General Public License version 2 as published
   8  * by the Free Software Foundation.
   9  *
  10  * This program is distributed in the hope that it will be useful,
  11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
  18  */
  19
  20 #include <linux/pci.h>
  21 #include <linux/acpi.h>
  22 #include <linux/gfp.h>
  23 #include <linux/list.h>
  24 #include <linux/sysdev.h>
  25 #include <linux/interrupt.h>
  26 #include <linux/msi.h>
  27 #include <asm/pci-direct.h>
  28 #include <asm/amd_iommu_types.h>
  29 #include <asm/amd_iommu.h>
  30 #include <asm/iommu.h>
  31 #include <asm/gart.h>
  32
  33 /*
  34  * definitions for the ACPI scanning code
  35  */
  36 #define IVRS_HEADER_LENGTH 48
  37
  38 #define ACPI_IVHD_TYPE                  0x10
  39 #define ACPI_IVMD_TYPE_ALL              0x20
  40 #define ACPI_IVMD_TYPE                  0x21
  41 #define ACPI_IVMD_TYPE_RANGE            0x22
  42
  43 #define IVHD_DEV_ALL                    0x01
  44 #define IVHD_DEV_SELECT                 0x02
  45 #define IVHD_DEV_SELECT_RANGE_START     0x03
  46 #define IVHD_DEV_RANGE_END              0x04
  47 #define IVHD_DEV_ALIAS                  0x42
  48 #define IVHD_DEV_ALIAS_RANGE            0x43
  49 #define IVHD_DEV_EXT_SELECT             0x46
  50 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
  51
  52 #define IVHD_FLAG_HT_TUN_EN_MASK        0x01
  53 #define IVHD_FLAG_PASSPW_EN_MASK        0x02
  54 #define IVHD_FLAG_RESPASSPW_EN_MASK     0x04
  55 #define IVHD_FLAG_ISOC_EN_MASK          0x08
  56
  57 #define IVMD_FLAG_EXCL_RANGE            0x08
  58 #define IVMD_FLAG_UNITY_MAP             0x01
  59
  60 #define ACPI_DEVFLAG_INITPASS           0x01
  61 #define ACPI_DEVFLAG_EXTINT             0x02
  62 #define ACPI_DEVFLAG_NMI                0x04
  63 #define ACPI_DEVFLAG_SYSMGT1            0x10
  64 #define ACPI_DEVFLAG_SYSMGT2            0x20
  65 #define ACPI_DEVFLAG_LINT0              0x40
  66 #define ACPI_DEVFLAG_LINT1              0x80
  67 #define ACPI_DEVFLAG_ATSDIS             0x10000000
  68
  69 /*
  70  * ACPI table definitions
  71  *
  72  * These data structures are laid over the table to parse the important values
  73  * out of it.
  74  */
  75
  76 /*
  77  * structure describing one IOMMU in the ACPI table. Typically followed by one
  78  * or more ivhd_entrys.
  79  */
  80 struct ivhd_header {
  81         u8 type;
  82         u8 flags;
  83         u16 length;
  84         u16 devid;
  85         u16 cap_ptr;
  86         u64 mmio_phys;
  87         u16 pci_seg;
  88         u16 info;
  89         u32 reserved;
  90 } __attribute__((packed));
  91
  92 /*
  93  * A device entry describing which devices a specific IOMMU translates and
  94  * which requestor ids they use.
  95  */
  96 struct ivhd_entry {
  97         u8 type;
  98         u16 devid;
  99         u8 flags;
 100         u32 ext;
 101 } __attribute__((packed));
 102
 103 /*
 104  * An AMD IOMMU memory definition structure. It defines things like exclusion
 105  * ranges for devices and regions that should be unity mapped.
 106  */
 107 struct ivmd_header {
 108         u8 type;
 109         u8 flags;
 110         u16 length;
 111         u16 devid;
 112         u16 aux;
 113         u64 resv;
 114         u64 range_start;
 115         u64 range_length;
 116 } __attribute__((packed));
 117
 118 static int __initdata amd_iommu_detected;
 119
 120 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
 121                                            to handle */
 122 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
 123                                            we find in ACPI */
 124 unsigned amd_iommu_aperture_order = 26; /* size of aperture in power of 2 */
 125 bool amd_iommu_isolate = true;          /* if true, device isolation is
 126                                            enabled */
 127 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
 128
 129 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
 130                                            system */
 131
 132 /*
 133  * Pointer to the device table which is shared by all AMD IOMMUs
 134  * it is indexed by the PCI device id or the HT unit id and contains
 135  * information about the domain the device belongs to as well as the
 136  * page table root pointer.
 137  */
 138 struct dev_table_entry *amd_iommu_dev_table;
 139
 140 /*
 141  * The alias table is a driver specific data structure which contains the
 142  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
 143  * More than one device can share the same requestor id.
 144  */
 145 u16 *amd_iommu_alias_table;
 146
 147 /*
 148  * The rlookup table is used to find the IOMMU which is responsible
 149  * for a specific device. It is also indexed by the PCI device id.
 150  */
 151 struct amd_iommu **amd_iommu_rlookup_table;
 152
 153 /*
 154  * The pd table (protection domain table) is used to find the protection domain
 155  * data structure a device belongs to. Indexed with the PCI device id too.
 156  */
 157 struct protection_domain **amd_iommu_pd_table;
 158
 159 /*
 160  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
 161  * to know which ones are already in use.
 162  */
 163 unsigned long *amd_iommu_pd_alloc_bitmap;
 164
 165 static u32 dev_table_size;      /* size of the device table */
 166 static u32 alias_table_size;    /* size of the alias table */
 167 static u32 rlookup_table_size;  /* size if the rlookup table */
 168
 169 static inline void update_last_devid(u16 devid)
 170 {
 171         if (devid > amd_iommu_last_bdf)
 172                 amd_iommu_last_bdf = devid;
 173 }
 174
 175 static inline unsigned long tbl_size(int entry_size)
 176 {
 177         unsigned shift = PAGE_SHIFT +
 178                          get_order(amd_iommu_last_bdf * entry_size);
 179
 180         return 1UL << shift;
 181 }
 182
 183 /****************************************************************************
 184  *
 185  * AMD IOMMU MMIO register space handling functions
 186  *
 187  * These functions are used to program the IOMMU device registers in
 188  * MMIO space required for that driver.
 189  *
 190  ****************************************************************************/
 191
 192 /*
 193  * This function set the exclusion range in the IOMMU. DMA accesses to the
 194  * exclusion range are passed through untranslated
 195  */
 196 static void __init iommu_set_exclusion_range(struct amd_iommu *iommu)
 197 {
 198         u64 start = iommu->exclusion_start & PAGE_MASK;
 199         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
 200         u64 entry;
 201
 202         if (!iommu->exclusion_start)
 203                 return;
 204
 205         entry = start | MMIO_EXCL_ENABLE_MASK;
 206         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
 207                         &entry, sizeof(entry));
 208
 209         entry = limit;
 210         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
 211                         &entry, sizeof(entry));
 212 }
 213
 214 /* Programs the physical address of the device table into the IOMMU hardware */
 215 static void __init iommu_set_device_table(struct amd_iommu *iommu)
 216 {
 217         u64 entry;
 218
 219         BUG_ON(iommu->mmio_base == NULL);
 220
 221         entry = virt_to_phys(amd_iommu_dev_table);
 222         entry |= (dev_table_size >> 12) - 1;
 223         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
 224                         &entry, sizeof(entry));
 225 }
 226
 227 /* Generic functions to enable/disable certain features of the IOMMU. */
 228 static void __init iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
 229 {
 230         u32 ctrl;
 231
 232         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 233         ctrl |= (1 << bit);
 234         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 235 }
 236
 237 static void __init iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
 238 {
 239         u32 ctrl;
 240
 241         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
 242         ctrl &= ~(1 << bit);
 243         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
 244 }
 245
 246 /* Function to enable the hardware */
 247 static void __init iommu_enable(struct amd_iommu *iommu)
 248 {
 249         printk(KERN_INFO "AMD IOMMU: Enabling IOMMU at %s cap 0x%hx\n",
 250                dev_name(&iommu->dev->dev), iommu->cap_ptr);
 251
 252         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
 253 }
 254
 255 /* Function to enable IOMMU event logging and event interrupts */
 256 static void __init iommu_enable_event_logging(struct amd_iommu *iommu)
 257 {
 258         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
 259         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
 260 }
 261
 262 /*
 263  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
 264  * the system has one.
 265  */
 266 static u8 * __init iommu_map_mmio_space(u64 address)
 267 {
 268         u8 *ret;
 269
 270         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu"))
 271                 return NULL;
 272
 273         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
 274         if (ret != NULL)
 275                 return ret;
 276
 277         release_mem_region(address, MMIO_REGION_LENGTH);
 278
 279         return NULL;
 280 }
 281
 282 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
 283 {
 284         if (iommu->mmio_base)
 285                 iounmap(iommu->mmio_base);
 286         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
 287 }
 288
 289 /****************************************************************************
 290  *
 291  * The functions below belong to the first pass of AMD IOMMU ACPI table
 292  * parsing. In this pass we try to find out the highest device id this
 293  * code has to handle. Upon this information the size of the shared data
 294  * structures is determined later.
 295  *
 296  ****************************************************************************/
 297
 298 /*
 299  * This function calculates the length of a given IVHD entry
 300  */
 301 static inline int ivhd_entry_length(u8 *ivhd)
 302 {
 303         return 0x04 << (*ivhd >> 6);
 304 }
 305
 306 /*
 307  * This function reads the last device id the IOMMU has to handle from the PCI
 308  * capability header for this IOMMU
 309  */
 310 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
 311 {
 312         u32 cap;
 313
 314         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
 315         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
 316
 317         return 0;
 318 }
 319
 320 /*
 321  * After reading the highest device id from the IOMMU PCI capability header
 322  * this function looks if there is a higher device id defined in the ACPI table
 323  */
 324 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
 325 {
 326         u8 *p = (void *)h, *end = (void *)h;
 327         struct ivhd_entry *dev;
 328
 329         p += sizeof(*h);
 330         end += h->length;
 331
 332         find_last_devid_on_pci(PCI_BUS(h->devid),
 333                         PCI_SLOT(h->devid),
 334                         PCI_FUNC(h->devid),
 335                         h->cap_ptr);
 336
 337         while (p < end) {
 338                 dev = (struct ivhd_entry *)p;
 339                 switch (dev->type) {
 340                 case IVHD_DEV_SELECT:
 341                 case IVHD_DEV_RANGE_END:
 342                 case IVHD_DEV_ALIAS:
 343                 case IVHD_DEV_EXT_SELECT:
 344                         /* all the above subfield types refer to device ids */
 345                         update_last_devid(dev->devid);
 346                         break;
 347                 default:
 348                         break;
 349                 }
 350                 p += ivhd_entry_length(p);
 351         }
 352
 353         WARN_ON(p != end);
 354
 355         return 0;
 356 }
 357
 358 /*
 359  * Iterate over all IVHD entries in the ACPI table and find the highest device
 360  * id which we need to handle. This is the first of three functions which parse
 361  * the ACPI table. So we check the checksum here.
 362  */
 363 static int __init find_last_devid_acpi(struct acpi_table_header *table)
 364 {
 365         int i;
 366         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
 367         struct ivhd_header *h;
 368
 369         /*
 370          * Validate checksum here so we don't need to do it when
 371          * we actually parse the table
 372          */
 373         for (i = 0; i < table->length; ++i)
 374                 checksum += p[i];
 375         if (checksum != 0)
 376                 /* ACPI table corrupt */
 377                 return -ENODEV;
 378
 379         p += IVRS_HEADER_LENGTH;
 380
 381         end += table->length;
 382         while (p < end) {
 383                 h = (struct ivhd_header *)p;
 384                 switch (h->type) {
 385                 case ACPI_IVHD_TYPE:
 386                         find_last_devid_from_ivhd(h);
 387                         break;
 388                 default:
 389                         break;
 390                 }
 391                 p += h->length;
 392         }
 393         WARN_ON(p != end);
 394
 395         return 0;
 396 }
 397
 398 /****************************************************************************
 399  *
 400  * The following functions belong the the code path which parses the ACPI table
 401  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
 402  * data structures, initialize the device/alias/rlookup table and also
 403  * basically initialize the hardware.
 404  *
 405  ****************************************************************************/
 406
 407 /*
 408  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
 409  * write commands to that buffer later and the IOMMU will execute them
 410  * asynchronously
 411  */
 412 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
 413 {
 414         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 415                         get_order(CMD_BUFFER_SIZE));
 416         u64 entry;
 417
 418         if (cmd_buf == NULL)
 419                 return NULL;
 420
 421         iommu->cmd_buf_size = CMD_BUFFER_SIZE;
 422
 423         entry = (u64)virt_to_phys(cmd_buf);
 424         entry |= MMIO_CMD_SIZE_512;
 425         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
 426                         &entry, sizeof(entry));
 427
 428         /* set head and tail to zero manually */
 429         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
 430         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
 431
 432         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
 433
 434         return cmd_buf;
 435 }
 436
 437 static void __init free_command_buffer(struct amd_iommu *iommu)
 438 {
 439         free_pages((unsigned long)iommu->cmd_buf,
 440                    get_order(iommu->cmd_buf_size));
 441 }
 442
 443 /* allocates the memory where the IOMMU will log its events to */
 444 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
 445 {
 446         u64 entry;
 447         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
 448                                                 get_order(EVT_BUFFER_SIZE));
 449
 450         if (iommu->evt_buf == NULL)
 451                 return NULL;
 452
 453         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
 454         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
 455                     &entry, sizeof(entry));
 456
 457         iommu->evt_buf_size = EVT_BUFFER_SIZE;
 458
 459         return iommu->evt_buf;
 460 }
 461
 462 static void __init free_event_buffer(struct amd_iommu *iommu)
 463 {
 464         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
 465 }
 466
 467 /* sets a specific bit in the device table entry. */
 468 static void set_dev_entry_bit(u16 devid, u8 bit)
 469 {
 470         int i = (bit >> 5) & 0x07;
 471         int _bit = bit & 0x1f;
 472
 473         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
 474 }
 475
 476 /* Writes the specific IOMMU for a device into the rlookup table */
 477 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
 478 {
 479         amd_iommu_rlookup_table[devid] = iommu;
 480 }
 481
 482 /*
 483  * This function takes the device specific flags read from the ACPI
 484  * table and sets up the device table entry with that information
 485  */
 486 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
 487                                            u16 devid, u32 flags, u32 ext_flags)
 488 {
 489         if (flags & ACPI_DEVFLAG_INITPASS)
 490                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
 491         if (flags & ACPI_DEVFLAG_EXTINT)
 492                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
 493         if (flags & ACPI_DEVFLAG_NMI)
 494                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
 495         if (flags & ACPI_DEVFLAG_SYSMGT1)
 496                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
 497         if (flags & ACPI_DEVFLAG_SYSMGT2)
 498                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
 499         if (flags & ACPI_DEVFLAG_LINT0)
 500                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
 501         if (flags & ACPI_DEVFLAG_LINT1)
 502                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
 503
 504         set_iommu_for_device(iommu, devid);
 505 }
 506
 507 /*
 508  * Reads the device exclusion range from ACPI and initialize IOMMU with
 509  * it
 510  */
 511 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
 512 {
 513         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
 514
 515         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
 516                 return;
 517
 518         if (iommu) {
 519                 /*
 520                  * We only can configure exclusion ranges per IOMMU, not
 521                  * per device. But we can enable the exclusion range per
 522                  * device. This is done here
 523                  */
 524                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
 525                 iommu->exclusion_start = m->range_start;
 526                 iommu->exclusion_length = m->range_length;
 527         }
 528 }
 529
 530 /*
 531  * This function reads some important data from the IOMMU PCI space and
 532  * initializes the driver data structure with it. It reads the hardware
 533  * capabilities and the first/last device entries
 534  */
 535 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
 536 {
 537         int cap_ptr = iommu->cap_ptr;
 538         u32 range, misc;
 539
 540         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
 541                               &iommu->cap);
 542         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
 543                               &range);
 544         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
 545                               &misc);
 546
 547         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
 548                                          MMIO_GET_FD(range));
 549         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
 550                                         MMIO_GET_LD(range));
 551         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
 552 }
 553
 554 /*
 555  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
 556  * initializes the hardware and our data structures with it.
 557  */
 558 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
 559                                         struct ivhd_header *h)
 560 {
 561         u8 *p = (u8 *)h;
 562         u8 *end = p, flags = 0;
 563         u16 dev_i, devid = 0, devid_start = 0, devid_to = 0;
 564         u32 ext_flags = 0;
 565         bool alias = false;
 566         struct ivhd_entry *e;
 567
 568         /*
 569          * First set the recommended feature enable bits from ACPI
 570          * into the IOMMU control registers
 571          */
 572         h->flags & IVHD_FLAG_HT_TUN_EN_MASK ?
 573                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
 574                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
 575
 576         h->flags & IVHD_FLAG_PASSPW_EN_MASK ?
 577                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
 578                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
 579
 580         h->flags & IVHD_FLAG_RESPASSPW_EN_MASK ?
 581                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
 582                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
 583
 584         h->flags & IVHD_FLAG_ISOC_EN_MASK ?
 585                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
 586                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
 587
 588         /*
 589          * make IOMMU memory accesses cache coherent
 590          */
 591         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
 592
 593         /*
 594          * Done. Now parse the device entries
 595          */
 596         p += sizeof(struct ivhd_header);
 597         end += h->length;
 598
 599         while (p < end) {
 600                 e = (struct ivhd_entry *)p;
 601                 switch (e->type) {
 602                 case IVHD_DEV_ALL:
 603                         for (dev_i = iommu->first_device;
 604                                         dev_i <= iommu->last_device; ++dev_i)
 605                                 set_dev_entry_from_acpi(iommu, dev_i,
 606                                                         e->flags, 0);
 607                         break;
 608                 case IVHD_DEV_SELECT:
 609                         devid = e->devid;
 610                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 611                         break;
 612                 case IVHD_DEV_SELECT_RANGE_START:
 613                         devid_start = e->devid;
 614                         flags = e->flags;
 615                         ext_flags = 0;
 616                         alias = false;
 617                         break;
 618                 case IVHD_DEV_ALIAS:
 619                         devid = e->devid;
 620                         devid_to = e->ext >> 8;
 621                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
 622                         amd_iommu_alias_table[devid] = devid_to;
 623                         break;
 624                 case IVHD_DEV_ALIAS_RANGE:
 625                         devid_start = e->devid;
 626                         flags = e->flags;
 627                         devid_to = e->ext >> 8;
 628                         ext_flags = 0;
 629                         alias = true;
 630                         break;
 631                 case IVHD_DEV_EXT_SELECT:
 632                         devid = e->devid;
 633                         set_dev_entry_from_acpi(iommu, devid, e->flags,
 634                                                 e->ext);
 635                         break;
 636                 case IVHD_DEV_EXT_SELECT_RANGE:
 637                         devid_start = e->devid;
 638                         flags = e->flags;
 639                         ext_flags = e->ext;
 640                         alias = false;
 641                         break;
 642                 case IVHD_DEV_RANGE_END:
 643                         devid = e->devid;
 644                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
 645                                 if (alias)
 646                                         amd_iommu_alias_table[dev_i] = devid_to;
 647                                 set_dev_entry_from_acpi(iommu,
 648                                                 amd_iommu_alias_table[dev_i],
 649                                                 flags, ext_flags);
 650                         }
 651                         break;
 652                 default:
 653                         break;
 654                 }
 655
 656                 p += ivhd_entry_length(p);
 657         }
 658 }
 659
 660 /* Initializes the device->iommu mapping for the driver */
 661 static int __init init_iommu_devices(struct amd_iommu *iommu)
 662 {
 663         u16 i;
 664
 665         for (i = iommu->first_device; i <= iommu->last_device; ++i)
 666                 set_iommu_for_device(iommu, i);
 667
 668         return 0;
 669 }
 670
 671 static void __init free_iommu_one(struct amd_iommu *iommu)
 672 {
 673         free_command_buffer(iommu);
 674         free_event_buffer(iommu);
 675         iommu_unmap_mmio_space(iommu);
 676 }
 677
 678 static void __init free_iommu_all(void)
 679 {
 680         struct amd_iommu *iommu, *next;
 681
 682         list_for_each_entry_safe(iommu, next, &amd_iommu_list, list) {
 683                 list_del(&iommu->list);
 684                 free_iommu_one(iommu);
 685                 kfree(iommu);
 686         }
 687 }
 688
 689 /*
 690  * This function clues the initialization function for one IOMMU
 691  * together and also allocates the command buffer and programs the
 692  * hardware. It does NOT enable the IOMMU. This is done afterwards.
 693  */
 694 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
 695 {
 696         spin_lock_init(&iommu->lock);
 697         list_add_tail(&iommu->list, &amd_iommu_list);
 698
 699         /*
 700          * Copy data from ACPI table entry to the iommu struct
 701          */
 702         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
 703         if (!iommu->dev)
 704                 return 1;
 705
 706         iommu->cap_ptr = h->cap_ptr;
 707         iommu->pci_seg = h->pci_seg;
 708         iommu->mmio_phys = h->mmio_phys;
 709         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
 710         if (!iommu->mmio_base)
 711                 return -ENOMEM;
 712
 713         iommu_set_device_table(iommu);
 714         iommu->cmd_buf = alloc_command_buffer(iommu);
 715         if (!iommu->cmd_buf)
 716                 return -ENOMEM;
 717
 718         iommu->evt_buf = alloc_event_buffer(iommu);
 719         if (!iommu->evt_buf)
 720                 return -ENOMEM;
 721
 722         iommu->int_enabled = false;
 723
 724         init_iommu_from_pci(iommu);
 725         init_iommu_from_acpi(iommu, h);
 726         init_iommu_devices(iommu);
 727
 728         return pci_enable_device(iommu->dev);
 729 }
 730
 731 /*
 732  * Iterates over all IOMMU entries in the ACPI table, allocates the
 733  * IOMMU structure and initializes it with init_iommu_one()
 734  */
 735 static int __init init_iommu_all(struct acpi_table_header *table)
 736 {
 737         u8 *p = (u8 *)table, *end = (u8 *)table;
 738         struct ivhd_header *h;
 739         struct amd_iommu *iommu;
 740         int ret;
 741
 742         end += table->length;
 743         p += IVRS_HEADER_LENGTH;
 744
 745         while (p < end) {
 746                 h = (struct ivhd_header *)p;
 747                 switch (*p) {
 748                 case ACPI_IVHD_TYPE:
 749                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
 750                         if (iommu == NULL)
 751                                 return -ENOMEM;
 752                         ret = init_iommu_one(iommu, h);
 753                         if (ret)
 754                                 return ret;
 755                         break;
 756                 default:
 757                         break;
 758                 }
 759                 p += h->length;
 760
 761         }
 762         WARN_ON(p != end);
 763
 764         return 0;
 765 }
 766
 767 /****************************************************************************
 768  *
 769  * The following functions initialize the MSI interrupts for all IOMMUs
 770  * in the system. Its a bit challenging because there could be multiple
 771  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
 772  * pci_dev.
 773  *
 774  ****************************************************************************/
 775
 776 static int __init iommu_setup_msix(struct amd_iommu *iommu)
 777 {
 778         struct amd_iommu *curr;
 779         struct msix_entry entries[32]; /* only 32 supported by AMD IOMMU */
 780         int nvec = 0, i;
 781
 782         list_for_each_entry(curr, &amd_iommu_list, list) {
 783                 if (curr->dev == iommu->dev) {
 784                         entries[nvec].entry = curr->evt_msi_num;
 785                         entries[nvec].vector = 0;
 786                         curr->int_enabled = true;
 787                         nvec++;
 788                 }
 789         }
 790
 791         if (pci_enable_msix(iommu->dev, entries, nvec)) {
 792                 pci_disable_msix(iommu->dev);
 793                 return 1;
 794         }
 795
 796         for (i = 0; i < nvec; ++i) {
 797                 int r = request_irq(entries->vector, amd_iommu_int_handler,
 798                                     IRQF_SAMPLE_RANDOM,
 799                                     "AMD IOMMU",
 800                                     NULL);
 801                 if (r)
 802                         goto out_free;
 803         }
 804
 805         return 0;
 806
 807 out_free:
 808         for (i -= 1; i >= 0; --i)
 809                 free_irq(entries->vector, NULL);
 810
 811         pci_disable_msix(iommu->dev);
 812
 813         return 1;
 814 }
 815
 816 static int __init iommu_setup_msi(struct amd_iommu *iommu)
 817 {
 818         int r;
 819         struct amd_iommu *curr;
 820
 821         list_for_each_entry(curr, &amd_iommu_list, list) {
 822                 if (curr->dev == iommu->dev)
 823                         curr->int_enabled = true;
 824         }
 825
 826
 827         if (pci_enable_msi(iommu->dev))
 828                 return 1;
 829
 830         r = request_irq(iommu->dev->irq, amd_iommu_int_handler,
 831                         IRQF_SAMPLE_RANDOM,
 832                         "AMD IOMMU",
 833                         NULL);
 834
 835         if (r) {
 836                 pci_disable_msi(iommu->dev);
 837                 return 1;
 838         }
 839
 840         return 0;
 841 }
 842
 843 static int __init iommu_init_msi(struct amd_iommu *iommu)
 844 {
 845         if (iommu->int_enabled)
 846                 return 0;
 847
 848         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSIX))
 849                 return iommu_setup_msix(iommu);
 850         else if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
 851                 return iommu_setup_msi(iommu);
 852
 853         return 1;
 854 }
 855
 856 /****************************************************************************
 857  *
 858  * The next functions belong to the third pass of parsing the ACPI
 859  * table. In this last pass the memory mapping requirements are
 860  * gathered (like exclusion and unity mapping reanges).
 861  *
 862  ****************************************************************************/
 863
 864 static void __init free_unity_maps(void)
 865 {
 866         struct unity_map_entry *entry, *next;
 867
 868         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
 869                 list_del(&entry->list);
 870                 kfree(entry);
 871         }
 872 }
 873
 874 /* called when we find an exclusion range definition in ACPI */
 875 static int __init init_exclusion_range(struct ivmd_header *m)
 876 {
 877         int i;
 878
 879         switch (m->type) {
 880         case ACPI_IVMD_TYPE:
 881                 set_device_exclusion_range(m->devid, m);
 882                 break;
 883         case ACPI_IVMD_TYPE_ALL:
 884                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
 885                         set_device_exclusion_range(i, m);
 886                 break;
 887         case ACPI_IVMD_TYPE_RANGE:
 888                 for (i = m->devid; i <= m->aux; ++i)
 889                         set_device_exclusion_range(i, m);
 890                 break;
 891         default:
 892                 break;
 893         }
 894
 895         return 0;
 896 }
 897
 898 /* called for unity map ACPI definition */
 899 static int __init init_unity_map_range(struct ivmd_header *m)
 900 {
 901         struct unity_map_entry *e = 0;
 902
 903         e = kzalloc(sizeof(*e), GFP_KERNEL);
 904         if (e == NULL)
 905                 return -ENOMEM;
 906
 907         switch (m->type) {
 908         default:
 909         case ACPI_IVMD_TYPE:
 910                 e->devid_start = e->devid_end = m->devid;
 911                 break;
 912         case ACPI_IVMD_TYPE_ALL:
 913                 e->devid_start = 0;
 914                 e->devid_end = amd_iommu_last_bdf;
 915                 break;
 916         case ACPI_IVMD_TYPE_RANGE:
 917                 e->devid_start = m->devid;
 918                 e->devid_end = m->aux;
 919                 break;
 920         }
 921         e->address_start = PAGE_ALIGN(m->range_start);
 922         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
 923         e->prot = m->flags >> 1;
 924
 925         list_add_tail(&e->list, &amd_iommu_unity_map);
 926
 927         return 0;
 928 }
 929
 930 /* iterates over all memory definitions we find in the ACPI table */
 931 static int __init init_memory_definitions(struct acpi_table_header *table)
 932 {
 933         u8 *p = (u8 *)table, *end = (u8 *)table;
 934         struct ivmd_header *m;
 935
 936         end += table->length;
 937         p += IVRS_HEADER_LENGTH;
 938
 939         while (p < end) {
 940                 m = (struct ivmd_header *)p;
 941                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
 942                         init_exclusion_range(m);
 943                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
 944                         init_unity_map_range(m);
 945
 946                 p += m->length;
 947         }
 948
 949         return 0;
 950 }
 951
 952 /*
 953  * Init the device table to not allow DMA access for devices and
 954  * suppress all page faults
 955  */
 956 static void init_device_table(void)
 957 {
 958         u16 devid;
 959
 960         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
 961                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
 962                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
 963         }
 964 }
 965
 966 /*
 967  * This function finally enables all IOMMUs found in the system after
 968  * they have been initialized
 969  */
 970 static void __init enable_iommus(void)
 971 {
 972         struct amd_iommu *iommu;
 973
 974         list_for_each_entry(iommu, &amd_iommu_list, list) {
 975                 iommu_set_exclusion_range(iommu);
 976                 iommu_init_msi(iommu);
 977                 iommu_enable_event_logging(iommu);
 978                 iommu_enable(iommu);
 979         }
 980 }
 981
 982 /*
 983  * Suspend/Resume support
 984  * disable suspend until real resume implemented
 985  */
 986
 987 static int amd_iommu_resume(struct sys_device *dev)
 988 {
 989         return 0;
 990 }
 991
 992 static int amd_iommu_suspend(struct sys_device *dev, pm_message_t state)
 993 {
 994         return -EINVAL;
 995 }
 996
 997 static struct sysdev_class amd_iommu_sysdev_class = {
 998         .name = "amd_iommu",
 999         .suspend = amd_iommu_suspend,
1000         .resume = amd_iommu_resume,
1001 };
1002
1003 static struct sys_device device_amd_iommu = {
1004         .id = 0,
1005         .cls = &amd_iommu_sysdev_class,
1006 };
1007
1008 /*
1009  * This is the core init function for AMD IOMMU hardware in the system.
1010  * This function is called from the generic x86 DMA layer initialization
1011  * code.
1012  *
1013  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1014  * three times:
1015  *
1016  *      1 pass) Find the highest PCI device id the driver has to handle.
1017  *              Upon this information the size of the data structures is
1018  *              determined that needs to be allocated.
1019  *
1020  *      2 pass) Initialize the data structures just allocated with the
1021  *              information in the ACPI table about available AMD IOMMUs
1022  *              in the system. It also maps the PCI devices in the
1023  *              system to specific IOMMUs
1024  *
1025  *      3 pass) After the basic data structures are allocated and
1026  *              initialized we update them with information about memory
1027  *              remapping requirements parsed out of the ACPI table in
1028  *              this last pass.
1029  *
1030  * After that the hardware is initialized and ready to go. In the last
1031  * step we do some Linux specific things like registering the driver in
1032  * the dma_ops interface and initializing the suspend/resume support
1033  * functions. Finally it prints some information about AMD IOMMUs and
1034  * the driver state and enables the hardware.
1035  */
1036 int __init amd_iommu_init(void)
1037 {
1038         int i, ret = 0;
1039
1040
1041         if (no_iommu) {
1042                 printk(KERN_INFO "AMD IOMMU disabled by kernel command line\n");
1043                 return 0;
1044         }
1045
1046         if (!amd_iommu_detected)
1047                 return -ENODEV;
1048
1049         /*
1050          * First parse ACPI tables to find the largest Bus/Dev/Func
1051          * we need to handle. Upon this information the shared data
1052          * structures for the IOMMUs in the system will be allocated
1053          */
1054         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1055                 return -ENODEV;
1056
1057         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1058         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1059         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1060
1061         ret = -ENOMEM;
1062
1063         /* Device table - directly used by all IOMMUs */
1064         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1065                                       get_order(dev_table_size));
1066         if (amd_iommu_dev_table == NULL)
1067                 goto out;
1068
1069         /*
1070          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1071          * IOMMU see for that device
1072          */
1073         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1074                         get_order(alias_table_size));
1075         if (amd_iommu_alias_table == NULL)
1076                 goto free;
1077
1078         /* IOMMU rlookup table - find the IOMMU for a specific device */
1079         amd_iommu_rlookup_table = (void *)__get_free_pages(
1080                         GFP_KERNEL | __GFP_ZERO,
1081                         get_order(rlookup_table_size));
1082         if (amd_iommu_rlookup_table == NULL)
1083                 goto free;
1084
1085         /*
1086          * Protection Domain table - maps devices to protection domains
1087          * This table has the same size as the rlookup_table
1088          */
1089         amd_iommu_pd_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1090                                      get_order(rlookup_table_size));
1091         if (amd_iommu_pd_table == NULL)
1092                 goto free;
1093
1094         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1095                                             GFP_KERNEL | __GFP_ZERO,
1096                                             get_order(MAX_DOMAIN_ID/8));
1097         if (amd_iommu_pd_alloc_bitmap == NULL)
1098                 goto free;
1099
1100         /* init the device table */
1101         init_device_table();
1102
1103         /*
1104          * let all alias entries point to itself
1105          */
1106         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1107                 amd_iommu_alias_table[i] = i;
1108
1109         /*
1110          * never allocate domain 0 because its used as the non-allocated and
1111          * error value placeholder
1112          */
1113         amd_iommu_pd_alloc_bitmap[0] = 1;
1114
1115         /*
1116          * now the data structures are allocated and basically initialized
1117          * start the real acpi table scan
1118          */
1119         ret = -ENODEV;
1120         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1121                 goto free;
1122
1123         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1124                 goto free;
1125
1126         ret = sysdev_class_register(&amd_iommu_sysdev_class);
1127         if (ret)
1128                 goto free;
1129
1130         ret = sysdev_register(&device_amd_iommu);
1131         if (ret)
1132                 goto free;
1133
1134         ret = amd_iommu_init_dma_ops();
1135         if (ret)
1136                 goto free;
1137
1138         enable_iommus();
1139
1140         printk(KERN_INFO "AMD IOMMU: aperture size is %d MB\n",
1141                         (1 << (amd_iommu_aperture_order-20)));
1142
1143         printk(KERN_INFO "AMD IOMMU: device isolation ");
1144         if (amd_iommu_isolate)
1145                 printk("enabled\n");
1146         else
1147                 printk("disabled\n");
1148
1149         if (amd_iommu_unmap_flush)
1150                 printk(KERN_INFO "AMD IOMMU: IO/TLB flush on unmap enabled\n");
1151         else
1152                 printk(KERN_INFO "AMD IOMMU: Lazy IO/TLB flushing enabled\n");
1153
1154 out:
1155         return ret;
1156
1157 free:
1158         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1159                    get_order(MAX_DOMAIN_ID/8));
1160
1161         free_pages((unsigned long)amd_iommu_pd_table,
1162                    get_order(rlookup_table_size));
1163
1164         free_pages((unsigned long)amd_iommu_rlookup_table,
1165                    get_order(rlookup_table_size));
1166
1167         free_pages((unsigned long)amd_iommu_alias_table,
1168                    get_order(alias_table_size));
1169
1170         free_pages((unsigned long)amd_iommu_dev_table,
1171                    get_order(dev_table_size));
1172
1173         free_iommu_all();
1174
1175         free_unity_maps();
1176
1177         goto out;
1178 }
1179
1180 /****************************************************************************
1181  *
1182  * Early detect code. This code runs at IOMMU detection time in the DMA
1183  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1184  * IOMMUs
1185  *
1186  ****************************************************************************/
1187 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1188 {
1189         return 0;
1190 }
1191
1192 void __init amd_iommu_detect(void)
1193 {
1194         if (swiotlb || no_iommu || (iommu_detected && !gart_iommu_aperture))
1195                 return;
1196
1197         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1198                 iommu_detected = 1;
1199                 amd_iommu_detected = 1;
1200 #ifdef CONFIG_GART_IOMMU
1201                 gart_iommu_aperture_disabled = 1;
1202                 gart_iommu_aperture = 0;
1203 #endif
1204         }
1205 }
1206
1207 /****************************************************************************
1208  *
1209  * Parsing functions for the AMD IOMMU specific kernel command line
1210  * options.
1211  *
1212  ****************************************************************************/
1213
1214 static int __init parse_amd_iommu_options(char *str)
1215 {
1216         for (; *str; ++str) {
1217                 if (strncmp(str, "isolate", 7) == 0)
1218                         amd_iommu_isolate = true;
1219                 if (strncmp(str, "share", 5) == 0)
1220                         amd_iommu_isolate = false;
1221                 if (strncmp(str, "fullflush", 9) == 0)
1222                         amd_iommu_unmap_flush = true;
1223         }
1224
1225         return 1;
1226 }
1227
1228 static int __init parse_amd_iommu_size_options(char *str)
1229 {
1230         unsigned order = PAGE_SHIFT + get_order(memparse(str, &str));
1231
1232         if ((order > 24) && (order < 31))
1233                 amd_iommu_aperture_order = order;
1234
1235         return 1;
1236 }
1237
1238 __setup("amd_iommu=", parse_amd_iommu_options);
1239 __setup("amd_iommu_size=", parse_amd_iommu_size_options);