git.oblomov.eu Git - linux-2.6/blob - drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/version.h>
  28 #include <linux/module.h>
  29 #include <linux/netdevice.h>
  30 #include <linux/dma-mapping.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/ethtool.h>
  33 #include <linux/pci.h>
  34 #include <linux/aer.h>
  35 #include <linux/ip.h>
  36 #include <net/ip.h>
  37 #include <linux/tcp.h>
  38 #include <linux/in.h>
  39 #include <linux/delay.h>
  40 #include <linux/workqueue.h>
  41 #include <linux/if_vlan.h>
  42 #include <linux/prefetch.h>
  43 #include <linux/debugfs.h>
  44 #include <linux/mii.h>
  45
  46 #include <asm/irq.h>
  47
  48 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  49 #define SKY2_VLAN_TAG_USED 1
  50 #endif
  51
  52 #include "sky2.h"
  53
  54 #define DRV_NAME                "sky2"
  55 #define DRV_VERSION             "1.19"
  56 #define PFX                     DRV_NAME " "
  57
  58 /*
  59  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  60  * that are organized into three (receive, transmit, status) different rings
  61  * similar to Tigon3.
  62  */
  63
  64 #define RX_LE_SIZE              1024
  65 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  66 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  67 #define RX_DEF_PENDING          RX_MAX_PENDING
  68 #define RX_SKB_ALIGN            8
  69
  70 #define TX_RING_SIZE            512
  71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  72 #define TX_MIN_PENDING          64
  73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  74
  75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  77 #define TX_WATCHDOG             (5 * HZ)
  78 #define NAPI_WEIGHT             64
  79 #define PHY_RETRIES             1000
  80
  81 #define SKY2_EEPROM_MAGIC       0x9955aabb
  82
  83
  84 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  85
  86 static const u32 default_msg =
  87     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  88     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  89     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  90
  91 static int debug = -1;          /* defaults above */
  92 module_param(debug, int, 0);
  93 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  94
  95 static int copybreak __read_mostly = 128;
  96 module_param(copybreak, int, 0);
  97 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  98
  99 static int disable_msi = 0;
 100 module_param(disable_msi, int, 0);
 101 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 102
 103 static const struct pci_device_id sky2_id_table[] = {
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 109         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4354) }, /* 88E8040 */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x435A) }, /* 88E8048 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4365) }, /* 88E8070 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 133         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 134         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 135         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 136         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 137         { 0 }
 138 };
 139
 140 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 141
 142 /* Avoid conditionals by using array */
 143 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 144 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 145 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 146
 147 /* This driver supports yukon2 chipset only */
 148 static const char *yukon2_name[] = {
 149         "XL",           /* 0xb3 */
 150         "EC Ultra",     /* 0xb4 */
 151         "Extreme",      /* 0xb5 */
 152         "EC",           /* 0xb6 */
 153         "FE",           /* 0xb7 */
 154         "FE+",          /* 0xb8 */
 155 };
 156
 157 static void sky2_set_multicast(struct net_device *dev);
 158
 159 /* Access to external PHY */
 160 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 161 {
 162         int i;
 163
 164         gma_write16(hw, port, GM_SMI_DATA, val);
 165         gma_write16(hw, port, GM_SMI_CTRL,
 166                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 167
 168         for (i = 0; i < PHY_RETRIES; i++) {
 169                 if (!(gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_BUSY))
 170                         return 0;
 171                 udelay(1);
 172         }
 173
 174         printk(KERN_WARNING PFX "%s: phy write timeout\n", hw->dev[port]->name);
 175         return -ETIMEDOUT;
 176 }
 177
 178 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 179 {
 180         int i;
 181
 182         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 183                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 184
 185         for (i = 0; i < PHY_RETRIES; i++) {
 186                 if (gma_read16(hw, port, GM_SMI_CTRL) & GM_SMI_CT_RD_VAL) {
 187                         *val = gma_read16(hw, port, GM_SMI_DATA);
 188                         return 0;
 189                 }
 190
 191                 udelay(1);
 192         }
 193
 194         return -ETIMEDOUT;
 195 }
 196
 197 static u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 198 {
 199         u16 v;
 200
 201         if (__gm_phy_read(hw, port, reg, &v) != 0)
 202                 printk(KERN_WARNING PFX "%s: phy read timeout\n", hw->dev[port]->name);
 203         return v;
 204 }
 205
 206
 207 static void sky2_power_on(struct sky2_hw *hw)
 208 {
 209         /* switch power to VCC (WA for VAUX problem) */
 210         sky2_write8(hw, B0_POWER_CTRL,
 211                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 212
 213         /* disable Core Clock Division, */
 214         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 215
 216         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 217                 /* enable bits are inverted */
 218                 sky2_write8(hw, B2_Y2_CLK_GATE,
 219                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 220                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 221                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 222         else
 223                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 224
 225         if (hw->flags & SKY2_HW_ADV_POWER_CTL) {
 226                 struct pci_dev *pdev = hw->pdev;
 227                 u32 reg;
 228
 229                 pci_write_config_dword(pdev, PCI_DEV_REG3, 0);
 230
 231                 pci_read_config_dword(pdev, PCI_DEV_REG4, &reg);
 232                 /* set all bits to 0 except bits 15..12 and 8 */
 233                 reg &= P_ASPM_CONTROL_MSK;
 234                 pci_write_config_dword(pdev, PCI_DEV_REG4, reg);
 235
 236                 pci_read_config_dword(pdev, PCI_DEV_REG5, &reg);
 237                 /* set all bits to 0 except bits 28 & 27 */
 238                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 239                 pci_write_config_dword(pdev, PCI_DEV_REG5, reg);
 240
 241                 pci_write_config_dword(pdev, PCI_CFG_REG_1, 0);
 242
 243                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 244                 reg = sky2_read32(hw, B2_GP_IO);
 245                 reg |= GLB_GPIO_STAT_RACE_DIS;
 246                 sky2_write32(hw, B2_GP_IO, reg);
 247
 248                 sky2_read32(hw, B2_GP_IO);
 249         }
 250 }
 251
 252 static void sky2_power_aux(struct sky2_hw *hw)
 253 {
 254         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 255                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 256         else
 257                 /* enable bits are inverted */
 258                 sky2_write8(hw, B2_Y2_CLK_GATE,
 259                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 260                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 261                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 262
 263         /* switch power to VAUX */
 264         if (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL)
 265                 sky2_write8(hw, B0_POWER_CTRL,
 266                             (PC_VAUX_ENA | PC_VCC_ENA |
 267                              PC_VAUX_ON | PC_VCC_OFF));
 268 }
 269
 270 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 271 {
 272         u16 reg;
 273
 274         /* disable all GMAC IRQ's */
 275         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 276         /* disable PHY IRQs */
 277         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
 278
 279         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 280         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 281         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 282         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 283
 284         reg = gma_read16(hw, port, GM_RX_CTRL);
 285         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 286         gma_write16(hw, port, GM_RX_CTRL, reg);
 287 }
 288
 289 /* flow control to advertise bits */
 290 static const u16 copper_fc_adv[] = {
 291         [FC_NONE]       = 0,
 292         [FC_TX]         = PHY_M_AN_ASP,
 293         [FC_RX]         = PHY_M_AN_PC,
 294         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 295 };
 296
 297 /* flow control to advertise bits when using 1000BaseX */
 298 static const u16 fiber_fc_adv[] = {
 299         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 300         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 301         [FC_RX]   = PHY_M_P_SYM_MD_X,
 302         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 303 };
 304
 305 /* flow control to GMA disable bits */
 306 static const u16 gm_fc_disable[] = {
 307         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 308         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 309         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 310         [FC_BOTH] = 0,
 311 };
 312
 313
 314 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 315 {
 316         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 317         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 318
 319         if (sky2->autoneg == AUTONEG_ENABLE &&
 320             !(hw->flags & SKY2_HW_NEWER_PHY)) {
 321                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 322
 323                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 324                            PHY_M_EC_MAC_S_MSK);
 325                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 326
 327                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 328                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 329                         /* set downshift counter to 3x and enable downshift */
 330                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 331                 else
 332                         /* set master & slave downshift counter to 1x */
 333                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 334
 335                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 336         }
 337
 338         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 339         if (sky2_is_copper(hw)) {
 340                 if (!(hw->flags & SKY2_HW_GIGABIT)) {
 341                         /* enable automatic crossover */
 342                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 343
 344                         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 345                             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 346                                 u16 spec;
 347
 348                                 /* Enable Class A driver for FE+ A0 */
 349                                 spec = gm_phy_read(hw, port, PHY_MARV_FE_SPEC_2);
 350                                 spec |= PHY_M_FESC_SEL_CL_A;
 351                                 gm_phy_write(hw, port, PHY_MARV_FE_SPEC_2, spec);
 352                         }
 353                 } else {
 354                         /* disable energy detect */
 355                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 356
 357                         /* enable automatic crossover */
 358                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 359
 360                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 361                         if (sky2->autoneg == AUTONEG_ENABLE
 362                             && (hw->flags & SKY2_HW_NEWER_PHY)) {
 363                                 /* set downshift counter to 3x and enable downshift */
 364                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 365                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 366                         }
 367                 }
 368         } else {
 369                 /* workaround for deviation #4.88 (CRC errors) */
 370                 /* disable Automatic Crossover */
 371
 372                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 373         }
 374
 375         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 376
 377         /* special setup for PHY 88E1112 Fiber */
 378         if (hw->chip_id == CHIP_ID_YUKON_XL && (hw->flags & SKY2_HW_FIBRE_PHY)) {
 379                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 380
 381                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 382                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 383                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 384                 ctrl &= ~PHY_M_MAC_MD_MSK;
 385                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 386                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 387
 388                 if (hw->pmd_type  == 'P') {
 389                         /* select page 1 to access Fiber registers */
 390                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 391
 392                         /* for SFP-module set SIGDET polarity to low */
 393                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 394                         ctrl |= PHY_M_FIB_SIGD_POL;
 395                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 396                 }
 397
 398                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 399         }
 400
 401         ctrl = PHY_CT_RESET;
 402         ct1000 = 0;
 403         adv = PHY_AN_CSMA;
 404         reg = 0;
 405
 406         if (sky2->autoneg == AUTONEG_ENABLE) {
 407                 if (sky2_is_copper(hw)) {
 408                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 409                                 ct1000 |= PHY_M_1000C_AFD;
 410                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 411                                 ct1000 |= PHY_M_1000C_AHD;
 412                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 413                                 adv |= PHY_M_AN_100_FD;
 414                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 415                                 adv |= PHY_M_AN_100_HD;
 416                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 417                                 adv |= PHY_M_AN_10_FD;
 418                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 419                                 adv |= PHY_M_AN_10_HD;
 420
 421                         adv |= copper_fc_adv[sky2->flow_mode];
 422                 } else {        /* special defines for FIBER (88E1040S only) */
 423                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 424                                 adv |= PHY_M_AN_1000X_AFD;
 425                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 426                                 adv |= PHY_M_AN_1000X_AHD;
 427
 428                         adv |= fiber_fc_adv[sky2->flow_mode];
 429                 }
 430
 431                 /* Restart Auto-negotiation */
 432                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 433         } else {
 434                 /* forced speed/duplex settings */
 435                 ct1000 = PHY_M_1000C_MSE;
 436
 437                 /* Disable auto update for duplex flow control and speed */
 438                 reg |= GM_GPCR_AU_ALL_DIS;
 439
 440                 switch (sky2->speed) {
 441                 case SPEED_1000:
 442                         ctrl |= PHY_CT_SP1000;
 443                         reg |= GM_GPCR_SPEED_1000;
 444                         break;
 445                 case SPEED_100:
 446                         ctrl |= PHY_CT_SP100;
 447                         reg |= GM_GPCR_SPEED_100;
 448                         break;
 449                 }
 450
 451                 if (sky2->duplex == DUPLEX_FULL) {
 452                         reg |= GM_GPCR_DUP_FULL;
 453                         ctrl |= PHY_CT_DUP_MD;
 454                 } else if (sky2->speed < SPEED_1000)
 455                         sky2->flow_mode = FC_NONE;
 456
 457
 458                 reg |= gm_fc_disable[sky2->flow_mode];
 459
 460                 /* Forward pause packets to GMAC? */
 461                 if (sky2->flow_mode & FC_RX)
 462                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 463                 else
 464                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 465         }
 466
 467         gma_write16(hw, port, GM_GP_CTRL, reg);
 468
 469         if (hw->flags & SKY2_HW_GIGABIT)
 470                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 471
 472         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 473         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 474
 475         /* Setup Phy LED's */
 476         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 477         ledover = 0;
 478
 479         switch (hw->chip_id) {
 480         case CHIP_ID_YUKON_FE:
 481                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 482                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 483
 484                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 485
 486                 /* delete ACT LED control bits */
 487                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 488                 /* change ACT LED control to blink mode */
 489                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 490                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 491                 break;
 492
 493         case CHIP_ID_YUKON_FE_P:
 494                 /* Enable Link Partner Next Page */
 495                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 496                 ctrl |= PHY_M_PC_ENA_LIP_NP;
 497
 498                 /* disable Energy Detect and enable scrambler */
 499                 ctrl &= ~(PHY_M_PC_ENA_ENE_DT | PHY_M_PC_DIS_SCRAMB);
 500                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 501
 502                 /* set LED2 -> ACT, LED1 -> LINK, LED0 -> SPEED */
 503                 ctrl = PHY_M_FELP_LED2_CTRL(LED_PAR_CTRL_ACT_BL) |
 504                         PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_LINK) |
 505                         PHY_M_FELP_LED0_CTRL(LED_PAR_CTRL_SPEED);
 506
 507                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 508                 break;
 509
 510         case CHIP_ID_YUKON_XL:
 511                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 512
 513                 /* select page 3 to access LED control register */
 514                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 515
 516                 /* set LED Function Control register */
 517                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 518                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 519                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 520                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 521                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 522
 523                 /* set Polarity Control register */
 524                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 525                              (PHY_M_POLC_LS1_P_MIX(4) |
 526                               PHY_M_POLC_IS0_P_MIX(4) |
 527                               PHY_M_POLC_LOS_CTRL(2) |
 528                               PHY_M_POLC_INIT_CTRL(2) |
 529                               PHY_M_POLC_STA1_CTRL(2) |
 530                               PHY_M_POLC_STA0_CTRL(2)));
 531
 532                 /* restore page register */
 533                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 534                 break;
 535
 536         case CHIP_ID_YUKON_EC_U:
 537         case CHIP_ID_YUKON_EX:
 538                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 539
 540                 /* select page 3 to access LED control register */
 541                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 542
 543                 /* set LED Function Control register */
 544                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 545                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 546                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 547                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 548                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 549
 550                 /* set Blink Rate in LED Timer Control Register */
 551                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 552                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 553                 /* restore page register */
 554                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 555                 break;
 556
 557         default:
 558                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 559                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 560                 /* turn off the Rx LED (LED_RX) */
 561                 ledover &= ~PHY_M_LED_MO_RX;
 562         }
 563
 564         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
 565             hw->chip_rev == CHIP_REV_YU_EC_U_A1) {
 566                 /* apply fixes in PHY AFE */
 567                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 568
 569                 /* increase differential signal amplitude in 10BASE-T */
 570                 gm_phy_write(hw, port, 0x18, 0xaa99);
 571                 gm_phy_write(hw, port, 0x17, 0x2011);
 572
 573                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 574                 gm_phy_write(hw, port, 0x18, 0xa204);
 575                 gm_phy_write(hw, port, 0x17, 0x2002);
 576
 577                 /* set page register to 0 */
 578                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 579         } else if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 580                    hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 581                 /* apply workaround for integrated resistors calibration */
 582                 gm_phy_write(hw, port, PHY_MARV_PAGE_ADDR, 17);
 583                 gm_phy_write(hw, port, PHY_MARV_PAGE_DATA, 0x3f60);
 584         } else if (hw->chip_id != CHIP_ID_YUKON_EX) {
 585                 /* no effect on Yukon-XL */
 586                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 587
 588                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 589                         /* turn on 100 Mbps LED (LED_LINK100) */
 590                         ledover |= PHY_M_LED_MO_100;
 591                 }
 592
 593                 if (ledover)
 594                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 595
 596         }
 597
 598         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 599         if (sky2->autoneg == AUTONEG_ENABLE)
 600                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 601         else
 602                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 603 }
 604
 605 static void sky2_phy_power(struct sky2_hw *hw, unsigned port, int onoff)
 606 {
 607         struct pci_dev *pdev = hw->pdev;
 608         u32 reg1;
 609         static const u32 phy_power[] = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 610         static const u32 coma_mode[] = { PCI_Y2_PHY1_COMA, PCI_Y2_PHY2_COMA };
 611
 612         pci_read_config_dword(pdev, PCI_DEV_REG1, &reg1);
 613         /* Turn on/off phy power saving */
 614         if (onoff)
 615                 reg1 &= ~phy_power[port];
 616         else
 617                 reg1 |= phy_power[port];
 618
 619         if (onoff && hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 620                 reg1 |= coma_mode[port];
 621
 622         pci_write_config_dword(pdev, PCI_DEV_REG1, reg1);
 623         pci_read_config_dword(pdev, PCI_DEV_REG1, &reg1);
 624
 625         udelay(100);
 626 }
 627
 628 /* Force a renegotiation */
 629 static void sky2_phy_reinit(struct sky2_port *sky2)
 630 {
 631         spin_lock_bh(&sky2->phy_lock);
 632         sky2_phy_init(sky2->hw, sky2->port);
 633         spin_unlock_bh(&sky2->phy_lock);
 634 }
 635
 636 /* Put device in state to listen for Wake On Lan */
 637 static void sky2_wol_init(struct sky2_port *sky2)
 638 {
 639         struct sky2_hw *hw = sky2->hw;
 640         unsigned port = sky2->port;
 641         enum flow_control save_mode;
 642         u16 ctrl;
 643         u32 reg1;
 644
 645         /* Bring hardware out of reset */
 646         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 647         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 648
 649         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 650         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 651
 652         /* Force to 10/100
 653          * sky2_reset will re-enable on resume
 654          */
 655         save_mode = sky2->flow_mode;
 656         ctrl = sky2->advertising;
 657
 658         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 659         sky2->flow_mode = FC_NONE;
 660         sky2_phy_power(hw, port, 1);
 661         sky2_phy_reinit(sky2);
 662
 663         sky2->flow_mode = save_mode;
 664         sky2->advertising = ctrl;
 665
 666         /* Set GMAC to no flow control and auto update for speed/duplex */
 667         gma_write16(hw, port, GM_GP_CTRL,
 668                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 669                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 670
 671         /* Set WOL address */
 672         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 673                     sky2->netdev->dev_addr, ETH_ALEN);
 674
 675         /* Turn on appropriate WOL control bits */
 676         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 677         ctrl = 0;
 678         if (sky2->wol & WAKE_PHY)
 679                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 680         else
 681                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 682
 683         if (sky2->wol & WAKE_MAGIC)
 684                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 685         else
 686                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 687
 688         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 689         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 690
 691         /* Turn on legacy PCI-Express PME mode */
 692         pci_read_config_dword(hw->pdev, PCI_DEV_REG1, &reg1);
 693         reg1 |= PCI_Y2_PME_LEGACY;
 694         pci_write_config_dword(hw->pdev, PCI_DEV_REG1, reg1);
 695
 696         /* block receiver */
 697         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 698
 699 }
 700
 701 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 702 {
 703         struct net_device *dev = hw->dev[port];
 704
 705         if (dev->mtu <= ETH_DATA_LEN)
 706                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 707                              TX_JUMBO_DIS | TX_STFW_ENA);
 708
 709         else if (hw->chip_id != CHIP_ID_YUKON_EC_U)
 710                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 711                              TX_STFW_ENA | TX_JUMBO_ENA);
 712         else {
 713                 /* set Tx GMAC FIFO Almost Empty Threshold */
 714                 sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 715                              (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 716
 717                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 718                              TX_JUMBO_ENA | TX_STFW_DIS);
 719
 720                 /* Can't do offload because of lack of store/forward */
 721                 dev->features &= ~(NETIF_F_TSO | NETIF_F_SG | NETIF_F_ALL_CSUM);
 722         }
 723 }
 724
 725 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 726 {
 727         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 728         u16 reg;
 729         u32 rx_reg;
 730         int i;
 731         const u8 *addr = hw->dev[port]->dev_addr;
 732
 733         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 734         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 735
 736         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 737
 738         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 739                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 740                 /* clear GMAC 1 Control reset */
 741                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 742                 do {
 743                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 744                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 745                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 746                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 747                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 748         }
 749
 750         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 751
 752         /* Enable Transmit FIFO Underrun */
 753         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 754
 755         spin_lock_bh(&sky2->phy_lock);
 756         sky2_phy_init(hw, port);
 757         spin_unlock_bh(&sky2->phy_lock);
 758
 759         /* MIB clear */
 760         reg = gma_read16(hw, port, GM_PHY_ADDR);
 761         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 762
 763         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 764                 gma_read16(hw, port, i);
 765         gma_write16(hw, port, GM_PHY_ADDR, reg);
 766
 767         /* transmit control */
 768         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 769
 770         /* receive control reg: unicast + multicast + no FCS  */
 771         gma_write16(hw, port, GM_RX_CTRL,
 772                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 773
 774         /* transmit flow control */
 775         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 776
 777         /* transmit parameter */
 778         gma_write16(hw, port, GM_TX_PARAM,
 779                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 780                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 781                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 782                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 783
 784         /* serial mode register */
 785         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 786                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 787
 788         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 789                 reg |= GM_SMOD_JUMBO_ENA;
 790
 791         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 792
 793         /* virtual address for data */
 794         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 795
 796         /* physical address: used for pause frames */
 797         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 798
 799         /* ignore counter overflows */
 800         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 801         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 802         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 803
 804         /* Configure Rx MAC FIFO */
 805         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 806         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 807         if (hw->chip_id == CHIP_ID_YUKON_EX ||
 808             hw->chip_id == CHIP_ID_YUKON_FE_P)
 809                 rx_reg |= GMF_RX_OVER_ON;
 810
 811         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 812
 813         /* Flush Rx MAC FIFO on any flow control or error */
 814         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 815
 816         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 817         reg = RX_GMF_FL_THR_DEF + 1;
 818         /* Another magic mystery workaround from sk98lin */
 819         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 820             hw->chip_rev == CHIP_REV_YU_FE2_A0)
 821                 reg = 0x178;
 822         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), reg);
 823
 824         /* Configure Tx MAC FIFO */
 825         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 826         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 827
 828         /* On chips without ram buffer, pause is controled by MAC level */
 829         if (sky2_read8(hw, B2_E_0) == 0) {
 830                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 831                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 832
 833                 sky2_set_tx_stfwd(hw, port);
 834         }
 835
 836 }
 837
 838 /* Assign Ram Buffer allocation to queue */
 839 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 840 {
 841         u32 end;
 842
 843         /* convert from K bytes to qwords used for hw register */
 844         start *= 1024/8;
 845         space *= 1024/8;
 846         end = start + space - 1;
 847
 848         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 849         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 850         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 851         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 852         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 853
 854         if (q == Q_R1 || q == Q_R2) {
 855                 u32 tp = space - space/4;
 856
 857                 /* On receive queue's set the thresholds
 858                  * give receiver priority when > 3/4 full
 859                  * send pause when down to 2K
 860                  */
 861                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 862                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 863
 864                 tp = space - 2048/8;
 865                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 866                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 867         } else {
 868                 /* Enable store & forward on Tx queue's because
 869                  * Tx FIFO is only 1K on Yukon
 870                  */
 871                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 872         }
 873
 874         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 875         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 876 }
 877
 878 /* Setup Bus Memory Interface */
 879 static void sky2_qset(struct sky2_hw *hw, u16 q)
 880 {
 881         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 882         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 883         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 884         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 885 }
 886
 887 /* Setup prefetch unit registers. This is the interface between
 888  * hardware and driver list elements
 889  */
 890 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 891                                       u64 addr, u32 last)
 892 {
 893         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 894         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 895         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 896         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 897         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 898         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 899
 900         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 901 }
 902
 903 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 904 {
 905         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 906
 907         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 908         le->ctrl = 0;
 909         return le;
 910 }
 911
 912 static void tx_init(struct sky2_port *sky2)
 913 {
 914         struct sky2_tx_le *le;
 915
 916         sky2->tx_prod = sky2->tx_cons = 0;
 917         sky2->tx_tcpsum = 0;
 918         sky2->tx_last_mss = 0;
 919
 920         le = get_tx_le(sky2);
 921         le->addr = 0;
 922         le->opcode = OP_ADDR64 | HW_OWNER;
 923         sky2->tx_addr64 = 0;
 924 }
 925
 926 static inline struct tx_ring_info *tx_le_re(struct sky2_port *sky2,
 927                                             struct sky2_tx_le *le)
 928 {
 929         return sky2->tx_ring + (le - sky2->tx_le);
 930 }
 931
 932 /* Update chip's next pointer */
 933 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 934 {
 935         /* Make sure write' to descriptors are complete before we tell hardware */
 936         wmb();
 937         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 938
 939         /* Synchronize I/O on since next processor may write to tail */
 940         mmiowb();
 941 }
 942
 943
 944 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 945 {
 946         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 947         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 948         le->ctrl = 0;
 949         return le;
 950 }
 951
 952 /* Build description to hardware for one receive segment */
 953 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
 954                         dma_addr_t map, unsigned len)
 955 {
 956         struct sky2_rx_le *le;
 957         u32 hi = upper_32_bits(map);
 958
 959         if (sky2->rx_addr64 != hi) {
 960                 le = sky2_next_rx(sky2);
 961                 le->addr = cpu_to_le32(hi);
 962                 le->opcode = OP_ADDR64 | HW_OWNER;
 963                 sky2->rx_addr64 = upper_32_bits(map + len);
 964         }
 965
 966         le = sky2_next_rx(sky2);
 967         le->addr = cpu_to_le32((u32) map);
 968         le->length = cpu_to_le16(len);
 969         le->opcode = op | HW_OWNER;
 970 }
 971
 972 /* Build description to hardware for one possibly fragmented skb */
 973 static void sky2_rx_submit(struct sky2_port *sky2,
 974                            const struct rx_ring_info *re)
 975 {
 976         int i;
 977
 978         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
 979
 980         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
 981                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
 982 }
 983
 984
 985 static void sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
 986                             unsigned size)
 987 {
 988         struct sk_buff *skb = re->skb;
 989         int i;
 990
 991         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
 992         pci_unmap_len_set(re, data_size, size);
 993
 994         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
 995                 re->frag_addr[i] = pci_map_page(pdev,
 996                                                 skb_shinfo(skb)->frags[i].page,
 997                                                 skb_shinfo(skb)->frags[i].page_offset,
 998                                                 skb_shinfo(skb)->frags[i].size,
 999                                                 PCI_DMA_FROMDEVICE);
1000 }
1001
1002 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
1003 {
1004         struct sk_buff *skb = re->skb;
1005         int i;
1006
1007         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
1008                          PCI_DMA_FROMDEVICE);
1009
1010         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1011                 pci_unmap_page(pdev, re->frag_addr[i],
1012                                skb_shinfo(skb)->frags[i].size,
1013                                PCI_DMA_FROMDEVICE);
1014 }
1015
1016 /* Tell chip where to start receive checksum.
1017  * Actually has two checksums, but set both same to avoid possible byte
1018  * order problems.
1019  */
1020 static void rx_set_checksum(struct sky2_port *sky2)
1021 {
1022         struct sky2_rx_le *le = sky2_next_rx(sky2);
1023
1024         le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
1025         le->ctrl = 0;
1026         le->opcode = OP_TCPSTART | HW_OWNER;
1027
1028         sky2_write32(sky2->hw,
1029                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
1030                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
1031 }
1032
1033 /*
1034  * The RX Stop command will not work for Yukon-2 if the BMU does not
1035  * reach the end of packet and since we can't make sure that we have
1036  * incoming data, we must reset the BMU while it is not doing a DMA
1037  * transfer. Since it is possible that the RX path is still active,
1038  * the RX RAM buffer will be stopped first, so any possible incoming
1039  * data will not trigger a DMA. After the RAM buffer is stopped, the
1040  * BMU is polled until any DMA in progress is ended and only then it
1041  * will be reset.
1042  */
1043 static void sky2_rx_stop(struct sky2_port *sky2)
1044 {
1045         struct sky2_hw *hw = sky2->hw;
1046         unsigned rxq = rxqaddr[sky2->port];
1047         int i;
1048
1049         /* disable the RAM Buffer receive queue */
1050         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1051
1052         for (i = 0; i < 0xffff; i++)
1053                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1054                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1055                         goto stopped;
1056
1057         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1058                sky2->netdev->name);
1059 stopped:
1060         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1061
1062         /* reset the Rx prefetch unit */
1063         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1064         mmiowb();
1065 }
1066
1067 /* Clean out receive buffer area, assumes receiver hardware stopped */
1068 static void sky2_rx_clean(struct sky2_port *sky2)
1069 {
1070         unsigned i;
1071
1072         memset(sky2->rx_le, 0, RX_LE_BYTES);
1073         for (i = 0; i < sky2->rx_pending; i++) {
1074                 struct rx_ring_info *re = sky2->rx_ring + i;
1075
1076                 if (re->skb) {
1077                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1078                         kfree_skb(re->skb);
1079                         re->skb = NULL;
1080                 }
1081         }
1082 }
1083
1084 /* Basic MII support */
1085 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1086 {
1087         struct mii_ioctl_data *data = if_mii(ifr);
1088         struct sky2_port *sky2 = netdev_priv(dev);
1089         struct sky2_hw *hw = sky2->hw;
1090         int err = -EOPNOTSUPP;
1091
1092         if (!netif_running(dev))
1093                 return -ENODEV; /* Phy still in reset */
1094
1095         switch (cmd) {
1096         case SIOCGMIIPHY:
1097                 data->phy_id = PHY_ADDR_MARV;
1098
1099                 /* fallthru */
1100         case SIOCGMIIREG: {
1101                 u16 val = 0;
1102
1103                 spin_lock_bh(&sky2->phy_lock);
1104                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1105                 spin_unlock_bh(&sky2->phy_lock);
1106
1107                 data->val_out = val;
1108                 break;
1109         }
1110
1111         case SIOCSMIIREG:
1112                 if (!capable(CAP_NET_ADMIN))
1113                         return -EPERM;
1114
1115                 spin_lock_bh(&sky2->phy_lock);
1116                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1117                                    data->val_in);
1118                 spin_unlock_bh(&sky2->phy_lock);
1119                 break;
1120         }
1121         return err;
1122 }
1123
1124 #ifdef SKY2_VLAN_TAG_USED
1125 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1126 {
1127         struct sky2_port *sky2 = netdev_priv(dev);
1128         struct sky2_hw *hw = sky2->hw;
1129         u16 port = sky2->port;
1130
1131         netif_tx_lock_bh(dev);
1132         napi_disable(&hw->napi);
1133
1134         sky2->vlgrp = grp;
1135         if (grp) {
1136                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1137                              RX_VLAN_STRIP_ON);
1138                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1139                              TX_VLAN_TAG_ON);
1140         } else {
1141                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1142                              RX_VLAN_STRIP_OFF);
1143                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1144                              TX_VLAN_TAG_OFF);
1145         }
1146
1147         napi_enable(&hw->napi);
1148         netif_tx_unlock_bh(dev);
1149 }
1150 #endif
1151
1152 /*
1153  * Allocate an skb for receiving. If the MTU is large enough
1154  * make the skb non-linear with a fragment list of pages.
1155  *
1156  * It appears the hardware has a bug in the FIFO logic that
1157  * cause it to hang if the FIFO gets overrun and the receive buffer
1158  * is not 64 byte aligned. The buffer returned from netdev_alloc_skb is
1159  * aligned except if slab debugging is enabled.
1160  */
1161 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1162 {
1163         struct sk_buff *skb;
1164         unsigned long p;
1165         int i;
1166
1167         skb = netdev_alloc_skb(sky2->netdev, sky2->rx_data_size + RX_SKB_ALIGN);
1168         if (!skb)
1169                 goto nomem;
1170
1171         p = (unsigned long) skb->data;
1172         skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
1173
1174         for (i = 0; i < sky2->rx_nfrags; i++) {
1175                 struct page *page = alloc_page(GFP_ATOMIC);
1176
1177                 if (!page)
1178                         goto free_partial;
1179                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1180         }
1181
1182         return skb;
1183 free_partial:
1184         kfree_skb(skb);
1185 nomem:
1186         return NULL;
1187 }
1188
1189 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1190 {
1191         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1192 }
1193
1194 /*
1195  * Allocate and setup receiver buffer pool.
1196  * Normal case this ends up creating one list element for skb
1197  * in the receive ring. Worst case if using large MTU and each
1198  * allocation falls on a different 64 bit region, that results
1199  * in 6 list elements per ring entry.
1200  * One element is used for checksum enable/disable, and one
1201  * extra to avoid wrap.
1202  */
1203 static int sky2_rx_start(struct sky2_port *sky2)
1204 {
1205         struct sky2_hw *hw = sky2->hw;
1206         struct rx_ring_info *re;
1207         unsigned rxq = rxqaddr[sky2->port];
1208         unsigned i, size, space, thresh;
1209
1210         sky2->rx_put = sky2->rx_next = 0;
1211         sky2_qset(hw, rxq);
1212
1213         /* On PCI express lowering the watermark gives better performance */
1214         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1215                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1216
1217         /* These chips have no ram buffer?
1218          * MAC Rx RAM Read is controlled by hardware */
1219         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1220             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1221              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1222                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1223
1224         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1225
1226         if (!(hw->flags & SKY2_HW_NEW_LE))
1227                 rx_set_checksum(sky2);
1228
1229         /* Space needed for frame data + headers rounded up */
1230         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1231
1232         /* Stopping point for hardware truncation */
1233         thresh = (size - 8) / sizeof(u32);
1234
1235         /* Account for overhead of skb - to avoid order > 0 allocation */
1236         space = SKB_DATA_ALIGN(size) + NET_SKB_PAD
1237                 + sizeof(struct skb_shared_info);
1238
1239         sky2->rx_nfrags = space >> PAGE_SHIFT;
1240         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1241
1242         if (sky2->rx_nfrags != 0) {
1243                 /* Compute residue after pages */
1244                 space = sky2->rx_nfrags << PAGE_SHIFT;
1245
1246                 if (space < size)
1247                         size -= space;
1248                 else
1249                         size = 0;
1250
1251                 /* Optimize to handle small packets and headers */
1252                 if (size < copybreak)
1253                         size = copybreak;
1254                 if (size < ETH_HLEN)
1255                         size = ETH_HLEN;
1256         }
1257         sky2->rx_data_size = size;
1258
1259         /* Fill Rx ring */
1260         for (i = 0; i < sky2->rx_pending; i++) {
1261                 re = sky2->rx_ring + i;
1262
1263                 re->skb = sky2_rx_alloc(sky2);
1264                 if (!re->skb)
1265                         goto nomem;
1266
1267                 sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size);
1268                 sky2_rx_submit(sky2, re);
1269         }
1270
1271         /*
1272          * The receiver hangs if it receives frames larger than the
1273          * packet buffer. As a workaround, truncate oversize frames, but
1274          * the register is limited to 9 bits, so if you do frames > 2052
1275          * you better get the MTU right!
1276          */
1277         if (thresh > 0x1ff)
1278                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1279         else {
1280                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1281                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1282         }
1283
1284         /* Tell chip about available buffers */
1285         sky2_rx_update(sky2, rxq);
1286         return 0;
1287 nomem:
1288         sky2_rx_clean(sky2);
1289         return -ENOMEM;
1290 }
1291
1292 /* Bring up network interface. */
1293 static int sky2_up(struct net_device *dev)
1294 {
1295         struct sky2_port *sky2 = netdev_priv(dev);
1296         struct sky2_hw *hw = sky2->hw;
1297         unsigned port = sky2->port;
1298         u32 imask, ramsize;
1299         int cap, err = -ENOMEM;
1300         struct net_device *otherdev = hw->dev[sky2->port^1];
1301
1302         /*
1303          * On dual port PCI-X card, there is an problem where status
1304          * can be received out of order due to split transactions
1305          */
1306         if (otherdev && netif_running(otherdev) &&
1307             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1308                 struct sky2_port *osky2 = netdev_priv(otherdev);
1309                 u16 cmd;
1310
1311                 pci_read_config_word(hw->pdev, cap + PCI_X_CMD, &cmd);
1312                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1313                 pci_write_config_word(hw->pdev, cap + PCI_X_CMD, cmd);
1314
1315                 sky2->rx_csum = 0;
1316                 osky2->rx_csum = 0;
1317         }
1318
1319         if (netif_msg_ifup(sky2))
1320                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1321
1322         netif_carrier_off(dev);
1323
1324         /* must be power of 2 */
1325         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1326                                            TX_RING_SIZE *
1327                                            sizeof(struct sky2_tx_le),
1328                                            &sky2->tx_le_map);
1329         if (!sky2->tx_le)
1330                 goto err_out;
1331
1332         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1333                                 GFP_KERNEL);
1334         if (!sky2->tx_ring)
1335                 goto err_out;
1336
1337         tx_init(sky2);
1338
1339         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1340                                            &sky2->rx_le_map);
1341         if (!sky2->rx_le)
1342                 goto err_out;
1343         memset(sky2->rx_le, 0, RX_LE_BYTES);
1344
1345         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1346                                 GFP_KERNEL);
1347         if (!sky2->rx_ring)
1348                 goto err_out;
1349
1350         sky2_phy_power(hw, port, 1);
1351
1352         sky2_mac_init(hw, port);
1353
1354         /* Register is number of 4K blocks on internal RAM buffer. */
1355         ramsize = sky2_read8(hw, B2_E_0) * 4;
1356         if (ramsize > 0) {
1357                 u32 rxspace;
1358
1359                 pr_debug(PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1360                 if (ramsize < 16)
1361                         rxspace = ramsize / 2;
1362                 else
1363                         rxspace = 8 + (2*(ramsize - 16))/3;
1364
1365                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1366                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1367
1368                 /* Make sure SyncQ is disabled */
1369                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1370                             RB_RST_SET);
1371         }
1372
1373         sky2_qset(hw, txqaddr[port]);
1374
1375         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1376         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1377                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1378
1379         /* Set almost empty threshold */
1380         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1381             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1382                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1383
1384         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1385                            TX_RING_SIZE - 1);
1386
1387         err = sky2_rx_start(sky2);
1388         if (err)
1389                 goto err_out;
1390
1391         /* Enable interrupts from phy/mac for port */
1392         imask = sky2_read32(hw, B0_IMSK);
1393         imask |= portirq_msk[port];
1394         sky2_write32(hw, B0_IMSK, imask);
1395
1396         return 0;
1397
1398 err_out:
1399         if (sky2->rx_le) {
1400                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1401                                     sky2->rx_le, sky2->rx_le_map);
1402                 sky2->rx_le = NULL;
1403         }
1404         if (sky2->tx_le) {
1405                 pci_free_consistent(hw->pdev,
1406                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1407                                     sky2->tx_le, sky2->tx_le_map);
1408                 sky2->tx_le = NULL;
1409         }
1410         kfree(sky2->tx_ring);
1411         kfree(sky2->rx_ring);
1412
1413         sky2->tx_ring = NULL;
1414         sky2->rx_ring = NULL;
1415         return err;
1416 }
1417
1418 /* Modular subtraction in ring */
1419 static inline int tx_dist(unsigned tail, unsigned head)
1420 {
1421         return (head - tail) & (TX_RING_SIZE - 1);
1422 }
1423
1424 /* Number of list elements available for next tx */
1425 static inline int tx_avail(const struct sky2_port *sky2)
1426 {
1427         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1428 }
1429
1430 /* Estimate of number of transmit list elements required */
1431 static unsigned tx_le_req(const struct sk_buff *skb)
1432 {
1433         unsigned count;
1434
1435         count = sizeof(dma_addr_t) / sizeof(u32);
1436         count += skb_shinfo(skb)->nr_frags * count;
1437
1438         if (skb_is_gso(skb))
1439                 ++count;
1440
1441         if (skb->ip_summed == CHECKSUM_PARTIAL)
1442                 ++count;
1443
1444         return count;
1445 }
1446
1447 /*
1448  * Put one packet in ring for transmit.
1449  * A single packet can generate multiple list elements, and
1450  * the number of ring elements will probably be less than the number
1451  * of list elements used.
1452  */
1453 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1454 {
1455         struct sky2_port *sky2 = netdev_priv(dev);
1456         struct sky2_hw *hw = sky2->hw;
1457         struct sky2_tx_le *le = NULL;
1458         struct tx_ring_info *re;
1459         unsigned i, len;
1460         dma_addr_t mapping;
1461         u32 addr64;
1462         u16 mss;
1463         u8 ctrl;
1464
1465         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1466                 return NETDEV_TX_BUSY;
1467
1468         if (unlikely(netif_msg_tx_queued(sky2)))
1469                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1470                        dev->name, sky2->tx_prod, skb->len);
1471
1472         len = skb_headlen(skb);
1473         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1474         addr64 = upper_32_bits(mapping);
1475
1476         /* Send high bits if changed or crosses boundary */
1477         if (addr64 != sky2->tx_addr64 ||
1478             upper_32_bits(mapping + len) != sky2->tx_addr64) {
1479                 le = get_tx_le(sky2);
1480                 le->addr = cpu_to_le32(addr64);
1481                 le->opcode = OP_ADDR64 | HW_OWNER;
1482                 sky2->tx_addr64 = upper_32_bits(mapping + len);
1483         }
1484
1485         /* Check for TCP Segmentation Offload */
1486         mss = skb_shinfo(skb)->gso_size;
1487         if (mss != 0) {
1488
1489                 if (!(hw->flags & SKY2_HW_NEW_LE))
1490                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1491
1492                 if (mss != sky2->tx_last_mss) {
1493                         le = get_tx_le(sky2);
1494                         le->addr = cpu_to_le32(mss);
1495
1496                         if (hw->flags & SKY2_HW_NEW_LE)
1497                                 le->opcode = OP_MSS | HW_OWNER;
1498                         else
1499                                 le->opcode = OP_LRGLEN | HW_OWNER;
1500                         sky2->tx_last_mss = mss;
1501                 }
1502         }
1503
1504         ctrl = 0;
1505 #ifdef SKY2_VLAN_TAG_USED
1506         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1507         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1508                 if (!le) {
1509                         le = get_tx_le(sky2);
1510                         le->addr = 0;
1511                         le->opcode = OP_VLAN|HW_OWNER;
1512                 } else
1513                         le->opcode |= OP_VLAN;
1514                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1515                 ctrl |= INS_VLAN;
1516         }
1517 #endif
1518
1519         /* Handle TCP checksum offload */
1520         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1521                 /* On Yukon EX (some versions) encoding change. */
1522                 if (hw->flags & SKY2_HW_AUTO_TX_SUM)
1523                         ctrl |= CALSUM; /* auto checksum */
1524                 else {
1525                         const unsigned offset = skb_transport_offset(skb);
1526                         u32 tcpsum;
1527
1528                         tcpsum = offset << 16;                  /* sum start */
1529                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1530
1531                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1532                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1533                                 ctrl |= UDPTCP;
1534
1535                         if (tcpsum != sky2->tx_tcpsum) {
1536                                 sky2->tx_tcpsum = tcpsum;
1537
1538                                 le = get_tx_le(sky2);
1539                                 le->addr = cpu_to_le32(tcpsum);
1540                                 le->length = 0; /* initial checksum value */
1541                                 le->ctrl = 1;   /* one packet */
1542                                 le->opcode = OP_TCPLISW | HW_OWNER;
1543                         }
1544                 }
1545         }
1546
1547         le = get_tx_le(sky2);
1548         le->addr = cpu_to_le32((u32) mapping);
1549         le->length = cpu_to_le16(len);
1550         le->ctrl = ctrl;
1551         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1552
1553         re = tx_le_re(sky2, le);
1554         re->skb = skb;
1555         pci_unmap_addr_set(re, mapaddr, mapping);
1556         pci_unmap_len_set(re, maplen, len);
1557
1558         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1559                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1560
1561                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1562                                        frag->size, PCI_DMA_TODEVICE);
1563                 addr64 = upper_32_bits(mapping);
1564                 if (addr64 != sky2->tx_addr64) {
1565                         le = get_tx_le(sky2);
1566                         le->addr = cpu_to_le32(addr64);
1567                         le->ctrl = 0;
1568                         le->opcode = OP_ADDR64 | HW_OWNER;
1569                         sky2->tx_addr64 = addr64;
1570                 }
1571
1572                 le = get_tx_le(sky2);
1573                 le->addr = cpu_to_le32((u32) mapping);
1574                 le->length = cpu_to_le16(frag->size);
1575                 le->ctrl = ctrl;
1576                 le->opcode = OP_BUFFER | HW_OWNER;
1577
1578                 re = tx_le_re(sky2, le);
1579                 re->skb = skb;
1580                 pci_unmap_addr_set(re, mapaddr, mapping);
1581                 pci_unmap_len_set(re, maplen, frag->size);
1582         }
1583
1584         le->ctrl |= EOP;
1585
1586         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1587                 netif_stop_queue(dev);
1588
1589         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1590
1591         dev->trans_start = jiffies;
1592         return NETDEV_TX_OK;
1593 }
1594
1595 /*
1596  * Free ring elements from starting at tx_cons until "done"
1597  *
1598  * NB: the hardware will tell us about partial completion of multi-part
1599  *     buffers so make sure not to free skb to early.
1600  */
1601 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1602 {
1603         struct net_device *dev = sky2->netdev;
1604         struct pci_dev *pdev = sky2->hw->pdev;
1605         unsigned idx;
1606
1607         BUG_ON(done >= TX_RING_SIZE);
1608
1609         for (idx = sky2->tx_cons; idx != done;
1610              idx = RING_NEXT(idx, TX_RING_SIZE)) {
1611                 struct sky2_tx_le *le = sky2->tx_le + idx;
1612                 struct tx_ring_info *re = sky2->tx_ring + idx;
1613
1614                 switch(le->opcode & ~HW_OWNER) {
1615                 case OP_LARGESEND:
1616                 case OP_PACKET:
1617                         pci_unmap_single(pdev,
1618                                          pci_unmap_addr(re, mapaddr),
1619                                          pci_unmap_len(re, maplen),
1620                                          PCI_DMA_TODEVICE);
1621                         break;
1622                 case OP_BUFFER:
1623                         pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1624                                        pci_unmap_len(re, maplen),
1625                                        PCI_DMA_TODEVICE);
1626                         break;
1627                 }
1628
1629                 if (le->ctrl & EOP) {
1630                         if (unlikely(netif_msg_tx_done(sky2)))
1631                                 printk(KERN_DEBUG "%s: tx done %u\n",
1632                                        dev->name, idx);
1633
1634                         dev->stats.tx_packets++;
1635                         dev->stats.tx_bytes += re->skb->len;
1636
1637                         dev_kfree_skb_any(re->skb);
1638                         sky2->tx_next = RING_NEXT(idx, TX_RING_SIZE);
1639                 }
1640         }
1641
1642         sky2->tx_cons = idx;
1643         smp_mb();
1644
1645         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1646                 netif_wake_queue(dev);
1647 }
1648
1649 /* Cleanup all untransmitted buffers, assume transmitter not running */
1650 static void sky2_tx_clean(struct net_device *dev)
1651 {
1652         struct sky2_port *sky2 = netdev_priv(dev);
1653
1654         netif_tx_lock_bh(dev);
1655         sky2_tx_complete(sky2, sky2->tx_prod);
1656         netif_tx_unlock_bh(dev);
1657 }
1658
1659 /* Network shutdown */
1660 static int sky2_down(struct net_device *dev)
1661 {
1662         struct sky2_port *sky2 = netdev_priv(dev);
1663         struct sky2_hw *hw = sky2->hw;
1664         unsigned port = sky2->port;
1665         u16 ctrl;
1666         u32 imask;
1667
1668         /* Never really got started! */
1669         if (!sky2->tx_le)
1670                 return 0;
1671
1672         if (netif_msg_ifdown(sky2))
1673                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1674
1675         /* Stop more packets from being queued */
1676         netif_stop_queue(dev);
1677
1678         /* Disable port IRQ */
1679         imask = sky2_read32(hw, B0_IMSK);
1680         imask &= ~portirq_msk[port];
1681         sky2_write32(hw, B0_IMSK, imask);
1682
1683         synchronize_irq(hw->pdev->irq);
1684
1685         sky2_gmac_reset(hw, port);
1686
1687         /* Stop transmitter */
1688         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1689         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1690
1691         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1692                      RB_RST_SET | RB_DIS_OP_MD);
1693
1694         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1695         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1696         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1697
1698         /* Make sure no packets are pending */
1699         napi_synchronize(&hw->napi);
1700
1701         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1702
1703         /* Workaround shared GMAC reset */
1704         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1705               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1706                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1707
1708         /* Disable Force Sync bit and Enable Alloc bit */
1709         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1710                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1711
1712         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1713         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1714         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1715
1716         /* Reset the PCI FIFO of the async Tx queue */
1717         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1718                      BMU_RST_SET | BMU_FIFO_RST);
1719
1720         /* Reset the Tx prefetch units */
1721         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1722                      PREF_UNIT_RST_SET);
1723
1724         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1725
1726         sky2_rx_stop(sky2);
1727
1728         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1729         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1730
1731         sky2_phy_power(hw, port, 0);
1732
1733         netif_carrier_off(dev);
1734
1735         /* turn off LED's */
1736         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1737
1738         sky2_tx_clean(dev);
1739         sky2_rx_clean(sky2);
1740
1741         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1742                             sky2->rx_le, sky2->rx_le_map);
1743         kfree(sky2->rx_ring);
1744
1745         pci_free_consistent(hw->pdev,
1746                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1747                             sky2->tx_le, sky2->tx_le_map);
1748         kfree(sky2->tx_ring);
1749
1750         sky2->tx_le = NULL;
1751         sky2->rx_le = NULL;
1752
1753         sky2->rx_ring = NULL;
1754         sky2->tx_ring = NULL;
1755
1756         return 0;
1757 }
1758
1759 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1760 {
1761         if (hw->flags & SKY2_HW_FIBRE_PHY)
1762                 return SPEED_1000;
1763
1764         if (!(hw->flags & SKY2_HW_GIGABIT)) {
1765                 if (aux & PHY_M_PS_SPEED_100)
1766                         return SPEED_100;
1767                 else
1768                         return SPEED_10;
1769         }
1770
1771         switch (aux & PHY_M_PS_SPEED_MSK) {
1772         case PHY_M_PS_SPEED_1000:
1773                 return SPEED_1000;
1774         case PHY_M_PS_SPEED_100:
1775                 return SPEED_100;
1776         default:
1777                 return SPEED_10;
1778         }
1779 }
1780
1781 static void sky2_link_up(struct sky2_port *sky2)
1782 {
1783         struct sky2_hw *hw = sky2->hw;
1784         unsigned port = sky2->port;
1785         u16 reg;
1786         static const char *fc_name[] = {
1787                 [FC_NONE]       = "none",
1788                 [FC_TX]         = "tx",
1789                 [FC_RX]         = "rx",
1790                 [FC_BOTH]       = "both",
1791         };
1792
1793         /* enable Rx/Tx */
1794         reg = gma_read16(hw, port, GM_GP_CTRL);
1795         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1796         gma_write16(hw, port, GM_GP_CTRL, reg);
1797
1798         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1799
1800         netif_carrier_on(sky2->netdev);
1801
1802         mod_timer(&hw->watchdog_timer, jiffies + 1);
1803
1804         /* Turn on link LED */
1805         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1806                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1807
1808         if (hw->flags & SKY2_HW_NEWER_PHY) {
1809                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
1810                 u16 led = PHY_M_LEDC_LOS_CTRL(1);       /* link active */
1811
1812                 switch(sky2->speed) {
1813                 case SPEED_10:
1814                         led |= PHY_M_LEDC_INIT_CTRL(7);
1815                         break;
1816
1817                 case SPEED_100:
1818                         led |= PHY_M_LEDC_STA1_CTRL(7);
1819                         break;
1820
1821                 case SPEED_1000:
1822                         led |= PHY_M_LEDC_STA0_CTRL(7);
1823                         break;
1824                 }
1825
1826                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
1827                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, led);
1828                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
1829         }
1830
1831         if (netif_msg_link(sky2))
1832                 printk(KERN_INFO PFX
1833                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1834                        sky2->netdev->name, sky2->speed,
1835                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1836                        fc_name[sky2->flow_status]);
1837 }
1838
1839 static void sky2_link_down(struct sky2_port *sky2)
1840 {
1841         struct sky2_hw *hw = sky2->hw;
1842         unsigned port = sky2->port;
1843         u16 reg;
1844
1845         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1846
1847         reg = gma_read16(hw, port, GM_GP_CTRL);
1848         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1849         gma_write16(hw, port, GM_GP_CTRL, reg);
1850
1851         netif_carrier_off(sky2->netdev);
1852
1853         /* Turn on link LED */
1854         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1855
1856         if (netif_msg_link(sky2))
1857                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1858
1859         sky2_phy_init(hw, port);
1860 }
1861
1862 static enum flow_control sky2_flow(int rx, int tx)
1863 {
1864         if (rx)
1865                 return tx ? FC_BOTH : FC_RX;
1866         else
1867                 return tx ? FC_TX : FC_NONE;
1868 }
1869
1870 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1871 {
1872         struct sky2_hw *hw = sky2->hw;
1873         unsigned port = sky2->port;
1874         u16 advert, lpa;
1875
1876         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
1877         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1878         if (lpa & PHY_M_AN_RF) {
1879                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1880                 return -1;
1881         }
1882
1883         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1884                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1885                        sky2->netdev->name);
1886                 return -1;
1887         }
1888
1889         sky2->speed = sky2_phy_speed(hw, aux);
1890         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1891
1892         /* Since the pause result bits seem to in different positions on
1893          * different chips. look at registers.
1894          */
1895         if (hw->flags & SKY2_HW_FIBRE_PHY) {
1896                 /* Shift for bits in fiber PHY */
1897                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
1898                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
1899
1900                 if (advert & ADVERTISE_1000XPAUSE)
1901                         advert |= ADVERTISE_PAUSE_CAP;
1902                 if (advert & ADVERTISE_1000XPSE_ASYM)
1903                         advert |= ADVERTISE_PAUSE_ASYM;
1904                 if (lpa & LPA_1000XPAUSE)
1905                         lpa |= LPA_PAUSE_CAP;
1906                 if (lpa & LPA_1000XPAUSE_ASYM)
1907                         lpa |= LPA_PAUSE_ASYM;
1908         }
1909
1910         sky2->flow_status = FC_NONE;
1911         if (advert & ADVERTISE_PAUSE_CAP) {
1912                 if (lpa & LPA_PAUSE_CAP)
1913                         sky2->flow_status = FC_BOTH;
1914                 else if (advert & ADVERTISE_PAUSE_ASYM)
1915                         sky2->flow_status = FC_RX;
1916         } else if (advert & ADVERTISE_PAUSE_ASYM) {
1917                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
1918                         sky2->flow_status = FC_TX;
1919         }
1920
1921         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
1922             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
1923                 sky2->flow_status = FC_NONE;
1924
1925         if (sky2->flow_status & FC_TX)
1926                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1927         else
1928                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1929
1930         return 0;
1931 }
1932
1933 /* Interrupt from PHY */
1934 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1935 {
1936         struct net_device *dev = hw->dev[port];
1937         struct sky2_port *sky2 = netdev_priv(dev);
1938         u16 istatus, phystat;
1939
1940         if (!netif_running(dev))
1941                 return;
1942
1943         spin_lock(&sky2->phy_lock);
1944         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1945         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1946
1947         if (netif_msg_intr(sky2))
1948                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1949                        sky2->netdev->name, istatus, phystat);
1950
1951         if (sky2->autoneg == AUTONEG_ENABLE && (istatus & PHY_M_IS_AN_COMPL)) {
1952                 if (sky2_autoneg_done(sky2, phystat) == 0)
1953                         sky2_link_up(sky2);
1954                 goto out;
1955         }
1956
1957         if (istatus & PHY_M_IS_LSP_CHANGE)
1958                 sky2->speed = sky2_phy_speed(hw, phystat);
1959
1960         if (istatus & PHY_M_IS_DUP_CHANGE)
1961                 sky2->duplex =
1962                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1963
1964         if (istatus & PHY_M_IS_LST_CHANGE) {
1965                 if (phystat & PHY_M_PS_LINK_UP)
1966                         sky2_link_up(sky2);
1967                 else
1968                         sky2_link_down(sky2);
1969         }
1970 out:
1971         spin_unlock(&sky2->phy_lock);
1972 }
1973
1974 /* Transmit timeout is only called if we are running, carrier is up
1975  * and tx queue is full (stopped).
1976  */
1977 static void sky2_tx_timeout(struct net_device *dev)
1978 {
1979         struct sky2_port *sky2 = netdev_priv(dev);
1980         struct sky2_hw *hw = sky2->hw;
1981
1982         if (netif_msg_timer(sky2))
1983                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1984
1985         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1986                dev->name, sky2->tx_cons, sky2->tx_prod,
1987                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
1988                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
1989
1990         /* can't restart safely under softirq */
1991         schedule_work(&hw->restart_work);
1992 }
1993
1994 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1995 {
1996         struct sky2_port *sky2 = netdev_priv(dev);
1997         struct sky2_hw *hw = sky2->hw;
1998         unsigned port = sky2->port;
1999         int err;
2000         u16 ctl, mode;
2001         u32 imask;
2002
2003         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
2004                 return -EINVAL;
2005
2006         if (new_mtu > ETH_DATA_LEN &&
2007             (hw->chip_id == CHIP_ID_YUKON_FE ||
2008              hw->chip_id == CHIP_ID_YUKON_FE_P))
2009                 return -EINVAL;
2010
2011         if (!netif_running(dev)) {
2012                 dev->mtu = new_mtu;
2013                 return 0;
2014         }
2015
2016         imask = sky2_read32(hw, B0_IMSK);
2017         sky2_write32(hw, B0_IMSK, 0);
2018
2019         dev->trans_start = jiffies;     /* prevent tx timeout */
2020         netif_stop_queue(dev);
2021         napi_disable(&hw->napi);
2022
2023         synchronize_irq(hw->pdev->irq);
2024
2025         if (sky2_read8(hw, B2_E_0) == 0)
2026                 sky2_set_tx_stfwd(hw, port);
2027
2028         ctl = gma_read16(hw, port, GM_GP_CTRL);
2029         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
2030         sky2_rx_stop(sky2);
2031         sky2_rx_clean(sky2);
2032
2033         dev->mtu = new_mtu;
2034
2035         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
2036                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
2037
2038         if (dev->mtu > ETH_DATA_LEN)
2039                 mode |= GM_SMOD_JUMBO_ENA;
2040
2041         gma_write16(hw, port, GM_SERIAL_MODE, mode);
2042
2043         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
2044
2045         err = sky2_rx_start(sky2);
2046         sky2_write32(hw, B0_IMSK, imask);
2047
2048         napi_enable(&hw->napi);
2049
2050         if (err)
2051                 dev_close(dev);
2052         else {
2053                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2054
2055                 netif_wake_queue(dev);
2056         }
2057
2058         return err;
2059 }
2060
2061 /* For small just reuse existing skb for next receive */
2062 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2063                                     const struct rx_ring_info *re,
2064                                     unsigned length)
2065 {
2066         struct sk_buff *skb;
2067
2068         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2069         if (likely(skb)) {
2070                 skb_reserve(skb, 2);
2071                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2072                                             length, PCI_DMA_FROMDEVICE);
2073                 skb_copy_from_linear_data(re->skb, skb->data, length);
2074                 skb->ip_summed = re->skb->ip_summed;
2075                 skb->csum = re->skb->csum;
2076                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2077                                                length, PCI_DMA_FROMDEVICE);
2078                 re->skb->ip_summed = CHECKSUM_NONE;
2079                 skb_put(skb, length);
2080         }
2081         return skb;
2082 }
2083
2084 /* Adjust length of skb with fragments to match received data */
2085 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2086                           unsigned int length)
2087 {
2088         int i, num_frags;
2089         unsigned int size;
2090
2091         /* put header into skb */
2092         size = min(length, hdr_space);
2093         skb->tail += size;
2094         skb->len += size;
2095         length -= size;
2096
2097         num_frags = skb_shinfo(skb)->nr_frags;
2098         for (i = 0; i < num_frags; i++) {
2099                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2100
2101                 if (length == 0) {
2102                         /* don't need this page */
2103                         __free_page(frag->page);
2104                         --skb_shinfo(skb)->nr_frags;
2105                 } else {
2106                         size = min(length, (unsigned) PAGE_SIZE);
2107
2108                         frag->size = size;
2109                         skb->data_len += size;
2110                         skb->truesize += size;
2111                         skb->len += size;
2112                         length -= size;
2113                 }
2114         }
2115 }
2116
2117 /* Normal packet - take skb from ring element and put in a new one  */
2118 static struct sk_buff *receive_new(struct sky2_port *sky2,
2119                                    struct rx_ring_info *re,
2120                                    unsigned int length)
2121 {
2122         struct sk_buff *skb, *nskb;
2123         unsigned hdr_space = sky2->rx_data_size;
2124
2125         /* Don't be tricky about reusing pages (yet) */
2126         nskb = sky2_rx_alloc(sky2);
2127         if (unlikely(!nskb))
2128                 return NULL;
2129
2130         skb = re->skb;
2131         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2132
2133         prefetch(skb->data);
2134         re->skb = nskb;
2135         sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space);
2136
2137         if (skb_shinfo(skb)->nr_frags)
2138                 skb_put_frags(skb, hdr_space, length);
2139         else
2140                 skb_put(skb, length);
2141         return skb;
2142 }
2143
2144 /*
2145  * Receive one packet.
2146  * For larger packets, get new buffer.
2147  */
2148 static struct sk_buff *sky2_receive(struct net_device *dev,
2149                                     u16 length, u32 status)
2150 {
2151         struct sky2_port *sky2 = netdev_priv(dev);
2152         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2153         struct sk_buff *skb = NULL;
2154         u16 count = (status & GMR_FS_LEN) >> 16;
2155
2156 #ifdef SKY2_VLAN_TAG_USED
2157         /* Account for vlan tag */
2158         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2159                 count -= VLAN_HLEN;
2160 #endif
2161
2162         if (unlikely(netif_msg_rx_status(sky2)))
2163                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2164                        dev->name, sky2->rx_next, status, length);
2165
2166         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2167         prefetch(sky2->rx_ring + sky2->rx_next);
2168
2169         /* This chip has hardware problems that generates bogus status.
2170          * So do only marginal checking and expect higher level protocols
2171          * to handle crap frames.
2172          */
2173         if (sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
2174             sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0 &&
2175             length != count)
2176                 goto okay;
2177
2178         if (status & GMR_FS_ANY_ERR)
2179                 goto error;
2180
2181         if (!(status & GMR_FS_RX_OK))
2182                 goto resubmit;
2183
2184         /* if length reported by DMA does not match PHY, packet was truncated */
2185         if (length != count)
2186                 goto len_error;
2187
2188 okay:
2189         if (length < copybreak)
2190                 skb = receive_copy(sky2, re, length);
2191         else
2192                 skb = receive_new(sky2, re, length);
2193 resubmit:
2194         sky2_rx_submit(sky2, re);
2195
2196         return skb;
2197
2198 len_error:
2199         /* Truncation of overlength packets
2200            causes PHY length to not match MAC length */
2201         ++dev->stats.rx_length_errors;
2202         if (netif_msg_rx_err(sky2) && net_ratelimit())
2203                 pr_info(PFX "%s: rx length error: status %#x length %d\n",
2204                         dev->name, status, length);
2205         goto resubmit;
2206
2207 error:
2208         ++dev->stats.rx_errors;
2209         if (status & GMR_FS_RX_FF_OV) {
2210                 dev->stats.rx_over_errors++;
2211                 goto resubmit;
2212         }
2213
2214         if (netif_msg_rx_err(sky2) && net_ratelimit())
2215                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2216                        dev->name, status, length);
2217
2218         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2219                 dev->stats.rx_length_errors++;
2220         if (status & GMR_FS_FRAGMENT)
2221                 dev->stats.rx_frame_errors++;
2222         if (status & GMR_FS_CRC_ERR)
2223                 dev->stats.rx_crc_errors++;
2224
2225         goto resubmit;
2226 }
2227
2228 /* Transmit complete */
2229 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2230 {
2231         struct sky2_port *sky2 = netdev_priv(dev);
2232
2233         if (netif_running(dev)) {
2234                 netif_tx_lock(dev);
2235                 sky2_tx_complete(sky2, last);
2236                 netif_tx_unlock(dev);
2237         }
2238 }
2239
2240 /* Process status response ring */
2241 static int sky2_status_intr(struct sky2_hw *hw, int to_do, u16 idx)
2242 {
2243         int work_done = 0;
2244         unsigned rx[2] = { 0, 0 };
2245
2246         rmb();
2247         do {
2248                 struct sky2_port *sky2;
2249                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2250                 unsigned port = le->css & CSS_LINK_BIT;
2251                 struct net_device *dev;
2252                 struct sk_buff *skb;
2253                 u32 status;
2254                 u16 length;
2255
2256                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2257
2258                 dev = hw->dev[port];
2259                 sky2 = netdev_priv(dev);
2260                 length = le16_to_cpu(le->length);
2261                 status = le32_to_cpu(le->status);
2262
2263                 switch (le->opcode & ~HW_OWNER) {
2264                 case OP_RXSTAT:
2265                         ++rx[port];
2266                         skb = sky2_receive(dev, length, status);
2267                         if (unlikely(!skb)) {
2268                                 dev->stats.rx_dropped++;
2269                                 break;
2270                         }
2271
2272                         /* This chip reports checksum status differently */
2273                         if (hw->flags & SKY2_HW_NEW_LE) {
2274                                 if (sky2->rx_csum &&
2275                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2276                                     (le->css & CSS_TCPUDPCSOK))
2277                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2278                                 else
2279                                         skb->ip_summed = CHECKSUM_NONE;
2280                         }
2281
2282                         skb->protocol = eth_type_trans(skb, dev);
2283                         dev->stats.rx_packets++;
2284                         dev->stats.rx_bytes += skb->len;
2285                         dev->last_rx = jiffies;
2286
2287 #ifdef SKY2_VLAN_TAG_USED
2288                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2289                                 vlan_hwaccel_receive_skb(skb,
2290                                                          sky2->vlgrp,
2291                                                          be16_to_cpu(sky2->rx_tag));
2292                         } else
2293 #endif
2294                                 netif_receive_skb(skb);
2295
2296                         /* Stop after net poll weight */
2297                         if (++work_done >= to_do)
2298                                 goto exit_loop;
2299                         break;
2300
2301 #ifdef SKY2_VLAN_TAG_USED
2302                 case OP_RXVLAN:
2303                         sky2->rx_tag = length;
2304                         break;
2305
2306                 case OP_RXCHKSVLAN:
2307                         sky2->rx_tag = length;
2308                         /* fall through */
2309 #endif
2310                 case OP_RXCHKS:
2311                         if (!sky2->rx_csum)
2312                                 break;
2313
2314                         /* If this happens then driver assuming wrong format */
2315                         if (unlikely(hw->flags & SKY2_HW_NEW_LE)) {
2316                                 if (net_ratelimit())
2317                                         printk(KERN_NOTICE "%s: unexpected"
2318                                                " checksum status\n",
2319                                                dev->name);
2320                                 break;
2321                         }
2322
2323                         /* Both checksum counters are programmed to start at
2324                          * the same offset, so unless there is a problem they
2325                          * should match. This failure is an early indication that
2326                          * hardware receive checksumming won't work.
2327                          */
2328                         if (likely(status >> 16 == (status & 0xffff))) {
2329                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2330                                 skb->ip_summed = CHECKSUM_COMPLETE;
2331                                 skb->csum = status & 0xffff;
2332                         } else {
2333                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2334                                        "checksum problem (status = %#x)\n",
2335                                        dev->name, status);
2336                                 sky2->rx_csum = 0;
2337                                 sky2_write32(sky2->hw,
2338                                              Q_ADDR(rxqaddr[port], Q_CSR),
2339                                              BMU_DIS_RX_CHKSUM);
2340                         }
2341                         break;
2342
2343                 case OP_TXINDEXLE:
2344                         /* TX index reports status for both ports */
2345                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2346                         sky2_tx_done(hw->dev[0], status & 0xfff);
2347                         if (hw->dev[1])
2348                                 sky2_tx_done(hw->dev[1],
2349                                      ((status >> 24) & 0xff)
2350                                              | (u16)(length & 0xf) << 8);
2351                         break;
2352
2353                 default:
2354                         if (net_ratelimit())
2355                                 printk(KERN_WARNING PFX
2356                                        "unknown status opcode 0x%x\n", le->opcode);
2357                 }
2358         } while (hw->st_idx != idx);
2359
2360         /* Fully processed status ring so clear irq */
2361         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2362
2363 exit_loop:
2364         if (rx[0])
2365                 sky2_rx_update(netdev_priv(hw->dev[0]), Q_R1);
2366
2367         if (rx[1])
2368                 sky2_rx_update(netdev_priv(hw->dev[1]), Q_R2);
2369
2370         return work_done;
2371 }
2372
2373 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2374 {
2375         struct net_device *dev = hw->dev[port];
2376
2377         if (net_ratelimit())
2378                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2379                        dev->name, status);
2380
2381         if (status & Y2_IS_PAR_RD1) {
2382                 if (net_ratelimit())
2383                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2384                                dev->name);
2385                 /* Clear IRQ */
2386                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2387         }
2388
2389         if (status & Y2_IS_PAR_WR1) {
2390                 if (net_ratelimit())
2391                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2392                                dev->name);
2393
2394                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2395         }
2396
2397         if (status & Y2_IS_PAR_MAC1) {
2398                 if (net_ratelimit())
2399                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2400                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2401         }
2402
2403         if (status & Y2_IS_PAR_RX1) {
2404                 if (net_ratelimit())
2405                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2406                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2407         }
2408
2409         if (status & Y2_IS_TCP_TXA1) {
2410                 if (net_ratelimit())
2411                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2412                                dev->name);
2413                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2414         }
2415 }
2416
2417 static void sky2_hw_intr(struct sky2_hw *hw)
2418 {
2419         struct pci_dev *pdev = hw->pdev;
2420         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2421         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2422
2423         status &= hwmsk;
2424
2425         if (status & Y2_IS_TIST_OV)
2426                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2427
2428         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2429                 u16 pci_err;
2430
2431                 pci_read_config_word(pdev, PCI_STATUS, &pci_err);
2432                 if (net_ratelimit())
2433                         dev_err(&pdev->dev, "PCI hardware error (0x%x)\n",
2434                                 pci_err);
2435
2436                 pci_write_config_word(pdev, PCI_STATUS,
2437                                       pci_err | PCI_STATUS_ERROR_BITS);
2438         }
2439
2440         if (status & Y2_IS_PCI_EXP) {
2441                 /* PCI-Express uncorrectable Error occurred */
2442                 int pos = pci_find_aer_capability(hw->pdev);
2443                 u32 err;
2444
2445                 pci_read_config_dword(pdev, pos + PCI_ERR_UNCOR_STATUS, &err);
2446                 if (net_ratelimit())
2447                         dev_err(&pdev->dev, "PCI Express error (0x%x)\n", err);
2448                 pci_cleanup_aer_uncorrect_error_status(pdev);
2449         }
2450
2451         if (status & Y2_HWE_L1_MASK)
2452                 sky2_hw_error(hw, 0, status);
2453         status >>= 8;
2454         if (status & Y2_HWE_L1_MASK)
2455                 sky2_hw_error(hw, 1, status);
2456 }
2457
2458 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2459 {
2460         struct net_device *dev = hw->dev[port];
2461         struct sky2_port *sky2 = netdev_priv(dev);
2462         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2463
2464         if (netif_msg_intr(sky2))
2465                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2466                        dev->name, status);
2467
2468         if (status & GM_IS_RX_CO_OV)
2469                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2470
2471         if (status & GM_IS_TX_CO_OV)
2472                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2473
2474         if (status & GM_IS_RX_FF_OR) {
2475                 ++dev->stats.rx_fifo_errors;
2476                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2477         }
2478
2479         if (status & GM_IS_TX_FF_UR) {
2480                 ++dev->stats.tx_fifo_errors;
2481                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2482         }
2483 }
2484
2485 /* This should never happen it is a bug. */
2486 static void sky2_le_error(struct sky2_hw *hw, unsigned port,
2487                           u16 q, unsigned ring_size)
2488 {
2489         struct net_device *dev = hw->dev[port];
2490         struct sky2_port *sky2 = netdev_priv(dev);
2491         unsigned idx;
2492         const u64 *le = (q == Q_R1 || q == Q_R2)
2493                 ? (u64 *) sky2->rx_le : (u64 *) sky2->tx_le;
2494
2495         idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2496         printk(KERN_ERR PFX "%s: descriptor error q=%#x get=%u [%llx] put=%u\n",
2497                dev->name, (unsigned) q, idx, (unsigned long long) le[idx],
2498                (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2499
2500         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2501 }
2502
2503 static int sky2_rx_hung(struct net_device *dev)
2504 {
2505         struct sky2_port *sky2 = netdev_priv(dev);
2506         struct sky2_hw *hw = sky2->hw;
2507         unsigned port = sky2->port;
2508         unsigned rxq = rxqaddr[port];
2509         u32 mac_rp = sky2_read32(hw, SK_REG(port, RX_GMF_RP));
2510         u8 mac_lev = sky2_read8(hw, SK_REG(port, RX_GMF_RLEV));
2511         u8 fifo_rp = sky2_read8(hw, Q_ADDR(rxq, Q_RP));
2512         u8 fifo_lev = sky2_read8(hw, Q_ADDR(rxq, Q_RL));
2513
2514         /* If idle and MAC or PCI is stuck */
2515         if (sky2->check.last == dev->last_rx &&
2516             ((mac_rp == sky2->check.mac_rp &&
2517               mac_lev != 0 && mac_lev >= sky2->check.mac_lev) ||
2518              /* Check if the PCI RX hang */
2519              (fifo_rp == sky2->check.fifo_rp &&
2520               fifo_lev != 0 && fifo_lev >= sky2->check.fifo_lev))) {
2521                 printk(KERN_DEBUG PFX "%s: hung mac %d:%d fifo %d (%d:%d)\n",
2522                        dev->name, mac_lev, mac_rp, fifo_lev, fifo_rp,
2523                        sky2_read8(hw, Q_ADDR(rxq, Q_WP)));
2524                 return 1;
2525         } else {
2526                 sky2->check.last = dev->last_rx;
2527                 sky2->check.mac_rp = mac_rp;
2528                 sky2->check.mac_lev = mac_lev;
2529                 sky2->check.fifo_rp = fifo_rp;
2530                 sky2->check.fifo_lev = fifo_lev;
2531                 return 0;
2532         }
2533 }
2534
2535 static void sky2_watchdog(unsigned long arg)
2536 {
2537         struct sky2_hw *hw = (struct sky2_hw *) arg;
2538
2539         /* Check for lost IRQ once a second */
2540         if (sky2_read32(hw, B0_ISRC)) {
2541                 napi_schedule(&hw->napi);
2542         } else {
2543                 int i, active = 0;
2544
2545                 for (i = 0; i < hw->ports; i++) {
2546                         struct net_device *dev = hw->dev[i];
2547                         if (!netif_running(dev))
2548                                 continue;
2549                         ++active;
2550
2551                         /* For chips with Rx FIFO, check if stuck */
2552                         if ((hw->flags & SKY2_HW_FIFO_HANG_CHECK) &&
2553                              sky2_rx_hung(dev)) {
2554                                 pr_info(PFX "%s: receiver hang detected\n",
2555                                         dev->name);
2556                                 schedule_work(&hw->restart_work);
2557                                 return;
2558                         }
2559                 }
2560
2561                 if (active == 0)
2562                         return;
2563         }
2564
2565         mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2566 }
2567
2568 /* Hardware/software error handling */
2569 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2570 {
2571         if (net_ratelimit())
2572                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2573
2574         if (status & Y2_IS_HW_ERR)
2575                 sky2_hw_intr(hw);
2576
2577         if (status & Y2_IS_IRQ_MAC1)
2578                 sky2_mac_intr(hw, 0);
2579
2580         if (status & Y2_IS_IRQ_MAC2)
2581                 sky2_mac_intr(hw, 1);
2582
2583         if (status & Y2_IS_CHK_RX1)
2584                 sky2_le_error(hw, 0, Q_R1, RX_LE_SIZE);
2585
2586         if (status & Y2_IS_CHK_RX2)
2587                 sky2_le_error(hw, 1, Q_R2, RX_LE_SIZE);
2588
2589         if (status & Y2_IS_CHK_TXA1)
2590                 sky2_le_error(hw, 0, Q_XA1, TX_RING_SIZE);
2591
2592         if (status & Y2_IS_CHK_TXA2)
2593                 sky2_le_error(hw, 1, Q_XA2, TX_RING_SIZE);
2594 }
2595
2596 static int sky2_poll(struct napi_struct *napi, int work_limit)
2597 {
2598         struct sky2_hw *hw = container_of(napi, struct sky2_hw, napi);
2599         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2600         int work_done = 0;
2601         u16 idx;
2602
2603         if (unlikely(status & Y2_IS_ERROR))
2604                 sky2_err_intr(hw, status);
2605
2606         if (status & Y2_IS_IRQ_PHY1)
2607                 sky2_phy_intr(hw, 0);
2608
2609         if (status & Y2_IS_IRQ_PHY2)
2610                 sky2_phy_intr(hw, 1);
2611
2612         while ((idx = sky2_read16(hw, STAT_PUT_IDX)) != hw->st_idx) {
2613                 work_done += sky2_status_intr(hw, work_limit - work_done, idx);
2614
2615                 if (work_done >= work_limit)
2616                         goto done;
2617         }
2618
2619         /* Bug/Errata workaround?
2620          * Need to kick the TX irq moderation timer.
2621          */
2622         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_START) {
2623                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2624                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2625         }
2626         napi_complete(napi);
2627         sky2_read32(hw, B0_Y2_SP_LISR);
2628 done:
2629
2630         return work_done;
2631 }
2632
2633 static irqreturn_t sky2_intr(int irq, void *dev_id)
2634 {
2635         struct sky2_hw *hw = dev_id;
2636         u32 status;
2637
2638         /* Reading this mask interrupts as side effect */
2639         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2640         if (status == 0 || status == ~0)
2641                 return IRQ_NONE;
2642
2643         prefetch(&hw->st_le[hw->st_idx]);
2644
2645         napi_schedule(&hw->napi);
2646
2647         return IRQ_HANDLED;
2648 }
2649
2650 #ifdef CONFIG_NET_POLL_CONTROLLER
2651 static void sky2_netpoll(struct net_device *dev)
2652 {
2653         struct sky2_port *sky2 = netdev_priv(dev);
2654
2655         napi_schedule(&sky2->hw->napi);
2656 }
2657 #endif
2658
2659 /* Chip internal frequency for clock calculations */
2660 static u32 sky2_mhz(const struct sky2_hw *hw)
2661 {
2662         switch (hw->chip_id) {
2663         case CHIP_ID_YUKON_EC:
2664         case CHIP_ID_YUKON_EC_U:
2665         case CHIP_ID_YUKON_EX:
2666                 return 125;
2667
2668         case CHIP_ID_YUKON_FE:
2669                 return 100;
2670
2671         case CHIP_ID_YUKON_FE_P:
2672                 return 50;
2673
2674         case CHIP_ID_YUKON_XL:
2675                 return 156;
2676
2677         default:
2678                 BUG();
2679         }
2680 }
2681
2682 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2683 {
2684         return sky2_mhz(hw) * us;
2685 }
2686
2687 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2688 {
2689         return clk / sky2_mhz(hw);
2690 }
2691
2692
2693 static int __devinit sky2_init(struct sky2_hw *hw)
2694 {
2695         int rc;
2696         u8 t8;
2697
2698         /* Enable all clocks and check for bad PCI access */
2699         rc = pci_write_config_dword(hw->pdev, PCI_DEV_REG3, 0);
2700         if (rc)
2701                 return rc;
2702
2703         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2704
2705         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2706         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2707
2708         switch(hw->chip_id) {
2709         case CHIP_ID_YUKON_XL:
2710                 hw->flags = SKY2_HW_GIGABIT
2711                         | SKY2_HW_NEWER_PHY;
2712                 if (hw->chip_rev < 3)
2713                         hw->flags |= SKY2_HW_FIFO_HANG_CHECK;
2714
2715                 break;
2716
2717         case CHIP_ID_YUKON_EC_U:
2718                 hw->flags = SKY2_HW_GIGABIT
2719                         | SKY2_HW_NEWER_PHY
2720                         | SKY2_HW_ADV_POWER_CTL;
2721                 break;
2722
2723         case CHIP_ID_YUKON_EX:
2724                 hw->flags = SKY2_HW_GIGABIT
2725                         | SKY2_HW_NEWER_PHY
2726                         | SKY2_HW_NEW_LE
2727                         | SKY2_HW_ADV_POWER_CTL;
2728
2729                 /* New transmit checksum */
2730                 if (hw->chip_rev != CHIP_REV_YU_EX_B0)
2731                         hw->flags |= SKY2_HW_AUTO_TX_SUM;
2732                 break;
2733
2734         case CHIP_ID_YUKON_EC:
2735                 /* This rev is really old, and requires untested workarounds */
2736                 if (hw->chip_rev == CHIP_REV_YU_EC_A1) {
2737                         dev_err(&hw->pdev->dev, "unsupported revision Yukon-EC rev A1\n");
2738                         return -EOPNOTSUPP;
2739                 }
2740                 hw->flags = SKY2_HW_GIGABIT | SKY2_HW_FIFO_HANG_CHECK;
2741                 break;
2742
2743         case CHIP_ID_YUKON_FE:
2744                 break;
2745
2746         case CHIP_ID_YUKON_FE_P:
2747                 hw->flags = SKY2_HW_NEWER_PHY
2748                         | SKY2_HW_NEW_LE
2749                         | SKY2_HW_AUTO_TX_SUM
2750                         | SKY2_HW_ADV_POWER_CTL;
2751                 break;
2752         default:
2753                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2754                         hw->chip_id);
2755                 return -EOPNOTSUPP;
2756         }
2757
2758         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2759         if (hw->pmd_type == 'L' || hw->pmd_type == 'S' || hw->pmd_type == 'P')
2760                 hw->flags |= SKY2_HW_FIBRE_PHY;
2761
2762
2763         hw->ports = 1;
2764         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2765         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2766                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2767                         ++hw->ports;
2768         }
2769
2770         return 0;
2771 }
2772
2773 static void sky2_reset(struct sky2_hw *hw)
2774 {
2775         struct pci_dev *pdev = hw->pdev;
2776         u16 status;
2777         int i, cap;
2778         u32 hwe_mask = Y2_HWE_ALL_MASK;
2779
2780         /* disable ASF */
2781         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2782                 status = sky2_read16(hw, HCU_CCSR);
2783                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2784                             HCU_CCSR_UC_STATE_MSK);
2785                 sky2_write16(hw, HCU_CCSR, status);
2786         } else
2787                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2788         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2789
2790         /* do a SW reset */
2791         sky2_write8(hw, B0_CTST, CS_RST_SET);
2792         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2793
2794         /* clear PCI errors, if any */
2795         pci_read_config_word(pdev, PCI_STATUS, &status);
2796         status |= PCI_STATUS_ERROR_BITS;
2797         pci_write_config_word(pdev, PCI_STATUS, status);
2798
2799         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2800
2801         cap = pci_find_capability(pdev, PCI_CAP_ID_EXP);
2802         if (cap) {
2803                 /* Check for advanced error reporting */
2804                 pci_cleanup_aer_uncorrect_error_status(pdev);
2805                 pci_cleanup_aer_correct_error_status(pdev);
2806
2807                 /* If error bit is stuck on ignore it */
2808                 if (sky2_read32(hw, B0_HWE_ISRC) & Y2_IS_PCI_EXP)
2809                         dev_info(&pdev->dev, "ignoring stuck error report bit\n");
2810
2811                 else if (pci_enable_pcie_error_reporting(pdev))
2812                         hwe_mask |= Y2_IS_PCI_EXP;
2813         }
2814
2815         sky2_power_on(hw);
2816
2817         for (i = 0; i < hw->ports; i++) {
2818                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2819                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2820
2821                 if (hw->chip_id == CHIP_ID_YUKON_EX)
2822                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2823                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2824                                      | GMC_BYP_RETR_ON);
2825         }
2826
2827         /* Clear I2C IRQ noise */
2828         sky2_write32(hw, B2_I2C_IRQ, 1);
2829
2830         /* turn off hardware timer (unused) */
2831         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2832         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2833
2834         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2835
2836         /* Turn off descriptor polling */
2837         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2838
2839         /* Turn off receive timestamp */
2840         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2841         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2842
2843         /* enable the Tx Arbiters */
2844         for (i = 0; i < hw->ports; i++)
2845                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2846
2847         /* Initialize ram interface */
2848         for (i = 0; i < hw->ports; i++) {
2849                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2850
2851                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2852                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2853                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2854                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2855                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2856                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2857                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2858                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2859                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2860                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2861                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2862                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2863         }
2864
2865         sky2_write32(hw, B0_HWE_IMSK, hwe_mask);
2866
2867         for (i = 0; i < hw->ports; i++)
2868                 sky2_gmac_reset(hw, i);
2869
2870         memset(hw->st_le, 0, STATUS_LE_BYTES);
2871         hw->st_idx = 0;
2872
2873         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2874         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2875
2876         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2877         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2878
2879         /* Set the list last index */
2880         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2881
2882         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2883         sky2_write8(hw, STAT_FIFO_WM, 16);
2884
2885         /* set Status-FIFO ISR watermark */
2886         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2887                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2888         else
2889                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2890
2891         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2892         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2893         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2894
2895         /* enable status unit */
2896         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2897
2898         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2899         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2900         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2901 }
2902
2903 static void sky2_restart(struct work_struct *work)
2904 {
2905         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
2906         struct net_device *dev;
2907         int i, err;
2908
2909         rtnl_lock();
2910         sky2_write32(hw, B0_IMSK, 0);
2911         sky2_read32(hw, B0_IMSK);
2912         napi_disable(&hw->napi);
2913
2914         for (i = 0; i < hw->ports; i++) {
2915                 dev = hw->dev[i];
2916                 if (netif_running(dev))
2917                         sky2_down(dev);
2918         }
2919
2920         sky2_reset(hw);
2921         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
2922         napi_enable(&hw->napi);
2923
2924         for (i = 0; i < hw->ports; i++) {
2925                 dev = hw->dev[i];
2926                 if (netif_running(dev)) {
2927                         err = sky2_up(dev);
2928                         if (err) {
2929                                 printk(KERN_INFO PFX "%s: could not restart %d\n",
2930                                        dev->name, err);
2931                                 dev_close(dev);
2932                         }
2933                 }
2934         }
2935
2936         rtnl_unlock();
2937 }
2938
2939 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
2940 {
2941         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
2942 }
2943
2944 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2945 {
2946         const struct sky2_port *sky2 = netdev_priv(dev);
2947
2948         wol->supported = sky2_wol_supported(sky2->hw);
2949         wol->wolopts = sky2->wol;
2950 }
2951
2952 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2953 {
2954         struct sky2_port *sky2 = netdev_priv(dev);
2955         struct sky2_hw *hw = sky2->hw;
2956
2957         if (wol->wolopts & ~sky2_wol_supported(sky2->hw))
2958                 return -EOPNOTSUPP;
2959
2960         sky2->wol = wol->wolopts;
2961
2962         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
2963             hw->chip_id == CHIP_ID_YUKON_EX ||
2964             hw->chip_id == CHIP_ID_YUKON_FE_P)
2965                 sky2_write32(hw, B0_CTST, sky2->wol
2966                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
2967
2968         if (!netif_running(dev))
2969                 sky2_wol_init(sky2);
2970         return 0;
2971 }
2972
2973 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2974 {
2975         if (sky2_is_copper(hw)) {
2976                 u32 modes = SUPPORTED_10baseT_Half
2977                         | SUPPORTED_10baseT_Full
2978                         | SUPPORTED_100baseT_Half
2979                         | SUPPORTED_100baseT_Full
2980                         | SUPPORTED_Autoneg | SUPPORTED_TP;
2981
2982                 if (hw->flags & SKY2_HW_GIGABIT)
2983                         modes |= SUPPORTED_1000baseT_Half
2984                                 | SUPPORTED_1000baseT_Full;
2985                 return modes;
2986         } else
2987                 return  SUPPORTED_1000baseT_Half
2988                         | SUPPORTED_1000baseT_Full
2989                         | SUPPORTED_Autoneg
2990                         | SUPPORTED_FIBRE;
2991 }
2992
2993 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
2994 {
2995         struct sky2_port *sky2 = netdev_priv(dev);
2996         struct sky2_hw *hw = sky2->hw;
2997
2998         ecmd->transceiver = XCVR_INTERNAL;
2999         ecmd->supported = sky2_supported_modes(hw);
3000         ecmd->phy_address = PHY_ADDR_MARV;
3001         if (sky2_is_copper(hw)) {
3002                 ecmd->port = PORT_TP;
3003                 ecmd->speed = sky2->speed;
3004         } else {
3005                 ecmd->speed = SPEED_1000;
3006                 ecmd->port = PORT_FIBRE;
3007         }
3008
3009         ecmd->advertising = sky2->advertising;
3010         ecmd->autoneg = sky2->autoneg;
3011         ecmd->duplex = sky2->duplex;
3012         return 0;
3013 }
3014
3015 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3016 {
3017         struct sky2_port *sky2 = netdev_priv(dev);
3018         const struct sky2_hw *hw = sky2->hw;
3019         u32 supported = sky2_supported_modes(hw);
3020
3021         if (ecmd->autoneg == AUTONEG_ENABLE) {
3022                 ecmd->advertising = supported;
3023                 sky2->duplex = -1;
3024                 sky2->speed = -1;
3025         } else {
3026                 u32 setting;
3027
3028                 switch (ecmd->speed) {
3029                 case SPEED_1000:
3030                         if (ecmd->duplex == DUPLEX_FULL)
3031                                 setting = SUPPORTED_1000baseT_Full;
3032                         else if (ecmd->duplex == DUPLEX_HALF)
3033                                 setting = SUPPORTED_1000baseT_Half;
3034                         else
3035                                 return -EINVAL;
3036                         break;
3037                 case SPEED_100:
3038                         if (ecmd->duplex == DUPLEX_FULL)
3039                                 setting = SUPPORTED_100baseT_Full;
3040                         else if (ecmd->duplex == DUPLEX_HALF)
3041                                 setting = SUPPORTED_100baseT_Half;
3042                         else
3043                                 return -EINVAL;
3044                         break;
3045
3046                 case SPEED_10:
3047                         if (ecmd->duplex == DUPLEX_FULL)
3048                                 setting = SUPPORTED_10baseT_Full;
3049                         else if (ecmd->duplex == DUPLEX_HALF)
3050                                 setting = SUPPORTED_10baseT_Half;
3051                         else
3052                                 return -EINVAL;
3053                         break;
3054                 default:
3055                         return -EINVAL;
3056                 }
3057
3058                 if ((setting & supported) == 0)
3059                         return -EINVAL;
3060
3061                 sky2->speed = ecmd->speed;
3062                 sky2->duplex = ecmd->duplex;
3063         }
3064
3065         sky2->autoneg = ecmd->autoneg;
3066         sky2->advertising = ecmd->advertising;
3067
3068         if (netif_running(dev)) {
3069                 sky2_phy_reinit(sky2);
3070                 sky2_set_multicast(dev);
3071         }
3072
3073         return 0;
3074 }
3075
3076 static void sky2_get_drvinfo(struct net_device *dev,
3077                              struct ethtool_drvinfo *info)
3078 {
3079         struct sky2_port *sky2 = netdev_priv(dev);
3080
3081         strcpy(info->driver, DRV_NAME);
3082         strcpy(info->version, DRV_VERSION);
3083         strcpy(info->fw_version, "N/A");
3084         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
3085 }
3086
3087 static const struct sky2_stat {
3088         char name[ETH_GSTRING_LEN];
3089         u16 offset;
3090 } sky2_stats[] = {
3091         { "tx_bytes",      GM_TXO_OK_HI },
3092         { "rx_bytes",      GM_RXO_OK_HI },
3093         { "tx_broadcast",  GM_TXF_BC_OK },
3094         { "rx_broadcast",  GM_RXF_BC_OK },
3095         { "tx_multicast",  GM_TXF_MC_OK },
3096         { "rx_multicast",  GM_RXF_MC_OK },
3097         { "tx_unicast",    GM_TXF_UC_OK },
3098         { "rx_unicast",    GM_RXF_UC_OK },
3099         { "tx_mac_pause",  GM_TXF_MPAUSE },
3100         { "rx_mac_pause",  GM_RXF_MPAUSE },
3101         { "collisions",    GM_TXF_COL },
3102         { "late_collision",GM_TXF_LAT_COL },
3103         { "aborted",       GM_TXF_ABO_COL },
3104         { "single_collisions", GM_TXF_SNG_COL },
3105         { "multi_collisions", GM_TXF_MUL_COL },
3106
3107         { "rx_short",      GM_RXF_SHT },
3108         { "rx_runt",       GM_RXE_FRAG },
3109         { "rx_64_byte_packets", GM_RXF_64B },
3110         { "rx_65_to_127_byte_packets", GM_RXF_127B },
3111         { "rx_128_to_255_byte_packets", GM_RXF_255B },
3112         { "rx_256_to_511_byte_packets", GM_RXF_511B },
3113         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
3114         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
3115         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
3116         { "rx_too_long",   GM_RXF_LNG_ERR },
3117         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
3118         { "rx_jabber",     GM_RXF_JAB_PKT },
3119         { "rx_fcs_error",   GM_RXF_FCS_ERR },
3120
3121         { "tx_64_byte_packets", GM_TXF_64B },
3122         { "tx_65_to_127_byte_packets", GM_TXF_127B },
3123         { "tx_128_to_255_byte_packets", GM_TXF_255B },
3124         { "tx_256_to_511_byte_packets", GM_TXF_511B },
3125         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
3126         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
3127         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
3128         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
3129 };
3130
3131 static u32 sky2_get_rx_csum(struct net_device *dev)
3132 {
3133         struct sky2_port *sky2 = netdev_priv(dev);
3134
3135         return sky2->rx_csum;
3136 }
3137
3138 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
3139 {
3140         struct sky2_port *sky2 = netdev_priv(dev);
3141
3142         sky2->rx_csum = data;
3143
3144         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
3145                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
3146
3147         return 0;
3148 }
3149
3150 static u32 sky2_get_msglevel(struct net_device *netdev)
3151 {
3152         struct sky2_port *sky2 = netdev_priv(netdev);
3153         return sky2->msg_enable;
3154 }
3155
3156 static int sky2_nway_reset(struct net_device *dev)
3157 {
3158         struct sky2_port *sky2 = netdev_priv(dev);
3159
3160         if (!netif_running(dev) || sky2->autoneg != AUTONEG_ENABLE)
3161                 return -EINVAL;
3162
3163         sky2_phy_reinit(sky2);
3164         sky2_set_multicast(dev);
3165
3166         return 0;
3167 }
3168
3169 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3170 {
3171         struct sky2_hw *hw = sky2->hw;
3172         unsigned port = sky2->port;
3173         int i;
3174
3175         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3176             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3177         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3178             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3179
3180         for (i = 2; i < count; i++)
3181                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3182 }
3183
3184 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3185 {
3186         struct sky2_port *sky2 = netdev_priv(netdev);
3187         sky2->msg_enable = value;
3188 }
3189
3190 static int sky2_get_sset_count(struct net_device *dev, int sset)
3191 {
3192         switch (sset) {
3193         case ETH_SS_STATS:
3194                 return ARRAY_SIZE(sky2_stats);
3195         default:
3196                 return -EOPNOTSUPP;
3197         }
3198 }
3199
3200 static void sky2_get_ethtool_stats(struct net_device *dev,
3201                                    struct ethtool_stats *stats, u64 * data)
3202 {
3203         struct sky2_port *sky2 = netdev_priv(dev);
3204
3205         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3206 }
3207
3208 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3209 {
3210         int i;
3211
3212         switch (stringset) {
3213         case ETH_SS_STATS:
3214                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3215                         memcpy(data + i * ETH_GSTRING_LEN,
3216                                sky2_stats[i].name, ETH_GSTRING_LEN);
3217                 break;
3218         }
3219 }
3220
3221 static int sky2_set_mac_address(struct net_device *dev, void *p)
3222 {
3223         struct sky2_port *sky2 = netdev_priv(dev);
3224         struct sky2_hw *hw = sky2->hw;
3225         unsigned port = sky2->port;
3226         const struct sockaddr *addr = p;
3227
3228         if (!is_valid_ether_addr(addr->sa_data))
3229                 return -EADDRNOTAVAIL;
3230
3231         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3232         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3233                     dev->dev_addr, ETH_ALEN);
3234         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3235                     dev->dev_addr, ETH_ALEN);
3236
3237         /* virtual address for data */
3238         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3239
3240         /* physical address: used for pause frames */
3241         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3242
3243         return 0;
3244 }
3245
3246 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3247 {
3248         u32 bit;
3249
3250         bit = ether_crc(ETH_ALEN, addr) & 63;
3251         filter[bit >> 3] |= 1 << (bit & 7);
3252 }
3253
3254 static void sky2_set_multicast(struct net_device *dev)
3255 {
3256         struct sky2_port *sky2 = netdev_priv(dev);
3257         struct sky2_hw *hw = sky2->hw;
3258         unsigned port = sky2->port;
3259         struct dev_mc_list *list = dev->mc_list;
3260         u16 reg;
3261         u8 filter[8];
3262         int rx_pause;
3263         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3264
3265         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3266         memset(filter, 0, sizeof(filter));
3267
3268         reg = gma_read16(hw, port, GM_RX_CTRL);
3269         reg |= GM_RXCR_UCF_ENA;
3270
3271         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3272                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3273         else if (dev->flags & IFF_ALLMULTI)
3274                 memset(filter, 0xff, sizeof(filter));
3275         else if (dev->mc_count == 0 && !rx_pause)
3276                 reg &= ~GM_RXCR_MCF_ENA;
3277         else {
3278                 int i;
3279                 reg |= GM_RXCR_MCF_ENA;
3280
3281                 if (rx_pause)
3282                         sky2_add_filter(filter, pause_mc_addr);
3283
3284                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3285                         sky2_add_filter(filter, list->dmi_addr);
3286         }
3287
3288         gma_write16(hw, port, GM_MC_ADDR_H1,
3289                     (u16) filter[0] | ((u16) filter[1] << 8));
3290         gma_write16(hw, port, GM_MC_ADDR_H2,
3291                     (u16) filter[2] | ((u16) filter[3] << 8));
3292         gma_write16(hw, port, GM_MC_ADDR_H3,
3293                     (u16) filter[4] | ((u16) filter[5] << 8));
3294         gma_write16(hw, port, GM_MC_ADDR_H4,
3295                     (u16) filter[6] | ((u16) filter[7] << 8));
3296
3297         gma_write16(hw, port, GM_RX_CTRL, reg);
3298 }
3299
3300 /* Can have one global because blinking is controlled by
3301  * ethtool and that is always under RTNL mutex
3302  */
3303 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
3304 {
3305         u16 pg;
3306
3307         switch (hw->chip_id) {
3308         case CHIP_ID_YUKON_XL:
3309                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3310                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3311                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3312                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
3313                                    PHY_M_LEDC_INIT_CTRL(7) |
3314                                    PHY_M_LEDC_STA1_CTRL(7) |
3315                                    PHY_M_LEDC_STA0_CTRL(7))
3316                              : 0);
3317
3318                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3319                 break;
3320
3321         default:
3322                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
3323                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3324                              on ? PHY_M_LED_ALL : 0);
3325         }
3326 }
3327
3328 /* blink LED's for finding board */
3329 static int sky2_phys_id(struct net_device *dev, u32 data)
3330 {
3331         struct sky2_port *sky2 = netdev_priv(dev);
3332         struct sky2_hw *hw = sky2->hw;
3333         unsigned port = sky2->port;
3334         u16 ledctrl, ledover = 0;
3335         long ms;
3336         int interrupted;
3337         int onoff = 1;
3338
3339         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
3340                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
3341         else
3342                 ms = data * 1000;
3343
3344         /* save initial values */
3345         spin_lock_bh(&sky2->phy_lock);
3346         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3347                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3348                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3349                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
3350                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3351         } else {
3352                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
3353                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
3354         }
3355
3356         interrupted = 0;
3357         while (!interrupted && ms > 0) {
3358                 sky2_led(hw, port, onoff);
3359                 onoff = !onoff;
3360
3361                 spin_unlock_bh(&sky2->phy_lock);
3362                 interrupted = msleep_interruptible(250);
3363                 spin_lock_bh(&sky2->phy_lock);
3364
3365                 ms -= 250;
3366         }
3367
3368         /* resume regularly scheduled programming */
3369         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3370                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3371                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3372                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
3373                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3374         } else {
3375                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
3376                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
3377         }
3378         spin_unlock_bh(&sky2->phy_lock);
3379
3380         return 0;
3381 }
3382
3383 static void sky2_get_pauseparam(struct net_device *dev,
3384                                 struct ethtool_pauseparam *ecmd)
3385 {
3386         struct sky2_port *sky2 = netdev_priv(dev);
3387
3388         switch (sky2->flow_mode) {
3389         case FC_NONE:
3390                 ecmd->tx_pause = ecmd->rx_pause = 0;
3391                 break;
3392         case FC_TX:
3393                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3394                 break;
3395         case FC_RX:
3396                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3397                 break;
3398         case FC_BOTH:
3399                 ecmd->tx_pause = ecmd->rx_pause = 1;
3400         }
3401
3402         ecmd->autoneg = sky2->autoneg;
3403 }
3404
3405 static int sky2_set_pauseparam(struct net_device *dev,
3406                                struct ethtool_pauseparam *ecmd)
3407 {
3408         struct sky2_port *sky2 = netdev_priv(dev);
3409
3410         sky2->autoneg = ecmd->autoneg;
3411         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3412
3413         if (netif_running(dev))
3414                 sky2_phy_reinit(sky2);
3415
3416         return 0;
3417 }
3418
3419 static int sky2_get_coalesce(struct net_device *dev,
3420                              struct ethtool_coalesce *ecmd)
3421 {
3422         struct sky2_port *sky2 = netdev_priv(dev);
3423         struct sky2_hw *hw = sky2->hw;
3424
3425         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3426                 ecmd->tx_coalesce_usecs = 0;
3427         else {
3428                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3429                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3430         }
3431         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3432
3433         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3434                 ecmd->rx_coalesce_usecs = 0;
3435         else {
3436                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3437                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3438         }
3439         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3440
3441         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3442                 ecmd->rx_coalesce_usecs_irq = 0;
3443         else {
3444                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3445                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3446         }
3447
3448         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3449
3450         return 0;
3451 }
3452
3453 /* Note: this affect both ports */
3454 static int sky2_set_coalesce(struct net_device *dev,
3455                              struct ethtool_coalesce *ecmd)
3456 {
3457         struct sky2_port *sky2 = netdev_priv(dev);
3458         struct sky2_hw *hw = sky2->hw;
3459         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3460
3461         if (ecmd->tx_coalesce_usecs > tmax ||
3462             ecmd->rx_coalesce_usecs > tmax ||
3463             ecmd->rx_coalesce_usecs_irq > tmax)
3464                 return -EINVAL;
3465
3466         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
3467                 return -EINVAL;
3468         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3469                 return -EINVAL;
3470         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3471                 return -EINVAL;
3472
3473         if (ecmd->tx_coalesce_usecs == 0)
3474                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3475         else {
3476                 sky2_write32(hw, STAT_TX_TIMER_INI,
3477                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3478                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3479         }
3480         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3481
3482         if (ecmd->rx_coalesce_usecs == 0)
3483                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3484         else {
3485                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3486                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3487                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3488         }
3489         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3490
3491         if (ecmd->rx_coalesce_usecs_irq == 0)
3492                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3493         else {
3494                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3495                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3496                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3497         }
3498         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3499         return 0;
3500 }
3501
3502 static void sky2_get_ringparam(struct net_device *dev,
3503                                struct ethtool_ringparam *ering)
3504 {
3505         struct sky2_port *sky2 = netdev_priv(dev);
3506
3507         ering->rx_max_pending = RX_MAX_PENDING;
3508         ering->rx_mini_max_pending = 0;
3509         ering->rx_jumbo_max_pending = 0;
3510         ering->tx_max_pending = TX_RING_SIZE - 1;
3511
3512         ering->rx_pending = sky2->rx_pending;
3513         ering->rx_mini_pending = 0;
3514         ering->rx_jumbo_pending = 0;
3515         ering->tx_pending = sky2->tx_pending;
3516 }
3517
3518 static int sky2_set_ringparam(struct net_device *dev,
3519                               struct ethtool_ringparam *ering)
3520 {
3521         struct sky2_port *sky2 = netdev_priv(dev);
3522         int err = 0;
3523
3524         if (ering->rx_pending > RX_MAX_PENDING ||
3525             ering->rx_pending < 8 ||
3526             ering->tx_pending < MAX_SKB_TX_LE ||
3527             ering->tx_pending > TX_RING_SIZE - 1)
3528                 return -EINVAL;
3529
3530         if (netif_running(dev))
3531                 sky2_down(dev);
3532
3533         sky2->rx_pending = ering->rx_pending;
3534         sky2->tx_pending = ering->tx_pending;
3535
3536         if (netif_running(dev)) {
3537                 err = sky2_up(dev);
3538                 if (err)
3539                         dev_close(dev);
3540                 else
3541                         sky2_set_multicast(dev);
3542         }
3543
3544         return err;
3545 }
3546
3547 static int sky2_get_regs_len(struct net_device *dev)
3548 {
3549         return 0x4000;
3550 }
3551
3552 /*
3553  * Returns copy of control register region
3554  * Note: ethtool_get_regs always provides full size (16k) buffer
3555  */
3556 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3557                           void *p)
3558 {
3559         const struct sky2_port *sky2 = netdev_priv(dev);
3560         const void __iomem *io = sky2->hw->regs;
3561         unsigned int b;
3562
3563         regs->version = 1;
3564
3565         for (b = 0; b < 128; b++) {
3566                 /* This complicated switch statement is to make sure and
3567                  * only access regions that are unreserved.
3568                  * Some blocks are only valid on dual port cards.
3569                  * and block 3 has some special diagnostic registers that
3570                  * are poison.
3571                  */
3572                 switch (b) {
3573                 case 3:
3574                         /* skip diagnostic ram region */
3575                         memcpy_fromio(p + 0x10, io + 0x10, 128 - 0x10);
3576                         break;
3577
3578                 /* dual port cards only */
3579                 case 5:         /* Tx Arbiter 2 */
3580                 case 9:         /* RX2 */
3581                 case 14 ... 15: /* TX2 */
3582                 case 17: case 19: /* Ram Buffer 2 */
3583                 case 22 ... 23: /* Tx Ram Buffer 2 */
3584                 case 25:        /* Rx MAC Fifo 1 */
3585                 case 27:        /* Tx MAC Fifo 2 */
3586                 case 31:        /* GPHY 2 */
3587                 case 40 ... 47: /* Pattern Ram 2 */
3588                 case 52: case 54: /* TCP Segmentation 2 */
3589                 case 112 ... 116: /* GMAC 2 */
3590                         if (sky2->hw->ports == 1)
3591                                 goto reserved;
3592                         /* fall through */
3593                 case 0:         /* Control */
3594                 case 2:         /* Mac address */
3595                 case 4:         /* Tx Arbiter 1 */
3596                 case 7:         /* PCI express reg */
3597                 case 8:         /* RX1 */
3598                 case 12 ... 13: /* TX1 */
3599                 case 16: case 18:/* Rx Ram Buffer 1 */
3600                 case 20 ... 21: /* Tx Ram Buffer 1 */
3601                 case 24:        /* Rx MAC Fifo 1 */
3602                 case 26:        /* Tx MAC Fifo 1 */
3603                 case 28 ... 29: /* Descriptor and status unit */
3604                 case 30:        /* GPHY 1*/
3605                 case 32 ... 39: /* Pattern Ram 1 */
3606                 case 48: case 50: /* TCP Segmentation 1 */
3607                 case 56 ... 60: /* PCI space */
3608                 case 80 ... 84: /* GMAC 1 */
3609                         memcpy_fromio(p, io, 128);
3610                         break;
3611                 default:
3612 reserved:
3613                         memset(p, 0, 128);
3614                 }
3615
3616                 p += 128;
3617                 io += 128;
3618         }
3619 }
3620
3621 /* In order to do Jumbo packets on these chips, need to turn off the
3622  * transmit store/forward. Therefore checksum offload won't work.
3623  */
3624 static int no_tx_offload(struct net_device *dev)
3625 {
3626         const struct sky2_port *sky2 = netdev_priv(dev);
3627         const struct sky2_hw *hw = sky2->hw;
3628
3629         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3630 }
3631
3632 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3633 {
3634         if (data && no_tx_offload(dev))
3635                 return -EINVAL;
3636
3637         return ethtool_op_set_tx_csum(dev, data);
3638 }
3639
3640
3641 static int sky2_set_tso(struct net_device *dev, u32 data)
3642 {
3643         if (data && no_tx_offload(dev))
3644                 return -EINVAL;
3645
3646         return ethtool_op_set_tso(dev, data);
3647 }
3648
3649 static int sky2_get_eeprom_len(struct net_device *dev)
3650 {
3651         struct sky2_port *sky2 = netdev_priv(dev);
3652         u16 reg2;
3653
3654         pci_read_config_word(sky2->hw->pdev, PCI_DEV_REG2, &reg2);
3655         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3656 }
3657
3658 static u32 sky2_vpd_read(struct pci_dev *pdev, int cap, u16 offset)
3659 {
3660         u32 val;
3661
3662         pci_write_config_word(pdev, cap + PCI_VPD_ADDR, offset);
3663
3664         do {
3665                 pci_read_config_word(pdev, cap + PCI_VPD_ADDR, &offset);
3666         } while (!(offset & PCI_VPD_ADDR_F));
3667
3668         pci_read_config_dword(pdev, cap + PCI_VPD_DATA, &val);
3669         return val;
3670 }
3671
3672 static void sky2_vpd_write(struct pci_dev *pdev, int cap, u16 offset, u32 val)
3673 {
3674         pci_write_config_word(pdev, cap + PCI_VPD_DATA, val);
3675         pci_write_config_dword(pdev, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3676         do {
3677                 pci_read_config_word(pdev, cap + PCI_VPD_ADDR, &offset);
3678         } while (offset & PCI_VPD_ADDR_F);
3679 }
3680
3681 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3682                            u8 *data)
3683 {
3684         struct sky2_port *sky2 = netdev_priv(dev);
3685         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3686         int length = eeprom->len;
3687         u16 offset = eeprom->offset;
3688
3689         if (!cap)
3690                 return -EINVAL;
3691
3692         eeprom->magic = SKY2_EEPROM_MAGIC;
3693
3694         while (length > 0) {
3695                 u32 val = sky2_vpd_read(sky2->hw->pdev, cap, offset);
3696                 int n = min_t(int, length, sizeof(val));
3697
3698                 memcpy(data, &val, n);
3699                 length -= n;
3700                 data += n;
3701                 offset += n;
3702         }
3703         return 0;
3704 }
3705
3706 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3707                            u8 *data)
3708 {
3709         struct sky2_port *sky2 = netdev_priv(dev);
3710         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3711         int length = eeprom->len;
3712         u16 offset = eeprom->offset;
3713
3714         if (!cap)
3715                 return -EINVAL;
3716
3717         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3718                 return -EINVAL;
3719
3720         while (length > 0) {
3721                 u32 val;
3722                 int n = min_t(int, length, sizeof(val));
3723
3724                 if (n < sizeof(val))
3725                         val = sky2_vpd_read(sky2->hw->pdev, cap, offset);
3726                 memcpy(&val, data, n);
3727
3728                 sky2_vpd_write(sky2->hw->pdev, cap, offset, val);
3729
3730                 length -= n;
3731                 data += n;
3732                 offset += n;
3733         }
3734         return 0;
3735 }
3736
3737
3738 static const struct ethtool_ops sky2_ethtool_ops = {
3739         .get_settings   = sky2_get_settings,
3740         .set_settings   = sky2_set_settings,
3741         .get_drvinfo    = sky2_get_drvinfo,
3742         .get_wol        = sky2_get_wol,
3743         .set_wol        = sky2_set_wol,
3744         .get_msglevel   = sky2_get_msglevel,
3745         .set_msglevel   = sky2_set_msglevel,
3746         .nway_reset     = sky2_nway_reset,
3747         .get_regs_len   = sky2_get_regs_len,
3748         .get_regs       = sky2_get_regs,
3749         .get_link       = ethtool_op_get_link,
3750         .get_eeprom_len = sky2_get_eeprom_len,
3751         .get_eeprom     = sky2_get_eeprom,
3752         .set_eeprom     = sky2_set_eeprom,
3753         .set_sg         = ethtool_op_set_sg,
3754         .set_tx_csum    = sky2_set_tx_csum,
3755         .set_tso        = sky2_set_tso,
3756         .get_rx_csum    = sky2_get_rx_csum,
3757         .set_rx_csum    = sky2_set_rx_csum,
3758         .get_strings    = sky2_get_strings,
3759         .get_coalesce   = sky2_get_coalesce,
3760         .set_coalesce   = sky2_set_coalesce,
3761         .get_ringparam  = sky2_get_ringparam,
3762         .set_ringparam  = sky2_set_ringparam,
3763         .get_pauseparam = sky2_get_pauseparam,
3764         .set_pauseparam = sky2_set_pauseparam,
3765         .phys_id        = sky2_phys_id,
3766         .get_sset_count = sky2_get_sset_count,
3767         .get_ethtool_stats = sky2_get_ethtool_stats,
3768 };
3769
3770 #ifdef CONFIG_SKY2_DEBUG
3771
3772 static struct dentry *sky2_debug;
3773
3774 static int sky2_debug_show(struct seq_file *seq, void *v)
3775 {
3776         struct net_device *dev = seq->private;
3777         const struct sky2_port *sky2 = netdev_priv(dev);
3778         struct sky2_hw *hw = sky2->hw;
3779         unsigned port = sky2->port;
3780         unsigned idx, last;
3781         int sop;
3782
3783         if (!netif_running(dev))
3784                 return -ENETDOWN;
3785
3786         seq_printf(seq, "IRQ src=%x mask=%x control=%x\n",
3787                    sky2_read32(hw, B0_ISRC),
3788                    sky2_read32(hw, B0_IMSK),
3789                    sky2_read32(hw, B0_Y2_SP_ICR));
3790
3791         napi_disable(&hw->napi);
3792         last = sky2_read16(hw, STAT_PUT_IDX);
3793
3794         if (hw->st_idx == last)
3795                 seq_puts(seq, "Status ring (empty)\n");
3796         else {
3797                 seq_puts(seq, "Status ring\n");
3798                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
3799                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
3800                         const struct sky2_status_le *le = hw->st_le + idx;
3801                         seq_printf(seq, "[%d] %#x %d %#x\n",
3802                                    idx, le->opcode, le->length, le->status);
3803                 }
3804                 seq_puts(seq, "\n");
3805         }
3806
3807         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
3808                    sky2->tx_cons, sky2->tx_prod,
3809                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
3810                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
3811
3812         /* Dump contents of tx ring */
3813         sop = 1;
3814         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < TX_RING_SIZE;
3815              idx = RING_NEXT(idx, TX_RING_SIZE)) {
3816                 const struct sky2_tx_le *le = sky2->tx_le + idx;
3817                 u32 a = le32_to_cpu(le->addr);
3818
3819                 if (sop)
3820                         seq_printf(seq, "%u:", idx);
3821                 sop = 0;
3822
3823                 switch(le->opcode & ~HW_OWNER) {
3824                 case OP_ADDR64:
3825                         seq_printf(seq, " %#x:", a);
3826                         break;
3827                 case OP_LRGLEN:
3828                         seq_printf(seq, " mtu=%d", a);
3829                         break;
3830                 case OP_VLAN:
3831                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
3832                         break;
3833                 case OP_TCPLISW:
3834                         seq_printf(seq, " csum=%#x", a);
3835                         break;
3836                 case OP_LARGESEND:
3837                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
3838                         break;
3839                 case OP_PACKET:
3840                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
3841                         break;
3842                 case OP_BUFFER:
3843                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
3844                         break;
3845                 default:
3846                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
3847                                    a, le16_to_cpu(le->length));
3848                 }
3849
3850                 if (le->ctrl & EOP) {
3851                         seq_putc(seq, '\n');
3852                         sop = 1;
3853                 }
3854         }
3855
3856         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
3857                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
3858                    last = sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
3859                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
3860
3861         napi_enable(&hw->napi);
3862         return 0;
3863 }
3864
3865 static int sky2_debug_open(struct inode *inode, struct file *file)
3866 {
3867         return single_open(file, sky2_debug_show, inode->i_private);
3868 }
3869
3870 static const struct file_operations sky2_debug_fops = {
3871         .owner          = THIS_MODULE,
3872         .open           = sky2_debug_open,
3873         .read           = seq_read,
3874         .llseek         = seq_lseek,
3875         .release        = single_release,
3876 };
3877
3878 /*
3879  * Use network device events to create/remove/rename
3880  * debugfs file entries
3881  */
3882 static int sky2_device_event(struct notifier_block *unused,
3883                              unsigned long event, void *ptr)
3884 {
3885         struct net_device *dev = ptr;
3886         struct sky2_port *sky2 = netdev_priv(dev);
3887
3888         if (dev->open != sky2_up || !sky2_debug)
3889                 return NOTIFY_DONE;
3890
3891         switch(event) {
3892         case NETDEV_CHANGENAME:
3893                 if (sky2->debugfs) {
3894                         sky2->debugfs = debugfs_rename(sky2_debug, sky2->debugfs,
3895                                                        sky2_debug, dev->name);
3896                 }
3897                 break;
3898
3899         case NETDEV_GOING_DOWN:
3900                 if (sky2->debugfs) {
3901                         printk(KERN_DEBUG PFX "%s: remove debugfs\n",
3902                                dev->name);
3903                         debugfs_remove(sky2->debugfs);
3904                         sky2->debugfs = NULL;
3905                 }
3906                 break;
3907
3908         case NETDEV_UP:
3909                 sky2->debugfs = debugfs_create_file(dev->name, S_IRUGO,
3910                                                     sky2_debug, dev,
3911                                                     &sky2_debug_fops);
3912                 if (IS_ERR(sky2->debugfs))
3913                         sky2->debugfs = NULL;
3914         }
3915
3916         return NOTIFY_DONE;
3917 }
3918
3919 static struct notifier_block sky2_notifier = {
3920         .notifier_call = sky2_device_event,
3921 };
3922
3923
3924 static __init void sky2_debug_init(void)
3925 {
3926         struct dentry *ent;
3927
3928         ent = debugfs_create_dir("sky2", NULL);
3929         if (!ent || IS_ERR(ent))
3930                 return;
3931
3932         sky2_debug = ent;
3933         register_netdevice_notifier(&sky2_notifier);
3934 }
3935
3936 static __exit void sky2_debug_cleanup(void)
3937 {
3938         if (sky2_debug) {
3939                 unregister_netdevice_notifier(&sky2_notifier);
3940                 debugfs_remove(sky2_debug);
3941                 sky2_debug = NULL;
3942         }
3943 }
3944
3945 #else
3946 #define sky2_debug_init()
3947 #define sky2_debug_cleanup()
3948 #endif
3949
3950
3951 /* Initialize network device */
3952 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3953                                                      unsigned port,
3954                                                      int highmem, int wol)
3955 {
3956         struct sky2_port *sky2;
3957         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3958
3959         if (!dev) {
3960                 dev_err(&hw->pdev->dev, "etherdev alloc failed\n");
3961                 return NULL;
3962         }
3963
3964         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3965         dev->irq = hw->pdev->irq;
3966         dev->open = sky2_up;
3967         dev->stop = sky2_down;
3968         dev->do_ioctl = sky2_ioctl;
3969         dev->hard_start_xmit = sky2_xmit_frame;
3970         dev->set_multicast_list = sky2_set_multicast;
3971         dev->set_mac_address = sky2_set_mac_address;
3972         dev->change_mtu = sky2_change_mtu;
3973         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3974         dev->tx_timeout = sky2_tx_timeout;
3975         dev->watchdog_timeo = TX_WATCHDOG;
3976 #ifdef CONFIG_NET_POLL_CONTROLLER
3977         dev->poll_controller = sky2_netpoll;
3978 #endif
3979
3980         sky2 = netdev_priv(dev);
3981         sky2->netdev = dev;
3982         sky2->hw = hw;
3983         sky2->msg_enable = netif_msg_init(debug, default_msg);
3984
3985         /* Auto speed and flow control */
3986         sky2->autoneg = AUTONEG_ENABLE;
3987         sky2->flow_mode = FC_BOTH;
3988
3989         sky2->duplex = -1;
3990         sky2->speed = -1;
3991         sky2->advertising = sky2_supported_modes(hw);
3992         sky2->rx_csum = 1;
3993         sky2->wol = wol;
3994
3995         spin_lock_init(&sky2->phy_lock);
3996         sky2->tx_pending = TX_DEF_PENDING;
3997         sky2->rx_pending = RX_DEF_PENDING;
3998
3999         hw->dev[port] = dev;
4000
4001         sky2->port = port;
4002
4003         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
4004         if (highmem)
4005                 dev->features |= NETIF_F_HIGHDMA;
4006
4007 #ifdef SKY2_VLAN_TAG_USED
4008         /* The workaround for FE+ status conflicts with VLAN tag detection. */
4009         if (!(sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
4010               sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0)) {
4011                 dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
4012                 dev->vlan_rx_register = sky2_vlan_rx_register;
4013         }
4014 #endif
4015
4016         /* read the mac address */
4017         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
4018         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
4019
4020         return dev;
4021 }
4022
4023 static void __devinit sky2_show_addr(struct net_device *dev)
4024 {
4025         const struct sky2_port *sky2 = netdev_priv(dev);
4026         DECLARE_MAC_BUF(mac);
4027
4028         if (netif_msg_probe(sky2))
4029                 printk(KERN_INFO PFX "%s: addr %s\n",
4030                        dev->name, print_mac(mac, dev->dev_addr));
4031 }
4032
4033 /* Handle software interrupt used during MSI test */
4034 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
4035 {
4036         struct sky2_hw *hw = dev_id;
4037         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
4038
4039         if (status == 0)
4040                 return IRQ_NONE;
4041
4042         if (status & Y2_IS_IRQ_SW) {
4043                 hw->flags |= SKY2_HW_USE_MSI;
4044                 wake_up(&hw->msi_wait);
4045                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4046         }
4047         sky2_write32(hw, B0_Y2_SP_ICR, 2);
4048
4049         return IRQ_HANDLED;
4050 }
4051
4052 /* Test interrupt path by forcing a a software IRQ */
4053 static int __devinit sky2_test_msi(struct sky2_hw *hw)
4054 {
4055         struct pci_dev *pdev = hw->pdev;
4056         int err;
4057
4058         init_waitqueue_head (&hw->msi_wait);
4059
4060         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
4061
4062         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
4063         if (err) {
4064                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4065                 return err;
4066         }
4067
4068         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
4069         sky2_read8(hw, B0_CTST);
4070
4071         wait_event_timeout(hw->msi_wait, (hw->flags & SKY2_HW_USE_MSI), HZ/10);
4072
4073         if (!(hw->flags & SKY2_HW_USE_MSI)) {
4074                 /* MSI test failed, go back to INTx mode */
4075                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
4076                          "switching to INTx mode.\n");
4077
4078                 err = -EOPNOTSUPP;
4079                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4080         }
4081
4082         sky2_write32(hw, B0_IMSK, 0);
4083         sky2_read32(hw, B0_IMSK);
4084
4085         free_irq(pdev->irq, hw);
4086
4087         return err;
4088 }
4089
4090 static int __devinit pci_wake_enabled(struct pci_dev *dev)
4091 {
4092         int pm  = pci_find_capability(dev, PCI_CAP_ID_PM);
4093         u16 value;
4094
4095         if (!pm)
4096                 return 0;
4097         if (pci_read_config_word(dev, pm + PCI_PM_CTRL, &value))
4098                 return 0;
4099         return value & PCI_PM_CTRL_PME_ENABLE;
4100 }
4101
4102 static int __devinit sky2_probe(struct pci_dev *pdev,
4103                                 const struct pci_device_id *ent)
4104 {
4105         struct net_device *dev;
4106         struct sky2_hw *hw;
4107         int err, using_dac = 0, wol_default;
4108
4109         err = pci_enable_device(pdev);
4110         if (err) {
4111                 dev_err(&pdev->dev, "cannot enable PCI device\n");
4112                 goto err_out;
4113         }
4114
4115         err = pci_request_regions(pdev, DRV_NAME);
4116         if (err) {
4117                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
4118                 goto err_out_disable;
4119         }
4120
4121         pci_set_master(pdev);
4122
4123         if (sizeof(dma_addr_t) > sizeof(u32) &&
4124             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
4125                 using_dac = 1;
4126                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
4127                 if (err < 0) {
4128                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
4129                                 "for consistent allocations\n");
4130                         goto err_out_free_regions;
4131                 }
4132         } else {
4133                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
4134                 if (err) {
4135                         dev_err(&pdev->dev, "no usable DMA configuration\n");
4136                         goto err_out_free_regions;
4137                 }
4138         }
4139
4140         wol_default = pci_wake_enabled(pdev) ? WAKE_MAGIC : 0;
4141
4142         err = -ENOMEM;
4143         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
4144         if (!hw) {
4145                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
4146                 goto err_out_free_regions;
4147         }
4148
4149         hw->pdev = pdev;
4150
4151         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
4152         if (!hw->regs) {
4153                 dev_err(&pdev->dev, "cannot map device registers\n");
4154                 goto err_out_free_hw;
4155         }
4156
4157 #ifdef __BIG_ENDIAN
4158         /* The sk98lin vendor driver uses hardware byte swapping but
4159          * this driver uses software swapping.
4160          */
4161         {
4162                 u32 reg;
4163                 pci_read_config_dword(pdev,PCI_DEV_REG2, &reg);
4164                 reg &= ~PCI_REV_DESC;
4165                 pci_write_config_dword(pdev, PCI_DEV_REG2, reg);
4166         }
4167 #endif
4168
4169         /* ring for status responses */
4170         hw->st_le = pci_alloc_consistent(pdev, STATUS_LE_BYTES, &hw->st_dma);
4171         if (!hw->st_le)
4172                 goto err_out_iounmap;
4173
4174         err = sky2_init(hw);
4175         if (err)
4176                 goto err_out_iounmap;
4177
4178         dev_info(&pdev->dev, "v%s addr 0x%llx irq %d Yukon-%s (0x%x) rev %d\n",
4179                DRV_VERSION, (unsigned long long)pci_resource_start(pdev, 0),
4180                pdev->irq, yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
4181                hw->chip_id, hw->chip_rev);
4182
4183         sky2_reset(hw);
4184
4185         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4186         if (!dev) {
4187                 err = -ENOMEM;
4188                 goto err_out_free_pci;
4189         }
4190
4191         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4192                 err = sky2_test_msi(hw);
4193                 if (err == -EOPNOTSUPP)
4194                         pci_disable_msi(pdev);
4195                 else if (err)
4196                         goto err_out_free_netdev;
4197         }
4198
4199         err = register_netdev(dev);
4200         if (err) {
4201                 dev_err(&pdev->dev, "cannot register net device\n");
4202                 goto err_out_free_netdev;
4203         }
4204
4205         netif_napi_add(dev, &hw->napi, sky2_poll, NAPI_WEIGHT);
4206
4207         err = request_irq(pdev->irq, sky2_intr,
4208                           (hw->flags & SKY2_HW_USE_MSI) ? 0 : IRQF_SHARED,
4209                           dev->name, hw);
4210         if (err) {
4211                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4212                 goto err_out_unregister;
4213         }
4214         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4215         napi_enable(&hw->napi);
4216
4217         sky2_show_addr(dev);
4218
4219         if (hw->ports > 1) {
4220                 struct net_device *dev1;
4221
4222                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4223                 if (!dev1)
4224                         dev_warn(&pdev->dev, "allocation for second device failed\n");
4225                 else if ((err = register_netdev(dev1))) {
4226                         dev_warn(&pdev->dev,
4227                                  "register of second port failed (%d)\n", err);
4228                         hw->dev[1] = NULL;
4229                         free_netdev(dev1);
4230                 } else
4231                         sky2_show_addr(dev1);
4232         }
4233
4234         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4235         INIT_WORK(&hw->restart_work, sky2_restart);
4236
4237         pci_set_drvdata(pdev, hw);
4238
4239         return 0;
4240
4241 err_out_unregister:
4242         if (hw->flags & SKY2_HW_USE_MSI)
4243                 pci_disable_msi(pdev);
4244         unregister_netdev(dev);
4245 err_out_free_netdev:
4246         free_netdev(dev);
4247 err_out_free_pci:
4248         sky2_write8(hw, B0_CTST, CS_RST_SET);
4249         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4250 err_out_iounmap:
4251         iounmap(hw->regs);
4252 err_out_free_hw:
4253         kfree(hw);
4254 err_out_free_regions:
4255         pci_release_regions(pdev);
4256 err_out_disable:
4257         pci_disable_device(pdev);
4258 err_out:
4259         pci_set_drvdata(pdev, NULL);
4260         return err;
4261 }
4262
4263 static void __devexit sky2_remove(struct pci_dev *pdev)
4264 {
4265         struct sky2_hw *hw = pci_get_drvdata(pdev);
4266         int i;
4267
4268         if (!hw)
4269                 return;
4270
4271         del_timer_sync(&hw->watchdog_timer);
4272         cancel_work_sync(&hw->restart_work);
4273
4274         for (i = hw->ports-1; i >= 0; --i)
4275                 unregister_netdev(hw->dev[i]);
4276
4277         sky2_write32(hw, B0_IMSK, 0);
4278
4279         sky2_power_aux(hw);
4280
4281         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
4282         sky2_write8(hw, B0_CTST, CS_RST_SET);
4283         sky2_read8(hw, B0_CTST);
4284
4285         free_irq(pdev->irq, hw);
4286         if (hw->flags & SKY2_HW_USE_MSI)
4287                 pci_disable_msi(pdev);
4288         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4289         pci_release_regions(pdev);
4290         pci_disable_device(pdev);
4291
4292         for (i = hw->ports-1; i >= 0; --i)
4293                 free_netdev(hw->dev[i]);
4294
4295         iounmap(hw->regs);
4296         kfree(hw);
4297
4298         pci_set_drvdata(pdev, NULL);
4299 }
4300
4301 #ifdef CONFIG_PM
4302 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4303 {
4304         struct sky2_hw *hw = pci_get_drvdata(pdev);
4305         int i, wol = 0;
4306
4307         if (!hw)
4308                 return 0;
4309
4310         for (i = 0; i < hw->ports; i++) {
4311                 struct net_device *dev = hw->dev[i];
4312                 struct sky2_port *sky2 = netdev_priv(dev);
4313
4314                 if (netif_running(dev))
4315                         sky2_down(dev);
4316
4317                 if (sky2->wol)
4318                         sky2_wol_init(sky2);
4319
4320                 wol |= sky2->wol;
4321         }
4322
4323         sky2_write32(hw, B0_IMSK, 0);
4324         napi_disable(&hw->napi);
4325         sky2_power_aux(hw);
4326
4327         pci_save_state(pdev);
4328         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4329         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4330
4331         return 0;
4332 }
4333
4334 static int sky2_resume(struct pci_dev *pdev)
4335 {
4336         struct sky2_hw *hw = pci_get_drvdata(pdev);
4337         int i, err;
4338
4339         if (!hw)
4340                 return 0;
4341
4342         err = pci_set_power_state(pdev, PCI_D0);
4343         if (err)
4344                 goto out;
4345
4346         err = pci_restore_state(pdev);
4347         if (err)
4348                 goto out;
4349
4350         pci_enable_wake(pdev, PCI_D0, 0);
4351
4352         /* Re-enable all clocks */
4353         if (hw->chip_id == CHIP_ID_YUKON_EX ||
4354             hw->chip_id == CHIP_ID_YUKON_EC_U ||
4355             hw->chip_id == CHIP_ID_YUKON_FE_P)
4356                 pci_write_config_dword(pdev, PCI_DEV_REG3, 0);
4357
4358         sky2_reset(hw);
4359         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4360         napi_enable(&hw->napi);
4361
4362         for (i = 0; i < hw->ports; i++) {
4363                 struct net_device *dev = hw->dev[i];
4364                 if (netif_running(dev)) {
4365                         err = sky2_up(dev);
4366                         if (err) {
4367                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
4368                                        dev->name, err);
4369                                 dev_close(dev);
4370                                 goto out;
4371                         }
4372
4373                         sky2_set_multicast(dev);
4374                 }
4375         }
4376
4377         return 0;
4378 out:
4379         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4380         pci_disable_device(pdev);
4381         return err;
4382 }
4383 #endif
4384
4385 static void sky2_shutdown(struct pci_dev *pdev)
4386 {
4387         struct sky2_hw *hw = pci_get_drvdata(pdev);
4388         int i, wol = 0;
4389
4390         if (!hw)
4391                 return;
4392
4393         del_timer_sync(&hw->watchdog_timer);
4394
4395         for (i = 0; i < hw->ports; i++) {
4396                 struct net_device *dev = hw->dev[i];
4397                 struct sky2_port *sky2 = netdev_priv(dev);
4398
4399                 if (sky2->wol) {
4400                         wol = 1;
4401                         sky2_wol_init(sky2);
4402                 }
4403         }
4404
4405         if (wol)
4406                 sky2_power_aux(hw);
4407
4408         pci_enable_wake(pdev, PCI_D3hot, wol);
4409         pci_enable_wake(pdev, PCI_D3cold, wol);
4410
4411         pci_disable_device(pdev);
4412         pci_set_power_state(pdev, PCI_D3hot);
4413
4414 }
4415
4416 static struct pci_driver sky2_driver = {
4417         .name = DRV_NAME,
4418         .id_table = sky2_id_table,
4419         .probe = sky2_probe,
4420         .remove = __devexit_p(sky2_remove),
4421 #ifdef CONFIG_PM
4422         .suspend = sky2_suspend,
4423         .resume = sky2_resume,
4424 #endif
4425         .shutdown = sky2_shutdown,
4426 };
4427
4428 static int __init sky2_init_module(void)
4429 {
4430         sky2_debug_init();
4431         return pci_register_driver(&sky2_driver);
4432 }
4433
4434 static void __exit sky2_cleanup_module(void)
4435 {
4436         pci_unregister_driver(&sky2_driver);
4437         sky2_debug_cleanup();
4438 }
4439
4440 module_init(sky2_init_module);
4441 module_exit(sky2_cleanup_module);
4442
4443 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4444 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4445 MODULE_LICENSE("GPL");
4446 MODULE_VERSION(DRV_VERSION);