Merge master.kernel.org:/home/rmk/linux-2.6-drvmodel
[linux-2.6] / arch / ia64 / kernel / setup.c
1 /*
2  * Architecture-specific setup.
3  *
4  * Copyright (C) 1998-2001, 2003-2004 Hewlett-Packard Co
5  *      David Mosberger-Tang <davidm@hpl.hp.com>
6  *      Stephane Eranian <eranian@hpl.hp.com>
7  * Copyright (C) 2000, 2004 Intel Corp
8  *      Rohit Seth <rohit.seth@intel.com>
9  *      Suresh Siddha <suresh.b.siddha@intel.com>
10  *      Gordon Jin <gordon.jin@intel.com>
11  * Copyright (C) 1999 VA Linux Systems
12  * Copyright (C) 1999 Walt Drummond <drummond@valinux.com>
13  *
14  * 12/26/04 S.Siddha, G.Jin, R.Seth
15  *                      Add multi-threading and multi-core detection
16  * 11/12/01 D.Mosberger Convert get_cpuinfo() to seq_file based show_cpuinfo().
17  * 04/04/00 D.Mosberger renamed cpu_initialized to cpu_online_map
18  * 03/31/00 R.Seth      cpu_initialized and current->processor fixes
19  * 02/04/00 D.Mosberger some more get_cpuinfo fixes...
20  * 02/01/00 R.Seth      fixed get_cpuinfo for SMP
21  * 01/07/99 S.Eranian   added the support for command line argument
22  * 06/24/99 W.Drummond  added boot_cpu_data.
23  * 05/28/05 Z. Menyhart Dynamic stride size for "flush_icache_range()"
24  */
25 #include <linux/config.h>
26 #include <linux/module.h>
27 #include <linux/init.h>
28
29 #include <linux/acpi.h>
30 #include <linux/bootmem.h>
31 #include <linux/console.h>
32 #include <linux/delay.h>
33 #include <linux/kernel.h>
34 #include <linux/reboot.h>
35 #include <linux/sched.h>
36 #include <linux/seq_file.h>
37 #include <linux/string.h>
38 #include <linux/threads.h>
39 #include <linux/tty.h>
40 #include <linux/serial.h>
41 #include <linux/serial_core.h>
42 #include <linux/efi.h>
43 #include <linux/initrd.h>
44 #include <linux/platform.h>
45 #include <linux/pm.h>
46
47 #include <asm/ia32.h>
48 #include <asm/machvec.h>
49 #include <asm/mca.h>
50 #include <asm/meminit.h>
51 #include <asm/page.h>
52 #include <asm/patch.h>
53 #include <asm/pgtable.h>
54 #include <asm/processor.h>
55 #include <asm/sal.h>
56 #include <asm/sections.h>
57 #include <asm/serial.h>
58 #include <asm/setup.h>
59 #include <asm/smp.h>
60 #include <asm/system.h>
61 #include <asm/unistd.h>
62
63 #if defined(CONFIG_SMP) && (IA64_CPU_SIZE > PAGE_SIZE)
64 # error "struct cpuinfo_ia64 too big!"
65 #endif
66
67 #ifdef CONFIG_SMP
68 unsigned long __per_cpu_offset[NR_CPUS];
69 EXPORT_SYMBOL(__per_cpu_offset);
70 #endif
71
72 DEFINE_PER_CPU(struct cpuinfo_ia64, cpu_info);
73 DEFINE_PER_CPU(unsigned long, local_per_cpu_offset);
74 DEFINE_PER_CPU(unsigned long, ia64_phys_stacked_size_p8);
75 unsigned long ia64_cycles_per_usec;
76 struct ia64_boot_param *ia64_boot_param;
77 struct screen_info screen_info;
78 unsigned long vga_console_iobase;
79 unsigned long vga_console_membase;
80
81 static struct resource data_resource = {
82         .name   = "Kernel data",
83         .flags  = IORESOURCE_BUSY | IORESOURCE_MEM
84 };
85
86 static struct resource code_resource = {
87         .name   = "Kernel code",
88         .flags  = IORESOURCE_BUSY | IORESOURCE_MEM
89 };
90 extern void efi_initialize_iomem_resources(struct resource *,
91                 struct resource *);
92 extern char _text[], _end[], _etext[];
93
94 unsigned long ia64_max_cacheline_size;
95
96 int dma_get_cache_alignment(void)
97 {
98         return ia64_max_cacheline_size;
99 }
100 EXPORT_SYMBOL(dma_get_cache_alignment);
101
102 unsigned long ia64_iobase;      /* virtual address for I/O accesses */
103 EXPORT_SYMBOL(ia64_iobase);
104 struct io_space io_space[MAX_IO_SPACES];
105 EXPORT_SYMBOL(io_space);
106 unsigned int num_io_spaces;
107
108 /*
109  * "flush_icache_range()" needs to know what processor dependent stride size to use
110  * when it makes i-cache(s) coherent with d-caches.
111  */
112 #define I_CACHE_STRIDE_SHIFT    5       /* Safest way to go: 32 bytes by 32 bytes */
113 unsigned long ia64_i_cache_stride_shift = ~0;
114
115 /*
116  * The merge_mask variable needs to be set to (max(iommu_page_size(iommu)) - 1).  This
117  * mask specifies a mask of address bits that must be 0 in order for two buffers to be
118  * mergeable by the I/O MMU (i.e., the end address of the first buffer and the start
119  * address of the second buffer must be aligned to (merge_mask+1) in order to be
120  * mergeable).  By default, we assume there is no I/O MMU which can merge physically
121  * discontiguous buffers, so we set the merge_mask to ~0UL, which corresponds to a iommu
122  * page-size of 2^64.
123  */
124 unsigned long ia64_max_iommu_merge_mask = ~0UL;
125 EXPORT_SYMBOL(ia64_max_iommu_merge_mask);
126
127 /*
128  * We use a special marker for the end of memory and it uses the extra (+1) slot
129  */
130 struct rsvd_region rsvd_region[IA64_MAX_RSVD_REGIONS + 1];
131 int num_rsvd_regions;
132
133
134 /*
135  * Filter incoming memory segments based on the primitive map created from the boot
136  * parameters. Segments contained in the map are removed from the memory ranges. A
137  * caller-specified function is called with the memory ranges that remain after filtering.
138  * This routine does not assume the incoming segments are sorted.
139  */
140 int
141 filter_rsvd_memory (unsigned long start, unsigned long end, void *arg)
142 {
143         unsigned long range_start, range_end, prev_start;
144         void (*func)(unsigned long, unsigned long, int);
145         int i;
146
147 #if IGNORE_PFN0
148         if (start == PAGE_OFFSET) {
149                 printk(KERN_WARNING "warning: skipping physical page 0\n");
150                 start += PAGE_SIZE;
151                 if (start >= end) return 0;
152         }
153 #endif
154         /*
155          * lowest possible address(walker uses virtual)
156          */
157         prev_start = PAGE_OFFSET;
158         func = arg;
159
160         for (i = 0; i < num_rsvd_regions; ++i) {
161                 range_start = max(start, prev_start);
162                 range_end   = min(end, rsvd_region[i].start);
163
164                 if (range_start < range_end)
165                         call_pernode_memory(__pa(range_start), range_end - range_start, func);
166
167                 /* nothing more available in this segment */
168                 if (range_end == end) return 0;
169
170                 prev_start = rsvd_region[i].end;
171         }
172         /* end of memory marker allows full processing inside loop body */
173         return 0;
174 }
175
176 static void
177 sort_regions (struct rsvd_region *rsvd_region, int max)
178 {
179         int j;
180
181         /* simple bubble sorting */
182         while (max--) {
183                 for (j = 0; j < max; ++j) {
184                         if (rsvd_region[j].start > rsvd_region[j+1].start) {
185                                 struct rsvd_region tmp;
186                                 tmp = rsvd_region[j];
187                                 rsvd_region[j] = rsvd_region[j + 1];
188                                 rsvd_region[j + 1] = tmp;
189                         }
190                 }
191         }
192 }
193
194 /*
195  * Request address space for all standard resources
196  */
197 static int __init register_memory(void)
198 {
199         code_resource.start = ia64_tpa(_text);
200         code_resource.end   = ia64_tpa(_etext) - 1;
201         data_resource.start = ia64_tpa(_etext);
202         data_resource.end   = ia64_tpa(_end) - 1;
203         efi_initialize_iomem_resources(&code_resource, &data_resource);
204
205         return 0;
206 }
207
208 __initcall(register_memory);
209
210 /**
211  * reserve_memory - setup reserved memory areas
212  *
213  * Setup the reserved memory areas set aside for the boot parameters,
214  * initrd, etc.  There are currently %IA64_MAX_RSVD_REGIONS defined,
215  * see include/asm-ia64/meminit.h if you need to define more.
216  */
217 void
218 reserve_memory (void)
219 {
220         int n = 0;
221
222         /*
223          * none of the entries in this table overlap
224          */
225         rsvd_region[n].start = (unsigned long) ia64_boot_param;
226         rsvd_region[n].end   = rsvd_region[n].start + sizeof(*ia64_boot_param);
227         n++;
228
229         rsvd_region[n].start = (unsigned long) __va(ia64_boot_param->efi_memmap);
230         rsvd_region[n].end   = rsvd_region[n].start + ia64_boot_param->efi_memmap_size;
231         n++;
232
233         rsvd_region[n].start = (unsigned long) __va(ia64_boot_param->command_line);
234         rsvd_region[n].end   = (rsvd_region[n].start
235                                 + strlen(__va(ia64_boot_param->command_line)) + 1);
236         n++;
237
238         rsvd_region[n].start = (unsigned long) ia64_imva((void *)KERNEL_START);
239         rsvd_region[n].end   = (unsigned long) ia64_imva(_end);
240         n++;
241
242 #ifdef CONFIG_BLK_DEV_INITRD
243         if (ia64_boot_param->initrd_start) {
244                 rsvd_region[n].start = (unsigned long)__va(ia64_boot_param->initrd_start);
245                 rsvd_region[n].end   = rsvd_region[n].start + ia64_boot_param->initrd_size;
246                 n++;
247         }
248 #endif
249
250         efi_memmap_init(&rsvd_region[n].start, &rsvd_region[n].end);
251         n++;
252
253         /* end of memory marker */
254         rsvd_region[n].start = ~0UL;
255         rsvd_region[n].end   = ~0UL;
256         n++;
257
258         num_rsvd_regions = n;
259
260         sort_regions(rsvd_region, num_rsvd_regions);
261 }
262
263 /**
264  * find_initrd - get initrd parameters from the boot parameter structure
265  *
266  * Grab the initrd start and end from the boot parameter struct given us by
267  * the boot loader.
268  */
269 void
270 find_initrd (void)
271 {
272 #ifdef CONFIG_BLK_DEV_INITRD
273         if (ia64_boot_param->initrd_start) {
274                 initrd_start = (unsigned long)__va(ia64_boot_param->initrd_start);
275                 initrd_end   = initrd_start+ia64_boot_param->initrd_size;
276
277                 printk(KERN_INFO "Initial ramdisk at: 0x%lx (%lu bytes)\n",
278                        initrd_start, ia64_boot_param->initrd_size);
279         }
280 #endif
281 }
282
283 static void __init
284 io_port_init (void)
285 {
286         unsigned long phys_iobase;
287
288         /*
289          * Set `iobase' based on the EFI memory map or, failing that, the
290          * value firmware left in ar.k0.
291          *
292          * Note that in ia32 mode, IN/OUT instructions use ar.k0 to compute
293          * the port's virtual address, so ia32_load_state() loads it with a
294          * user virtual address.  But in ia64 mode, glibc uses the
295          * *physical* address in ar.k0 to mmap the appropriate area from
296          * /dev/mem, and the inX()/outX() interfaces use MMIO.  In both
297          * cases, user-mode can only use the legacy 0-64K I/O port space.
298          *
299          * ar.k0 is not involved in kernel I/O port accesses, which can use
300          * any of the I/O port spaces and are done via MMIO using the
301          * virtual mmio_base from the appropriate io_space[].
302          */
303         phys_iobase = efi_get_iobase();
304         if (!phys_iobase) {
305                 phys_iobase = ia64_get_kr(IA64_KR_IO_BASE);
306                 printk(KERN_INFO "No I/O port range found in EFI memory map, "
307                         "falling back to AR.KR0 (0x%lx)\n", phys_iobase);
308         }
309         ia64_iobase = (unsigned long) ioremap(phys_iobase, 0);
310         ia64_set_kr(IA64_KR_IO_BASE, __pa(ia64_iobase));
311
312         /* setup legacy IO port space */
313         io_space[0].mmio_base = ia64_iobase;
314         io_space[0].sparse = 1;
315         num_io_spaces = 1;
316 }
317
318 /**
319  * early_console_setup - setup debugging console
320  *
321  * Consoles started here require little enough setup that we can start using
322  * them very early in the boot process, either right after the machine
323  * vector initialization, or even before if the drivers can detect their hw.
324  *
325  * Returns non-zero if a console couldn't be setup.
326  */
327 static inline int __init
328 early_console_setup (char *cmdline)
329 {
330         int earlycons = 0;
331
332 #ifdef CONFIG_SERIAL_SGI_L1_CONSOLE
333         {
334                 extern int sn_serial_console_early_setup(void);
335                 if (!sn_serial_console_early_setup())
336                         earlycons++;
337         }
338 #endif
339 #ifdef CONFIG_EFI_PCDP
340         if (!efi_setup_pcdp_console(cmdline))
341                 earlycons++;
342 #endif
343 #ifdef CONFIG_SERIAL_8250_CONSOLE
344         if (!early_serial_console_init(cmdline))
345                 earlycons++;
346 #endif
347
348         return (earlycons) ? 0 : -1;
349 }
350
351 static inline void
352 mark_bsp_online (void)
353 {
354 #ifdef CONFIG_SMP
355         /* If we register an early console, allow CPU 0 to printk */
356         cpu_set(smp_processor_id(), cpu_online_map);
357 #endif
358 }
359
360 #ifdef CONFIG_SMP
361 static void
362 check_for_logical_procs (void)
363 {
364         pal_logical_to_physical_t info;
365         s64 status;
366
367         status = ia64_pal_logical_to_phys(0, &info);
368         if (status == -1) {
369                 printk(KERN_INFO "No logical to physical processor mapping "
370                        "available\n");
371                 return;
372         }
373         if (status) {
374                 printk(KERN_ERR "ia64_pal_logical_to_phys failed with %ld\n",
375                        status);
376                 return;
377         }
378         /*
379          * Total number of siblings that BSP has.  Though not all of them 
380          * may have booted successfully. The correct number of siblings 
381          * booted is in info.overview_num_log.
382          */
383         smp_num_siblings = info.overview_tpc;
384         smp_num_cpucores = info.overview_cpp;
385 }
386 #endif
387
388 void __init
389 setup_arch (char **cmdline_p)
390 {
391         unw_init();
392
393         ia64_patch_vtop((u64) __start___vtop_patchlist, (u64) __end___vtop_patchlist);
394
395         *cmdline_p = __va(ia64_boot_param->command_line);
396         strlcpy(saved_command_line, *cmdline_p, COMMAND_LINE_SIZE);
397
398         efi_init();
399         io_port_init();
400
401 #ifdef CONFIG_IA64_GENERIC
402         {
403                 const char *mvec_name = strstr (*cmdline_p, "machvec=");
404                 char str[64];
405
406                 if (mvec_name) {
407                         const char *end;
408                         size_t len;
409
410                         mvec_name += 8;
411                         end = strchr (mvec_name, ' ');
412                         if (end)
413                                 len = end - mvec_name;
414                         else
415                                 len = strlen (mvec_name);
416                         len = min(len, sizeof (str) - 1);
417                         strncpy (str, mvec_name, len);
418                         str[len] = '\0';
419                         mvec_name = str;
420                 } else
421                         mvec_name = acpi_get_sysname();
422                 machvec_init(mvec_name);
423         }
424 #endif
425
426         if (early_console_setup(*cmdline_p) == 0)
427                 mark_bsp_online();
428
429 #ifdef CONFIG_ACPI
430         /* Initialize the ACPI boot-time table parser */
431         acpi_table_init();
432 # ifdef CONFIG_ACPI_NUMA
433         acpi_numa_init();
434 # endif
435 #else
436 # ifdef CONFIG_SMP
437         smp_build_cpu_map();    /* happens, e.g., with the Ski simulator */
438 # endif
439 #endif /* CONFIG_APCI_BOOT */
440
441         find_memory();
442
443         /* process SAL system table: */
444         ia64_sal_init(efi.sal_systab);
445
446 #ifdef CONFIG_SMP
447         cpu_physical_id(0) = hard_smp_processor_id();
448
449         cpu_set(0, cpu_sibling_map[0]);
450         cpu_set(0, cpu_core_map[0]);
451
452         check_for_logical_procs();
453         if (smp_num_cpucores > 1)
454                 printk(KERN_INFO
455                        "cpu package is Multi-Core capable: number of cores=%d\n",
456                        smp_num_cpucores);
457         if (smp_num_siblings > 1)
458                 printk(KERN_INFO
459                        "cpu package is Multi-Threading capable: number of siblings=%d\n",
460                        smp_num_siblings);
461 #endif
462
463         cpu_init();     /* initialize the bootstrap CPU */
464         mmu_context_init();     /* initialize context_id bitmap */
465
466 #ifdef CONFIG_ACPI
467         acpi_boot_init();
468 #endif
469
470 #ifdef CONFIG_VT
471         if (!conswitchp) {
472 # if defined(CONFIG_DUMMY_CONSOLE)
473                 conswitchp = &dummy_con;
474 # endif
475 # if defined(CONFIG_VGA_CONSOLE)
476                 /*
477                  * Non-legacy systems may route legacy VGA MMIO range to system
478                  * memory.  vga_con probes the MMIO hole, so memory looks like
479                  * a VGA device to it.  The EFI memory map can tell us if it's
480                  * memory so we can avoid this problem.
481                  */
482                 if (efi_mem_type(0xA0000) != EFI_CONVENTIONAL_MEMORY)
483                         conswitchp = &vga_con;
484 # endif
485         }
486 #endif
487
488         /* enable IA-64 Machine Check Abort Handling unless disabled */
489         if (!strstr(saved_command_line, "nomca"))
490                 ia64_mca_init();
491
492         platform_setup(cmdline_p);
493         paging_init();
494 }
495
496 /*
497  * Display cpu info for all cpu's.
498  */
499 static int
500 show_cpuinfo (struct seq_file *m, void *v)
501 {
502 #ifdef CONFIG_SMP
503 #       define lpj      c->loops_per_jiffy
504 #       define cpunum   c->cpu
505 #else
506 #       define lpj      loops_per_jiffy
507 #       define cpunum   0
508 #endif
509         static struct {
510                 unsigned long mask;
511                 const char *feature_name;
512         } feature_bits[] = {
513                 { 1UL << 0, "branchlong" },
514                 { 1UL << 1, "spontaneous deferral"},
515                 { 1UL << 2, "16-byte atomic ops" }
516         };
517         char family[32], features[128], *cp, sep;
518         struct cpuinfo_ia64 *c = v;
519         unsigned long mask;
520         int i;
521
522         mask = c->features;
523
524         switch (c->family) {
525               case 0x07:        memcpy(family, "Itanium", 8); break;
526               case 0x1f:        memcpy(family, "Itanium 2", 10); break;
527               default:          sprintf(family, "%u", c->family); break;
528         }
529
530         /* build the feature string: */
531         memcpy(features, " standard", 10);
532         cp = features;
533         sep = 0;
534         for (i = 0; i < (int) ARRAY_SIZE(feature_bits); ++i) {
535                 if (mask & feature_bits[i].mask) {
536                         if (sep)
537                                 *cp++ = sep;
538                         sep = ',';
539                         *cp++ = ' ';
540                         strcpy(cp, feature_bits[i].feature_name);
541                         cp += strlen(feature_bits[i].feature_name);
542                         mask &= ~feature_bits[i].mask;
543                 }
544         }
545         if (mask) {
546                 /* print unknown features as a hex value: */
547                 if (sep)
548                         *cp++ = sep;
549                 sprintf(cp, " 0x%lx", mask);
550         }
551
552         seq_printf(m,
553                    "processor  : %d\n"
554                    "vendor     : %s\n"
555                    "arch       : IA-64\n"
556                    "family     : %s\n"
557                    "model      : %u\n"
558                    "revision   : %u\n"
559                    "archrev    : %u\n"
560                    "features   :%s\n"   /* don't change this---it _is_ right! */
561                    "cpu number : %lu\n"
562                    "cpu regs   : %u\n"
563                    "cpu MHz    : %lu.%06lu\n"
564                    "itc MHz    : %lu.%06lu\n"
565                    "BogoMIPS   : %lu.%02lu\n",
566                    cpunum, c->vendor, family, c->model, c->revision, c->archrev,
567                    features, c->ppn, c->number,
568                    c->proc_freq / 1000000, c->proc_freq % 1000000,
569                    c->itc_freq / 1000000, c->itc_freq % 1000000,
570                    lpj*HZ/500000, (lpj*HZ/5000) % 100);
571 #ifdef CONFIG_SMP
572         seq_printf(m, "siblings   : %u\n", cpus_weight(cpu_core_map[cpunum]));
573         if (c->threads_per_core > 1 || c->cores_per_socket > 1)
574                 seq_printf(m,
575                            "physical id: %u\n"
576                            "core id    : %u\n"
577                            "thread id  : %u\n",
578                            c->socket_id, c->core_id, c->thread_id);
579 #endif
580         seq_printf(m,"\n");
581
582         return 0;
583 }
584
585 static void *
586 c_start (struct seq_file *m, loff_t *pos)
587 {
588 #ifdef CONFIG_SMP
589         while (*pos < NR_CPUS && !cpu_isset(*pos, cpu_online_map))
590                 ++*pos;
591 #endif
592         return *pos < NR_CPUS ? cpu_data(*pos) : NULL;
593 }
594
595 static void *
596 c_next (struct seq_file *m, void *v, loff_t *pos)
597 {
598         ++*pos;
599         return c_start(m, pos);
600 }
601
602 static void
603 c_stop (struct seq_file *m, void *v)
604 {
605 }
606
607 struct seq_operations cpuinfo_op = {
608         .start =        c_start,
609         .next =         c_next,
610         .stop =         c_stop,
611         .show =         show_cpuinfo
612 };
613
614 void
615 identify_cpu (struct cpuinfo_ia64 *c)
616 {
617         union {
618                 unsigned long bits[5];
619                 struct {
620                         /* id 0 & 1: */
621                         char vendor[16];
622
623                         /* id 2 */
624                         u64 ppn;                /* processor serial number */
625
626                         /* id 3: */
627                         unsigned number         :  8;
628                         unsigned revision       :  8;
629                         unsigned model          :  8;
630                         unsigned family         :  8;
631                         unsigned archrev        :  8;
632                         unsigned reserved       : 24;
633
634                         /* id 4: */
635                         u64 features;
636                 } field;
637         } cpuid;
638         pal_vm_info_1_u_t vm1;
639         pal_vm_info_2_u_t vm2;
640         pal_status_t status;
641         unsigned long impl_va_msb = 50, phys_addr_size = 44;    /* Itanium defaults */
642         int i;
643
644         for (i = 0; i < 5; ++i)
645                 cpuid.bits[i] = ia64_get_cpuid(i);
646
647         memcpy(c->vendor, cpuid.field.vendor, 16);
648 #ifdef CONFIG_SMP
649         c->cpu = smp_processor_id();
650
651         /* below default values will be overwritten  by identify_siblings() 
652          * for Multi-Threading/Multi-Core capable cpu's
653          */
654         c->threads_per_core = c->cores_per_socket = c->num_log = 1;
655         c->socket_id = -1;
656
657         identify_siblings(c);
658 #endif
659         c->ppn = cpuid.field.ppn;
660         c->number = cpuid.field.number;
661         c->revision = cpuid.field.revision;
662         c->model = cpuid.field.model;
663         c->family = cpuid.field.family;
664         c->archrev = cpuid.field.archrev;
665         c->features = cpuid.field.features;
666
667         status = ia64_pal_vm_summary(&vm1, &vm2);
668         if (status == PAL_STATUS_SUCCESS) {
669                 impl_va_msb = vm2.pal_vm_info_2_s.impl_va_msb;
670                 phys_addr_size = vm1.pal_vm_info_1_s.phys_add_size;
671         }
672         c->unimpl_va_mask = ~((7L<<61) | ((1L << (impl_va_msb + 1)) - 1));
673         c->unimpl_pa_mask = ~((1L<<63) | ((1L << phys_addr_size) - 1));
674 }
675
676 void
677 setup_per_cpu_areas (void)
678 {
679         /* start_kernel() requires this... */
680 }
681
682 /*
683  * Calculate the max. cache line size.
684  *
685  * In addition, the minimum of the i-cache stride sizes is calculated for
686  * "flush_icache_range()".
687  */
688 static void
689 get_max_cacheline_size (void)
690 {
691         unsigned long line_size, max = 1;
692         u64 l, levels, unique_caches;
693         pal_cache_config_info_t cci;
694         s64 status;
695
696         status = ia64_pal_cache_summary(&levels, &unique_caches);
697         if (status != 0) {
698                 printk(KERN_ERR "%s: ia64_pal_cache_summary() failed (status=%ld)\n",
699                        __FUNCTION__, status);
700                 max = SMP_CACHE_BYTES;
701                 /* Safest setup for "flush_icache_range()" */
702                 ia64_i_cache_stride_shift = I_CACHE_STRIDE_SHIFT;
703                 goto out;
704         }
705
706         for (l = 0; l < levels; ++l) {
707                 status = ia64_pal_cache_config_info(l, /* cache_type (data_or_unified)= */ 2,
708                                                     &cci);
709                 if (status != 0) {
710                         printk(KERN_ERR
711                                "%s: ia64_pal_cache_config_info(l=%lu, 2) failed (status=%ld)\n",
712                                __FUNCTION__, l, status);
713                         max = SMP_CACHE_BYTES;
714                         /* The safest setup for "flush_icache_range()" */
715                         cci.pcci_stride = I_CACHE_STRIDE_SHIFT;
716                         cci.pcci_unified = 1;
717                 }
718                 line_size = 1 << cci.pcci_line_size;
719                 if (line_size > max)
720                         max = line_size;
721                 if (!cci.pcci_unified) {
722                         status = ia64_pal_cache_config_info(l,
723                                                     /* cache_type (instruction)= */ 1,
724                                                     &cci);
725                         if (status != 0) {
726                                 printk(KERN_ERR
727                                 "%s: ia64_pal_cache_config_info(l=%lu, 1) failed (status=%ld)\n",
728                                         __FUNCTION__, l, status);
729                                 /* The safest setup for "flush_icache_range()" */
730                                 cci.pcci_stride = I_CACHE_STRIDE_SHIFT;
731                         }
732                 }
733                 if (cci.pcci_stride < ia64_i_cache_stride_shift)
734                         ia64_i_cache_stride_shift = cci.pcci_stride;
735         }
736   out:
737         if (max > ia64_max_cacheline_size)
738                 ia64_max_cacheline_size = max;
739 }
740
741 /*
742  * cpu_init() initializes state that is per-CPU.  This function acts
743  * as a 'CPU state barrier', nothing should get across.
744  */
745 void
746 cpu_init (void)
747 {
748         extern void __devinit ia64_mmu_init (void *);
749         unsigned long num_phys_stacked;
750         pal_vm_info_2_u_t vmi;
751         unsigned int max_ctx;
752         struct cpuinfo_ia64 *cpu_info;
753         void *cpu_data;
754
755         cpu_data = per_cpu_init();
756
757         /*
758          * We set ar.k3 so that assembly code in MCA handler can compute
759          * physical addresses of per cpu variables with a simple:
760          *   phys = ar.k3 + &per_cpu_var
761          */
762         ia64_set_kr(IA64_KR_PER_CPU_DATA,
763                     ia64_tpa(cpu_data) - (long) __per_cpu_start);
764
765         get_max_cacheline_size();
766
767         /*
768          * We can't pass "local_cpu_data" to identify_cpu() because we haven't called
769          * ia64_mmu_init() yet.  And we can't call ia64_mmu_init() first because it
770          * depends on the data returned by identify_cpu().  We break the dependency by
771          * accessing cpu_data() through the canonical per-CPU address.
772          */
773         cpu_info = cpu_data + ((char *) &__ia64_per_cpu_var(cpu_info) - __per_cpu_start);
774         identify_cpu(cpu_info);
775
776 #ifdef CONFIG_MCKINLEY
777         {
778 #               define FEATURE_SET 16
779                 struct ia64_pal_retval iprv;
780
781                 if (cpu_info->family == 0x1f) {
782                         PAL_CALL_PHYS(iprv, PAL_PROC_GET_FEATURES, 0, FEATURE_SET, 0);
783                         if ((iprv.status == 0) && (iprv.v0 & 0x80) && (iprv.v2 & 0x80))
784                                 PAL_CALL_PHYS(iprv, PAL_PROC_SET_FEATURES,
785                                               (iprv.v1 | 0x80), FEATURE_SET, 0);
786                 }
787         }
788 #endif
789
790         /* Clear the stack memory reserved for pt_regs: */
791         memset(ia64_task_regs(current), 0, sizeof(struct pt_regs));
792
793         ia64_set_kr(IA64_KR_FPU_OWNER, 0);
794
795         /*
796          * Initialize the page-table base register to a global
797          * directory with all zeroes.  This ensure that we can handle
798          * TLB-misses to user address-space even before we created the
799          * first user address-space.  This may happen, e.g., due to
800          * aggressive use of lfetch.fault.
801          */
802         ia64_set_kr(IA64_KR_PT_BASE, __pa(ia64_imva(empty_zero_page)));
803
804         /*
805          * Initialize default control register to defer speculative faults except
806          * for those arising from TLB misses, which are not deferred.  The
807          * kernel MUST NOT depend on a particular setting of these bits (in other words,
808          * the kernel must have recovery code for all speculative accesses).  Turn on
809          * dcr.lc as per recommendation by the architecture team.  Most IA-32 apps
810          * shouldn't be affected by this (moral: keep your ia32 locks aligned and you'll
811          * be fine).
812          */
813         ia64_setreg(_IA64_REG_CR_DCR,  (  IA64_DCR_DP | IA64_DCR_DK | IA64_DCR_DX | IA64_DCR_DR
814                                         | IA64_DCR_DA | IA64_DCR_DD | IA64_DCR_LC));
815         atomic_inc(&init_mm.mm_count);
816         current->active_mm = &init_mm;
817         if (current->mm)
818                 BUG();
819
820         ia64_mmu_init(ia64_imva(cpu_data));
821         ia64_mca_cpu_init(ia64_imva(cpu_data));
822
823 #ifdef CONFIG_IA32_SUPPORT
824         ia32_cpu_init();
825 #endif
826
827         /* Clear ITC to eliminiate sched_clock() overflows in human time.  */
828         ia64_set_itc(0);
829
830         /* disable all local interrupt sources: */
831         ia64_set_itv(1 << 16);
832         ia64_set_lrr0(1 << 16);
833         ia64_set_lrr1(1 << 16);
834         ia64_setreg(_IA64_REG_CR_PMV, 1 << 16);
835         ia64_setreg(_IA64_REG_CR_CMCV, 1 << 16);
836
837         /* clear TPR & XTP to enable all interrupt classes: */
838         ia64_setreg(_IA64_REG_CR_TPR, 0);
839 #ifdef CONFIG_SMP
840         normal_xtp();
841 #endif
842
843         /* set ia64_ctx.max_rid to the maximum RID that is supported by all CPUs: */
844         if (ia64_pal_vm_summary(NULL, &vmi) == 0)
845                 max_ctx = (1U << (vmi.pal_vm_info_2_s.rid_size - 3)) - 1;
846         else {
847                 printk(KERN_WARNING "cpu_init: PAL VM summary failed, assuming 18 RID bits\n");
848                 max_ctx = (1U << 15) - 1;       /* use architected minimum */
849         }
850         while (max_ctx < ia64_ctx.max_ctx) {
851                 unsigned int old = ia64_ctx.max_ctx;
852                 if (cmpxchg(&ia64_ctx.max_ctx, old, max_ctx) == old)
853                         break;
854         }
855
856         if (ia64_pal_rse_info(&num_phys_stacked, NULL) != 0) {
857                 printk(KERN_WARNING "cpu_init: PAL RSE info failed; assuming 96 physical "
858                        "stacked regs\n");
859                 num_phys_stacked = 96;
860         }
861         /* size of physical stacked register partition plus 8 bytes: */
862         __get_cpu_var(ia64_phys_stacked_size_p8) = num_phys_stacked*8 + 8;
863         platform_cpu_init();
864         pm_idle = default_idle;
865 }
866
867 void
868 check_bugs (void)
869 {
870         ia64_patch_mckinley_e9((unsigned long) __start___mckinley_e9_bundles,
871                                (unsigned long) __end___mckinley_e9_bundles);
872 }