Merge branch 'for-linus' of git://git390.osdl.marist.edu/pub/scm/linux-2.6
[linux-2.6] / arch / sh / kernel / cpu / irq / intc-sh5.c
1 /*
2  * arch/sh/kernel/cpu/irq/intc-sh5.c
3  *
4  * Interrupt Controller support for SH5 INTC.
5  *
6  * Copyright (C) 2000, 2001  Paolo Alberelli
7  * Copyright (C) 2003  Paul Mundt
8  *
9  * Per-interrupt selective. IRLM=0 (Fixed priority) is not
10  * supported being useless without a cascaded interrupt
11  * controller.
12  *
13  * This file is subject to the terms and conditions of the GNU General Public
14  * License.  See the file "COPYING" in the main directory of this archive
15  * for more details.
16  */
17 #include <linux/init.h>
18 #include <linux/interrupt.h>
19 #include <linux/irq.h>
20 #include <linux/io.h>
21 #include <linux/kernel.h>
22 #include <linux/bitops.h>
23 #include <cpu/irq.h>
24 #include <asm/page.h>
25
26 /*
27  * Maybe the generic Peripheral block could move to a more
28  * generic include file. INTC Block will be defined here
29  * and only here to make INTC self-contained in a single
30  * file.
31  */
32 #define INTC_BLOCK_OFFSET       0x01000000
33
34 /* Base */
35 #define INTC_BASE               PHYS_PERIPHERAL_BLOCK + \
36                                 INTC_BLOCK_OFFSET
37
38 /* Address */
39 #define INTC_ICR_SET            (intc_virt + 0x0)
40 #define INTC_ICR_CLEAR          (intc_virt + 0x8)
41 #define INTC_INTPRI_0           (intc_virt + 0x10)
42 #define INTC_INTSRC_0           (intc_virt + 0x50)
43 #define INTC_INTSRC_1           (intc_virt + 0x58)
44 #define INTC_INTREQ_0           (intc_virt + 0x60)
45 #define INTC_INTREQ_1           (intc_virt + 0x68)
46 #define INTC_INTENB_0           (intc_virt + 0x70)
47 #define INTC_INTENB_1           (intc_virt + 0x78)
48 #define INTC_INTDSB_0           (intc_virt + 0x80)
49 #define INTC_INTDSB_1           (intc_virt + 0x88)
50
51 #define INTC_ICR_IRLM           0x1
52 #define INTC_INTPRI_PREGS       8               /* 8 Priority Registers */
53 #define INTC_INTPRI_PPREG       8               /* 8 Priorities per Register */
54
55
56 /*
57  * Mapper between the vector ordinal and the IRQ number
58  * passed to kernel/device drivers.
59  */
60 int intc_evt_to_irq[(0xE20/0x20)+1] = {
61         -1, -1, -1, -1, -1, -1, -1, -1, /* 0x000 - 0x0E0 */
62         -1, -1, -1, -1, -1, -1, -1, -1, /* 0x100 - 0x1E0 */
63          0,  0,  0,  0,  0,  1,  0,  0, /* 0x200 - 0x2E0 */
64          2,  0,  0,  3,  0,  0,  0, -1, /* 0x300 - 0x3E0 */
65         32, 33, 34, 35, 36, 37, 38, -1, /* 0x400 - 0x4E0 */
66         -1, -1, -1, 63, -1, -1, -1, -1, /* 0x500 - 0x5E0 */
67         -1, -1, 18, 19, 20, 21, 22, -1, /* 0x600 - 0x6E0 */
68         39, 40, 41, 42, -1, -1, -1, -1, /* 0x700 - 0x7E0 */
69          4,  5,  6,  7, -1, -1, -1, -1, /* 0x800 - 0x8E0 */
70         -1, -1, -1, -1, -1, -1, -1, -1, /* 0x900 - 0x9E0 */
71         12, 13, 14, 15, 16, 17, -1, -1, /* 0xA00 - 0xAE0 */
72         -1, -1, -1, -1, -1, -1, -1, -1, /* 0xB00 - 0xBE0 */
73         -1, -1, -1, -1, -1, -1, -1, -1, /* 0xC00 - 0xCE0 */
74         -1, -1, -1, -1, -1, -1, -1, -1, /* 0xD00 - 0xDE0 */
75         -1, -1                          /* 0xE00 - 0xE20 */
76 };
77
78 static unsigned long intc_virt;
79
80 static unsigned int startup_intc_irq(unsigned int irq);
81 static void shutdown_intc_irq(unsigned int irq);
82 static void enable_intc_irq(unsigned int irq);
83 static void disable_intc_irq(unsigned int irq);
84 static void mask_and_ack_intc(unsigned int);
85 static void end_intc_irq(unsigned int irq);
86
87 static struct hw_interrupt_type intc_irq_type = {
88         .typename = "INTC",
89         .startup = startup_intc_irq,
90         .shutdown = shutdown_intc_irq,
91         .enable = enable_intc_irq,
92         .disable = disable_intc_irq,
93         .ack = mask_and_ack_intc,
94         .end = end_intc_irq
95 };
96
97 static int irlm;                /* IRL mode */
98
99 static unsigned int startup_intc_irq(unsigned int irq)
100 {
101         enable_intc_irq(irq);
102         return 0; /* never anything pending */
103 }
104
105 static void shutdown_intc_irq(unsigned int irq)
106 {
107         disable_intc_irq(irq);
108 }
109
110 static void enable_intc_irq(unsigned int irq)
111 {
112         unsigned long reg;
113         unsigned long bitmask;
114
115         if ((irq <= IRQ_IRL3) && (irlm == NO_PRIORITY))
116                 printk("Trying to use straight IRL0-3 with an encoding platform.\n");
117
118         if (irq < 32) {
119                 reg = INTC_INTENB_0;
120                 bitmask = 1 << irq;
121         } else {
122                 reg = INTC_INTENB_1;
123                 bitmask = 1 << (irq - 32);
124         }
125
126         ctrl_outl(bitmask, reg);
127 }
128
129 static void disable_intc_irq(unsigned int irq)
130 {
131         unsigned long reg;
132         unsigned long bitmask;
133
134         if (irq < 32) {
135                 reg = INTC_INTDSB_0;
136                 bitmask = 1 << irq;
137         } else {
138                 reg = INTC_INTDSB_1;
139                 bitmask = 1 << (irq - 32);
140         }
141
142         ctrl_outl(bitmask, reg);
143 }
144
145 static void mask_and_ack_intc(unsigned int irq)
146 {
147         disable_intc_irq(irq);
148 }
149
150 static void end_intc_irq(unsigned int irq)
151 {
152         enable_intc_irq(irq);
153 }
154
155 /* For future use, if we ever support IRLM=0) */
156 void make_intc_irq(unsigned int irq)
157 {
158         disable_irq_nosync(irq);
159         irq_desc[irq].chip = &intc_irq_type;
160         disable_intc_irq(irq);
161 }
162
163 #if defined(CONFIG_PROC_FS) && defined(CONFIG_SYSCTL)
164 static int IRQ_to_vectorN[NR_INTC_IRQS] = {
165         0x12, 0x15, 0x18, 0x1B, 0x40, 0x41, 0x42, 0x43, /*  0- 7 */
166           -1,   -1,   -1,   -1, 0x50, 0x51, 0x52, 0x53, /*  8-15 */
167         0x54, 0x55, 0x32, 0x33, 0x34, 0x35, 0x36,   -1, /* 16-23 */
168           -1,   -1,   -1,   -1,   -1,   -1,   -1,   -1, /* 24-31 */
169         0x20, 0x21, 0x22, 0x23, 0x24, 0x25, 0x26, 0x38, /* 32-39 */
170         0x39, 0x3A, 0x3B,   -1,   -1,   -1,   -1,   -1, /* 40-47 */
171           -1,   -1,   -1,   -1,   -1,   -1,   -1,   -1, /* 48-55 */
172           -1,   -1,   -1,   -1,   -1,   -1,   -1, 0x2B, /* 56-63 */
173
174 };
175
176 int intc_irq_describe(char* p, int irq)
177 {
178         if (irq < NR_INTC_IRQS)
179                 return sprintf(p, "(0x%3x)", IRQ_to_vectorN[irq]*0x20);
180         else
181                 return 0;
182 }
183 #endif
184
185 void __init plat_irq_setup(void)
186 {
187         unsigned long long __dummy0, __dummy1=~0x00000000100000f0;
188         unsigned long reg;
189         int i;
190
191         intc_virt = onchip_remap(INTC_BASE, 1024, "INTC");
192         if (!intc_virt) {
193                 panic("Unable to remap INTC\n");
194         }
195
196
197         /* Set default: per-line enable/disable, priority driven ack/eoi */
198         for (i = 0; i < NR_INTC_IRQS; i++)
199                 irq_desc[i].chip = &intc_irq_type;
200
201
202         /* Disable all interrupts and set all priorities to 0 to avoid trouble */
203         ctrl_outl(-1, INTC_INTDSB_0);
204         ctrl_outl(-1, INTC_INTDSB_1);
205
206         for (reg = INTC_INTPRI_0, i = 0; i < INTC_INTPRI_PREGS; i++, reg += 8)
207                 ctrl_outl( NO_PRIORITY, reg);
208
209
210 #ifdef CONFIG_SH_CAYMAN
211         {
212                 unsigned long data;
213
214                 /* Set IRLM */
215                 /* If all the priorities are set to 'no priority', then
216                  * assume we are using encoded mode.
217                  */
218                 irlm = platform_int_priority[IRQ_IRL0] +
219                        platform_int_priority[IRQ_IRL1] +
220                        platform_int_priority[IRQ_IRL2] +
221                        platform_int_priority[IRQ_IRL3];
222                 if (irlm == NO_PRIORITY) {
223                         /* IRLM = 0 */
224                         reg = INTC_ICR_CLEAR;
225                         i = IRQ_INTA;
226                         printk("Trying to use encoded IRL0-3. IRLs unsupported.\n");
227                 } else {
228                         /* IRLM = 1 */
229                         reg = INTC_ICR_SET;
230                         i = IRQ_IRL0;
231                 }
232                 ctrl_outl(INTC_ICR_IRLM, reg);
233
234                 /* Set interrupt priorities according to platform description */
235                 for (data = 0, reg = INTC_INTPRI_0; i < NR_INTC_IRQS; i++) {
236                         data |= platform_int_priority[i] <<
237                                 ((i % INTC_INTPRI_PPREG) * 4);
238                         if ((i % INTC_INTPRI_PPREG) == (INTC_INTPRI_PPREG - 1)) {
239                                 /* Upon the 7th, set Priority Register */
240                                 ctrl_outl(data, reg);
241                                 data = 0;
242                                 reg += 8;
243                         }
244                 }
245         }
246 #endif
247
248         /*
249          * And now let interrupts come in.
250          * sti() is not enough, we need to
251          * lower priority, too.
252          */
253         __asm__ __volatile__("getcon    " __SR ", %0\n\t"
254                              "and       %0, %1, %0\n\t"
255                              "putcon    %0, " __SR "\n\t"
256                              : "=&r" (__dummy0)
257                              : "r" (__dummy1));
258 }