git.oblomov.eu Git - linux-2.6/blob - arch/sh/mm/Kconfig

   1 #
   2 # Processor families
   3 #
   4 config CPU_SH2
   5         bool
   6
   7 config CPU_SH2A
   8         bool
   9         select CPU_SH2
  10
  11 config CPU_SH3
  12         bool
  13         select CPU_HAS_INTEVT
  14         select CPU_HAS_SR_RB
  15
  16 config CPU_SH4
  17         bool
  18         select CPU_HAS_INTEVT
  19         select CPU_HAS_SR_RB
  20         select CPU_HAS_PTEA if (!CPU_SUBTYPE_ST40 && !CPU_SH4A) || CPU_SHX2
  21
  22 config CPU_SH4A
  23         bool
  24         select CPU_SH4
  25
  26 config CPU_SH4AL_DSP
  27         bool
  28         select CPU_SH4A
  29         select CPU_HAS_DSP
  30
  31 config CPU_SUBTYPE_ST40
  32         bool
  33         select CPU_SH4
  34
  35 config CPU_SHX2
  36         bool
  37
  38 config CPU_SHX3
  39         bool
  40
  41 choice
  42         prompt "Processor sub-type selection"
  43
  44 #
  45 # Processor subtypes
  46 #
  47
  48 # SH-2 Processor Support
  49
  50 config CPU_SUBTYPE_SH7619
  51         bool "Support SH7619 processor"
  52         select CPU_SH2
  53
  54 # SH-2A Processor Support
  55
  56 config CPU_SUBTYPE_SH7206
  57         bool "Support SH7206 processor"
  58         select CPU_SH2A
  59
  60 # SH-3 Processor Support
  61
  62 config CPU_SUBTYPE_SH7705
  63         bool "Support SH7705 processor"
  64         select CPU_SH3
  65
  66 config CPU_SUBTYPE_SH7706
  67         bool "Support SH7706 processor"
  68         select CPU_SH3
  69         help
  70           Select SH7706 if you have a 133 Mhz SH-3 HD6417706 CPU.
  71
  72 config CPU_SUBTYPE_SH7707
  73         bool "Support SH7707 processor"
  74         select CPU_SH3
  75         help
  76           Select SH7707 if you have a  60 Mhz SH-3 HD6417707 CPU.
  77
  78 config CPU_SUBTYPE_SH7708
  79         bool "Support SH7708 processor"
  80         select CPU_SH3
  81         help
  82           Select SH7708 if you have a  60 Mhz SH-3 HD6417708S or
  83           if you have a 100 Mhz SH-3 HD6417708R CPU.
  84
  85 config CPU_SUBTYPE_SH7709
  86         bool "Support SH7709 processor"
  87         select CPU_SH3
  88         help
  89           Select SH7709 if you have a  80 Mhz SH-3 HD6417709 CPU.
  90
  91 config CPU_SUBTYPE_SH7710
  92         bool "Support SH7710 processor"
  93         select CPU_SH3
  94         select CPU_HAS_DSP
  95         help
  96           Select SH7710 if you have a SH3-DSP SH7710 CPU.
  97
  98 config CPU_SUBTYPE_SH7712
  99         bool "Support SH7712 processor"
 100         select CPU_SH3
 101         select CPU_HAS_DSP
 102         help
 103           Select SH7712 if you have a SH3-DSP SH7712 CPU.
 104
 105 config CPU_SUBTYPE_SH7720
 106         bool "Support SH7720 processor"
 107         select CPU_SH3
 108         select CPU_HAS_DSP
 109         help
 110           Select SH7720 if you have a SH3-DSP SH7720 CPU.
 111
 112 # SH-4 Processor Support
 113
 114 config CPU_SUBTYPE_SH7750
 115         bool "Support SH7750 processor"
 116         select CPU_SH4
 117         help
 118           Select SH7750 if you have a 200 Mhz SH-4 HD6417750 CPU.
 119
 120 config CPU_SUBTYPE_SH7091
 121         bool "Support SH7091 processor"
 122         select CPU_SH4
 123         help
 124           Select SH7091 if you have an SH-4 based Sega device (such as
 125           the Dreamcast, Naomi, and Naomi 2).
 126
 127 config CPU_SUBTYPE_SH7750R
 128         bool "Support SH7750R processor"
 129         select CPU_SH4
 130
 131 config CPU_SUBTYPE_SH7750S
 132         bool "Support SH7750S processor"
 133         select CPU_SH4
 134
 135 config CPU_SUBTYPE_SH7751
 136         bool "Support SH7751 processor"
 137         select CPU_SH4
 138         help
 139           Select SH7751 if you have a 166 Mhz SH-4 HD6417751 CPU,
 140           or if you have a HD6417751R CPU.
 141
 142 config CPU_SUBTYPE_SH7751R
 143         bool "Support SH7751R processor"
 144         select CPU_SH4
 145
 146 config CPU_SUBTYPE_SH7760
 147         bool "Support SH7760 processor"
 148         select CPU_SH4
 149
 150 config CPU_SUBTYPE_SH4_202
 151         bool "Support SH4-202 processor"
 152         select CPU_SH4
 153
 154 # ST40 Processor Support
 155
 156 config CPU_SUBTYPE_ST40STB1
 157         bool "Support ST40STB1/ST40RA processors"
 158         select CPU_SUBTYPE_ST40
 159         help
 160           Select ST40STB1 if you have a ST40RA CPU.
 161           This was previously called the ST40STB1, hence the option name.
 162
 163 config CPU_SUBTYPE_ST40GX1
 164         bool "Support ST40GX1 processor"
 165         select CPU_SUBTYPE_ST40
 166         help
 167           Select ST40GX1 if you have a ST40GX1 CPU.
 168
 169 # SH-4A Processor Support
 170
 171 config CPU_SUBTYPE_SH7770
 172         bool "Support SH7770 processor"
 173         select CPU_SH4A
 174
 175 config CPU_SUBTYPE_SH7780
 176         bool "Support SH7780 processor"
 177         select CPU_SH4A
 178
 179 config CPU_SUBTYPE_SH7785
 180         bool "Support SH7785 processor"
 181         select CPU_SH4A
 182         select CPU_SHX2
 183
 184 config CPU_SUBTYPE_SHX3
 185         bool "Support SH-X3 processor"
 186         select CPU_SH4A
 187         select CPU_SHX3
 188         select ARCH_SPARSEMEM_ENABLE
 189         select SYS_SUPPORTS_NUMA
 190
 191 # SH4AL-DSP Processor Support
 192
 193 config CPU_SUBTYPE_SH7343
 194         bool "Support SH7343 processor"
 195         select CPU_SH4AL_DSP
 196
 197 config CPU_SUBTYPE_SH7722
 198         bool "Support SH7722 processor"
 199         select CPU_SH4AL_DSP
 200         select CPU_SHX2
 201         select ARCH_SPARSEMEM_ENABLE
 202         select SYS_SUPPORTS_NUMA
 203
 204 endchoice
 205
 206 menu "Memory management options"
 207
 208 config QUICKLIST
 209         def_bool y
 210
 211 config MMU
 212         bool "Support for memory management hardware"
 213         depends on !CPU_SH2
 214         default y
 215         help
 216           Some SH processors (such as SH-2/SH-2A) lack an MMU. In order to
 217           boot on these systems, this option must not be set.
 218
 219           On other systems (such as the SH-3 and 4) where an MMU exists,
 220           turning this off will boot the kernel on these machines with the
 221           MMU implicitly switched off.
 222
 223 config PAGE_OFFSET
 224         hex
 225         default "0x80000000" if MMU
 226         default "0x00000000"
 227
 228 config MEMORY_START
 229         hex "Physical memory start address"
 230         default "0x08000000"
 231         ---help---
 232           Computers built with Hitachi SuperH processors always
 233           map the ROM starting at address zero.  But the processor
 234           does not specify the range that RAM takes.
 235
 236           The physical memory (RAM) start address will be automatically
 237           set to 08000000. Other platforms, such as the Solution Engine
 238           boards typically map RAM at 0C000000.
 239
 240           Tweak this only when porting to a new machine which does not
 241           already have a defconfig. Changing it from the known correct
 242           value on any of the known systems will only lead to disaster.
 243
 244 config MEMORY_SIZE
 245         hex "Physical memory size"
 246         default "0x00400000"
 247         help
 248           This sets the default memory size assumed by your SH kernel. It can
 249           be overridden as normal by the 'mem=' argument on the kernel command
 250           line. If unsure, consult your board specifications or just leave it
 251           as 0x00400000 which was the default value before this became
 252           configurable.
 253
 254 config 32BIT
 255         bool "Support 32-bit physical addressing through PMB"
 256         depends on MMU && (CPU_SUBTYPE_SH7780 || CPU_SUBTYPE_SH7785)
 257         default y
 258         help
 259           If you say Y here, physical addressing will be extended to
 260           32-bits through the SH-4A PMB. If this is not set, legacy
 261           29-bit physical addressing will be used.
 262
 263 config X2TLB
 264         bool "Enable extended TLB mode"
 265         depends on CPU_SHX2 && MMU && EXPERIMENTAL
 266         help
 267           Selecting this option will enable the extended mode of the SH-X2
 268           TLB. For legacy SH-X behaviour and interoperability, say N. For
 269           all of the fun new features and a willingless to submit bug reports,
 270           say Y.
 271
 272 config VSYSCALL
 273         bool "Support vsyscall page"
 274         depends on MMU
 275         default y
 276         help
 277           This will enable support for the kernel mapping a vDSO page
 278           in process space, and subsequently handing down the entry point
 279           to the libc through the ELF auxiliary vector.
 280
 281           From the kernel side this is used for the signal trampoline.
 282           For systems with an MMU that can afford to give up a page,
 283           (the default value) say Y.
 284
 285 config NUMA
 286         bool "Non Uniform Memory Access (NUMA) Support"
 287         depends on MMU && SYS_SUPPORTS_NUMA && EXPERIMENTAL
 288         default n
 289         help
 290           Some SH systems have many various memories scattered around
 291           the address space, each with varying latencies. This enables
 292           support for these blocks by binding them to nodes and allowing
 293           memory policies to be used for prioritizing and controlling
 294           allocation behaviour.
 295
 296 config NODES_SHIFT
 297         int
 298         default "3" if CPU_SUBTYPE_SHX3
 299         default "1"
 300         depends on NEED_MULTIPLE_NODES
 301
 302 config ARCH_FLATMEM_ENABLE
 303         def_bool y
 304         depends on !NUMA
 305
 306 config ARCH_SPARSEMEM_ENABLE
 307         def_bool y
 308         select SPARSEMEM_STATIC
 309
 310 config ARCH_SPARSEMEM_DEFAULT
 311         def_bool y
 312
 313 config MAX_ACTIVE_REGIONS
 314         int
 315         default "6" if (CPU_SUBTYPE_SHX3 && SPARSEMEM)
 316         default "2" if (CPU_SUBTYPE_SH7722 && SPARSEMEM)
 317         default "1"
 318
 319 config ARCH_POPULATES_NODE_MAP
 320         def_bool y
 321
 322 config ARCH_SELECT_MEMORY_MODEL
 323         def_bool y
 324
 325 config ARCH_ENABLE_MEMORY_HOTPLUG
 326         def_bool y
 327         depends on SPARSEMEM
 328
 329 config ARCH_MEMORY_PROBE
 330         def_bool y
 331         depends on MEMORY_HOTPLUG
 332
 333 choice
 334         prompt "Kernel page size"
 335         default PAGE_SIZE_4KB
 336
 337 config PAGE_SIZE_4KB
 338         bool "4kB"
 339         help
 340           This is the default page size used by all SuperH CPUs.
 341
 342 config PAGE_SIZE_8KB
 343         bool "8kB"
 344         depends on EXPERIMENTAL && X2TLB
 345         help
 346           This enables 8kB pages as supported by SH-X2 and later MMUs.
 347
 348 config PAGE_SIZE_64KB
 349         bool "64kB"
 350         depends on EXPERIMENTAL && CPU_SH4
 351         help
 352           This enables support for 64kB pages, possible on all SH-4
 353           CPUs and later. Highly experimental, not recommended.
 354
 355 endchoice
 356
 357 choice
 358         prompt "HugeTLB page size"
 359         depends on HUGETLB_PAGE && CPU_SH4 && MMU
 360         default HUGETLB_PAGE_SIZE_64K
 361
 362 config HUGETLB_PAGE_SIZE_64K
 363         bool "64kB"
 364
 365 config HUGETLB_PAGE_SIZE_256K
 366         bool "256kB"
 367         depends on X2TLB
 368
 369 config HUGETLB_PAGE_SIZE_1MB
 370         bool "1MB"
 371
 372 config HUGETLB_PAGE_SIZE_4MB
 373         bool "4MB"
 374         depends on X2TLB
 375
 376 config HUGETLB_PAGE_SIZE_64MB
 377         bool "64MB"
 378         depends on X2TLB
 379
 380 endchoice
 381
 382 source "mm/Kconfig"
 383
 384 endmenu
 385
 386 menu "Cache configuration"
 387
 388 config SH7705_CACHE_32KB
 389         bool "Enable 32KB cache size for SH7705"
 390         depends on CPU_SUBTYPE_SH7705
 391         default y
 392
 393 config SH_DIRECT_MAPPED
 394         bool "Use direct-mapped caching"
 395         default n
 396         help
 397           Selecting this option will configure the caches to be direct-mapped,
 398           even if the cache supports a 2 or 4-way mode. This is useful primarily
 399           for debugging on platforms with 2 and 4-way caches (SH7750R/SH7751R,
 400           SH4-202, SH4-501, etc.)
 401
 402           Turn this option off for platforms that do not have a direct-mapped
 403           cache, and you have no need to run the caches in such a configuration.
 404
 405 choice
 406         prompt "Cache mode"
 407         default CACHE_WRITEBACK if CPU_SH2A || CPU_SH3 || CPU_SH4
 408         default CACHE_WRITETHROUGH if (CPU_SH2 && !CPU_SH2A)
 409
 410 config CACHE_WRITEBACK
 411         bool "Write-back"
 412         depends on CPU_SH2A || CPU_SH3 || CPU_SH4
 413
 414 config CACHE_WRITETHROUGH
 415         bool "Write-through"
 416         help
 417           Selecting this option will configure the caches in write-through
 418           mode, as opposed to the default write-back configuration.
 419
 420           Since there's sill some aliasing issues on SH-4, this option will
 421           unfortunately still require the majority of flushing functions to
 422           be implemented to deal with aliasing.
 423
 424           If unsure, say N.
 425
 426 config CACHE_OFF
 427         bool "Off"
 428
 429 endchoice
 430
 431 endmenu