Pull trivial1 into release branch
[linux-2.6] / drivers / pci / pci.c
1 /*
2  *      $Id: pci.c,v 1.91 1999/01/21 13:34:01 davem Exp $
3  *
4  *      PCI Bus Services, see include/linux/pci.h for further explanation.
5  *
6  *      Copyright 1993 -- 1997 Drew Eckhardt, Frederic Potter,
7  *      David Mosberger-Tang
8  *
9  *      Copyright 1997 -- 2000 Martin Mares <mj@ucw.cz>
10  */
11
12 #include <linux/kernel.h>
13 #include <linux/delay.h>
14 #include <linux/init.h>
15 #include <linux/pci.h>
16 #include <linux/module.h>
17 #include <linux/spinlock.h>
18 #include <linux/string.h>
19 #include <asm/dma.h>    /* isa_dma_bridge_buggy */
20 #include "pci.h"
21
22
23 /**
24  * pci_bus_max_busnr - returns maximum PCI bus number of given bus' children
25  * @bus: pointer to PCI bus structure to search
26  *
27  * Given a PCI bus, returns the highest PCI bus number present in the set
28  * including the given PCI bus and its list of child PCI buses.
29  */
30 unsigned char __devinit
31 pci_bus_max_busnr(struct pci_bus* bus)
32 {
33         struct list_head *tmp;
34         unsigned char max, n;
35
36         max = bus->subordinate;
37         list_for_each(tmp, &bus->children) {
38                 n = pci_bus_max_busnr(pci_bus_b(tmp));
39                 if(n > max)
40                         max = n;
41         }
42         return max;
43 }
44 EXPORT_SYMBOL_GPL(pci_bus_max_busnr);
45
46 #if 0
47 /**
48  * pci_max_busnr - returns maximum PCI bus number
49  *
50  * Returns the highest PCI bus number present in the system global list of
51  * PCI buses.
52  */
53 unsigned char __devinit
54 pci_max_busnr(void)
55 {
56         struct pci_bus *bus = NULL;
57         unsigned char max, n;
58
59         max = 0;
60         while ((bus = pci_find_next_bus(bus)) != NULL) {
61                 n = pci_bus_max_busnr(bus);
62                 if(n > max)
63                         max = n;
64         }
65         return max;
66 }
67
68 #endif  /*  0  */
69
70 static int __pci_find_next_cap(struct pci_bus *bus, unsigned int devfn, u8 pos, int cap)
71 {
72         u8 id;
73         int ttl = 48;
74
75         while (ttl--) {
76                 pci_bus_read_config_byte(bus, devfn, pos, &pos);
77                 if (pos < 0x40)
78                         break;
79                 pos &= ~3;
80                 pci_bus_read_config_byte(bus, devfn, pos + PCI_CAP_LIST_ID,
81                                          &id);
82                 if (id == 0xff)
83                         break;
84                 if (id == cap)
85                         return pos;
86                 pos += PCI_CAP_LIST_NEXT;
87         }
88         return 0;
89 }
90
91 int pci_find_next_capability(struct pci_dev *dev, u8 pos, int cap)
92 {
93         return __pci_find_next_cap(dev->bus, dev->devfn,
94                                    pos + PCI_CAP_LIST_NEXT, cap);
95 }
96 EXPORT_SYMBOL_GPL(pci_find_next_capability);
97
98 static int __pci_bus_find_cap(struct pci_bus *bus, unsigned int devfn, u8 hdr_type, int cap)
99 {
100         u16 status;
101         u8 pos;
102
103         pci_bus_read_config_word(bus, devfn, PCI_STATUS, &status);
104         if (!(status & PCI_STATUS_CAP_LIST))
105                 return 0;
106
107         switch (hdr_type) {
108         case PCI_HEADER_TYPE_NORMAL:
109         case PCI_HEADER_TYPE_BRIDGE:
110                 pos = PCI_CAPABILITY_LIST;
111                 break;
112         case PCI_HEADER_TYPE_CARDBUS:
113                 pos = PCI_CB_CAPABILITY_LIST;
114                 break;
115         default:
116                 return 0;
117         }
118         return __pci_find_next_cap(bus, devfn, pos, cap);
119 }
120
121 /**
122  * pci_find_capability - query for devices' capabilities 
123  * @dev: PCI device to query
124  * @cap: capability code
125  *
126  * Tell if a device supports a given PCI capability.
127  * Returns the address of the requested capability structure within the
128  * device's PCI configuration space or 0 in case the device does not
129  * support it.  Possible values for @cap:
130  *
131  *  %PCI_CAP_ID_PM           Power Management 
132  *  %PCI_CAP_ID_AGP          Accelerated Graphics Port 
133  *  %PCI_CAP_ID_VPD          Vital Product Data 
134  *  %PCI_CAP_ID_SLOTID       Slot Identification 
135  *  %PCI_CAP_ID_MSI          Message Signalled Interrupts
136  *  %PCI_CAP_ID_CHSWP        CompactPCI HotSwap 
137  *  %PCI_CAP_ID_PCIX         PCI-X
138  *  %PCI_CAP_ID_EXP          PCI Express
139  */
140 int pci_find_capability(struct pci_dev *dev, int cap)
141 {
142         return __pci_bus_find_cap(dev->bus, dev->devfn, dev->hdr_type, cap);
143 }
144
145 /**
146  * pci_bus_find_capability - query for devices' capabilities 
147  * @bus:   the PCI bus to query
148  * @devfn: PCI device to query
149  * @cap:   capability code
150  *
151  * Like pci_find_capability() but works for pci devices that do not have a
152  * pci_dev structure set up yet. 
153  *
154  * Returns the address of the requested capability structure within the
155  * device's PCI configuration space or 0 in case the device does not
156  * support it.
157  */
158 int pci_bus_find_capability(struct pci_bus *bus, unsigned int devfn, int cap)
159 {
160         u8 hdr_type;
161
162         pci_bus_read_config_byte(bus, devfn, PCI_HEADER_TYPE, &hdr_type);
163
164         return __pci_bus_find_cap(bus, devfn, hdr_type & 0x7f, cap);
165 }
166
167 #if 0
168 /**
169  * pci_find_ext_capability - Find an extended capability
170  * @dev: PCI device to query
171  * @cap: capability code
172  *
173  * Returns the address of the requested extended capability structure
174  * within the device's PCI configuration space or 0 if the device does
175  * not support it.  Possible values for @cap:
176  *
177  *  %PCI_EXT_CAP_ID_ERR         Advanced Error Reporting
178  *  %PCI_EXT_CAP_ID_VC          Virtual Channel
179  *  %PCI_EXT_CAP_ID_DSN         Device Serial Number
180  *  %PCI_EXT_CAP_ID_PWR         Power Budgeting
181  */
182 int pci_find_ext_capability(struct pci_dev *dev, int cap)
183 {
184         u32 header;
185         int ttl = 480; /* 3840 bytes, minimum 8 bytes per capability */
186         int pos = 0x100;
187
188         if (dev->cfg_size <= 256)
189                 return 0;
190
191         if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
192                 return 0;
193
194         /*
195          * If we have no capabilities, this is indicated by cap ID,
196          * cap version and next pointer all being 0.
197          */
198         if (header == 0)
199                 return 0;
200
201         while (ttl-- > 0) {
202                 if (PCI_EXT_CAP_ID(header) == cap)
203                         return pos;
204
205                 pos = PCI_EXT_CAP_NEXT(header);
206                 if (pos < 0x100)
207                         break;
208
209                 if (pci_read_config_dword(dev, pos, &header) != PCIBIOS_SUCCESSFUL)
210                         break;
211         }
212
213         return 0;
214 }
215 #endif  /*  0  */
216
217 /**
218  * pci_find_parent_resource - return resource region of parent bus of given region
219  * @dev: PCI device structure contains resources to be searched
220  * @res: child resource record for which parent is sought
221  *
222  *  For given resource region of given device, return the resource
223  *  region of parent bus the given region is contained in or where
224  *  it should be allocated from.
225  */
226 struct resource *
227 pci_find_parent_resource(const struct pci_dev *dev, struct resource *res)
228 {
229         const struct pci_bus *bus = dev->bus;
230         int i;
231         struct resource *best = NULL;
232
233         for(i = 0; i < PCI_BUS_NUM_RESOURCES; i++) {
234                 struct resource *r = bus->resource[i];
235                 if (!r)
236                         continue;
237                 if (res->start && !(res->start >= r->start && res->end <= r->end))
238                         continue;       /* Not contained */
239                 if ((res->flags ^ r->flags) & (IORESOURCE_IO | IORESOURCE_MEM))
240                         continue;       /* Wrong type */
241                 if (!((res->flags ^ r->flags) & IORESOURCE_PREFETCH))
242                         return r;       /* Exact match */
243                 if ((res->flags & IORESOURCE_PREFETCH) && !(r->flags & IORESOURCE_PREFETCH))
244                         best = r;       /* Approximating prefetchable by non-prefetchable */
245         }
246         return best;
247 }
248
249 /**
250  * pci_restore_bars - restore a devices BAR values (e.g. after wake-up)
251  * @dev: PCI device to have its BARs restored
252  *
253  * Restore the BAR values for a given device, so as to make it
254  * accessible by its driver.
255  */
256 void
257 pci_restore_bars(struct pci_dev *dev)
258 {
259         int i, numres;
260
261         switch (dev->hdr_type) {
262         case PCI_HEADER_TYPE_NORMAL:
263                 numres = 6;
264                 break;
265         case PCI_HEADER_TYPE_BRIDGE:
266                 numres = 2;
267                 break;
268         case PCI_HEADER_TYPE_CARDBUS:
269                 numres = 1;
270                 break;
271         default:
272                 /* Should never get here, but just in case... */
273                 return;
274         }
275
276         for (i = 0; i < numres; i ++)
277                 pci_update_resource(dev, &dev->resource[i], i);
278 }
279
280 int (*platform_pci_set_power_state)(struct pci_dev *dev, pci_power_t t);
281
282 /**
283  * pci_set_power_state - Set the power state of a PCI device
284  * @dev: PCI device to be suspended
285  * @state: PCI power state (D0, D1, D2, D3hot, D3cold) we're entering
286  *
287  * Transition a device to a new power state, using the Power Management 
288  * Capabilities in the device's config space.
289  *
290  * RETURN VALUE: 
291  * -EINVAL if trying to enter a lower state than we're already in.
292  * 0 if we're already in the requested state.
293  * -EIO if device does not support PCI PM.
294  * 0 if we can successfully change the power state.
295  */
296 int
297 pci_set_power_state(struct pci_dev *dev, pci_power_t state)
298 {
299         int pm, need_restore = 0;
300         u16 pmcsr, pmc;
301
302         /* bound the state we're entering */
303         if (state > PCI_D3hot)
304                 state = PCI_D3hot;
305
306         /* Validate current state:
307          * Can enter D0 from any state, but if we can only go deeper 
308          * to sleep if we're already in a low power state
309          */
310         if (state != PCI_D0 && dev->current_state > state) {
311                 printk(KERN_ERR "%s(): %s: state=%d, current state=%d\n",
312                         __FUNCTION__, pci_name(dev), state, dev->current_state);
313                 return -EINVAL;
314         } else if (dev->current_state == state)
315                 return 0;        /* we're already there */
316
317         /* find PCI PM capability in list */
318         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
319         
320         /* abort if the device doesn't support PM capabilities */
321         if (!pm)
322                 return -EIO; 
323
324         pci_read_config_word(dev,pm + PCI_PM_PMC,&pmc);
325         if ((pmc & PCI_PM_CAP_VER_MASK) > 3) {
326                 printk(KERN_DEBUG
327                        "PCI: %s has unsupported PM cap regs version (%u)\n",
328                        pci_name(dev), pmc & PCI_PM_CAP_VER_MASK);
329                 return -EIO;
330         }
331
332         /* check if this device supports the desired state */
333         if (state == PCI_D1 && !(pmc & PCI_PM_CAP_D1))
334                 return -EIO;
335         else if (state == PCI_D2 && !(pmc & PCI_PM_CAP_D2))
336                 return -EIO;
337
338         pci_read_config_word(dev, pm + PCI_PM_CTRL, &pmcsr);
339
340         /* If we're (effectively) in D3, force entire word to 0.
341          * This doesn't affect PME_Status, disables PME_En, and
342          * sets PowerState to 0.
343          */
344         switch (dev->current_state) {
345         case PCI_D0:
346         case PCI_D1:
347         case PCI_D2:
348                 pmcsr &= ~PCI_PM_CTRL_STATE_MASK;
349                 pmcsr |= state;
350                 break;
351         case PCI_UNKNOWN: /* Boot-up */
352                 if ((pmcsr & PCI_PM_CTRL_STATE_MASK) == PCI_D3hot
353                  && !(pmcsr & PCI_PM_CTRL_NO_SOFT_RESET))
354                         need_restore = 1;
355                 /* Fall-through: force to D0 */
356         default:
357                 pmcsr = 0;
358                 break;
359         }
360
361         /* enter specified state */
362         pci_write_config_word(dev, pm + PCI_PM_CTRL, pmcsr);
363
364         /* Mandatory power management transition delays */
365         /* see PCI PM 1.1 5.6.1 table 18 */
366         if (state == PCI_D3hot || dev->current_state == PCI_D3hot)
367                 msleep(10);
368         else if (state == PCI_D2 || dev->current_state == PCI_D2)
369                 udelay(200);
370
371         /*
372          * Give firmware a chance to be called, such as ACPI _PRx, _PSx
373          * Firmware method after natice method ?
374          */
375         if (platform_pci_set_power_state)
376                 platform_pci_set_power_state(dev, state);
377
378         dev->current_state = state;
379
380         /* According to section 5.4.1 of the "PCI BUS POWER MANAGEMENT
381          * INTERFACE SPECIFICATION, REV. 1.2", a device transitioning
382          * from D3hot to D0 _may_ perform an internal reset, thereby
383          * going to "D0 Uninitialized" rather than "D0 Initialized".
384          * For example, at least some versions of the 3c905B and the
385          * 3c556B exhibit this behaviour.
386          *
387          * At least some laptop BIOSen (e.g. the Thinkpad T21) leave
388          * devices in a D3hot state at boot.  Consequently, we need to
389          * restore at least the BARs so that the device will be
390          * accessible to its driver.
391          */
392         if (need_restore)
393                 pci_restore_bars(dev);
394
395         return 0;
396 }
397
398 int (*platform_pci_choose_state)(struct pci_dev *dev, pm_message_t state);
399  
400 /**
401  * pci_choose_state - Choose the power state of a PCI device
402  * @dev: PCI device to be suspended
403  * @state: target sleep state for the whole system. This is the value
404  *      that is passed to suspend() function.
405  *
406  * Returns PCI power state suitable for given device and given system
407  * message.
408  */
409
410 pci_power_t pci_choose_state(struct pci_dev *dev, pm_message_t state)
411 {
412         int ret;
413
414         if (!pci_find_capability(dev, PCI_CAP_ID_PM))
415                 return PCI_D0;
416
417         if (platform_pci_choose_state) {
418                 ret = platform_pci_choose_state(dev, state);
419                 if (ret >= 0)
420                         state.event = ret;
421         }
422
423         switch (state.event) {
424         case PM_EVENT_ON:
425                 return PCI_D0;
426         case PM_EVENT_FREEZE:
427         case PM_EVENT_SUSPEND:
428                 return PCI_D3hot;
429         default:
430                 printk("They asked me for state %d\n", state.event);
431                 BUG();
432         }
433         return PCI_D0;
434 }
435
436 EXPORT_SYMBOL(pci_choose_state);
437
438 /**
439  * pci_save_state - save the PCI configuration space of a device before suspending
440  * @dev: - PCI device that we're dealing with
441  */
442 int
443 pci_save_state(struct pci_dev *dev)
444 {
445         int i;
446         /* XXX: 100% dword access ok here? */
447         for (i = 0; i < 16; i++)
448                 pci_read_config_dword(dev, i * 4,&dev->saved_config_space[i]);
449         if ((i = pci_save_msi_state(dev)) != 0)
450                 return i;
451         if ((i = pci_save_msix_state(dev)) != 0)
452                 return i;
453         return 0;
454 }
455
456 /** 
457  * pci_restore_state - Restore the saved state of a PCI device
458  * @dev: - PCI device that we're dealing with
459  */
460 int 
461 pci_restore_state(struct pci_dev *dev)
462 {
463         int i;
464         int val;
465
466         /*
467          * The Base Address register should be programmed before the command
468          * register(s)
469          */
470         for (i = 15; i >= 0; i--) {
471                 pci_read_config_dword(dev, i * 4, &val);
472                 if (val != dev->saved_config_space[i]) {
473                         printk(KERN_DEBUG "PM: Writing back config space on "
474                                 "device %s at offset %x (was %x, writing %x)\n",
475                                 pci_name(dev), i,
476                                 val, (int)dev->saved_config_space[i]);
477                         pci_write_config_dword(dev,i * 4,
478                                 dev->saved_config_space[i]);
479                 }
480         }
481         pci_restore_msi_state(dev);
482         pci_restore_msix_state(dev);
483         return 0;
484 }
485
486 /**
487  * pci_enable_device_bars - Initialize some of a device for use
488  * @dev: PCI device to be initialized
489  * @bars: bitmask of BAR's that must be configured
490  *
491  *  Initialize device before it's used by a driver. Ask low-level code
492  *  to enable selected I/O and memory resources. Wake up the device if it 
493  *  was suspended. Beware, this function can fail.
494  */
495  
496 int
497 pci_enable_device_bars(struct pci_dev *dev, int bars)
498 {
499         int err;
500
501         err = pci_set_power_state(dev, PCI_D0);
502         if (err < 0 && err != -EIO)
503                 return err;
504         err = pcibios_enable_device(dev, bars);
505         if (err < 0)
506                 return err;
507         return 0;
508 }
509
510 /**
511  * pci_enable_device - Initialize device before it's used by a driver.
512  * @dev: PCI device to be initialized
513  *
514  *  Initialize device before it's used by a driver. Ask low-level code
515  *  to enable I/O and memory. Wake up the device if it was suspended.
516  *  Beware, this function can fail.
517  */
518 int
519 pci_enable_device(struct pci_dev *dev)
520 {
521         int err = pci_enable_device_bars(dev, (1 << PCI_NUM_RESOURCES) - 1);
522         if (err)
523                 return err;
524         pci_fixup_device(pci_fixup_enable, dev);
525         dev->is_enabled = 1;
526         return 0;
527 }
528
529 /**
530  * pcibios_disable_device - disable arch specific PCI resources for device dev
531  * @dev: the PCI device to disable
532  *
533  * Disables architecture specific PCI resources for the device. This
534  * is the default implementation. Architecture implementations can
535  * override this.
536  */
537 void __attribute__ ((weak)) pcibios_disable_device (struct pci_dev *dev) {}
538
539 /**
540  * pci_disable_device - Disable PCI device after use
541  * @dev: PCI device to be disabled
542  *
543  * Signal to the system that the PCI device is not in use by the system
544  * anymore.  This only involves disabling PCI bus-mastering, if active.
545  */
546 void
547 pci_disable_device(struct pci_dev *dev)
548 {
549         u16 pci_command;
550         
551         pci_read_config_word(dev, PCI_COMMAND, &pci_command);
552         if (pci_command & PCI_COMMAND_MASTER) {
553                 pci_command &= ~PCI_COMMAND_MASTER;
554                 pci_write_config_word(dev, PCI_COMMAND, pci_command);
555         }
556         dev->is_busmaster = 0;
557
558         pcibios_disable_device(dev);
559         dev->is_enabled = 0;
560 }
561
562 /**
563  * pci_enable_wake - enable device to generate PME# when suspended
564  * @dev: - PCI device to operate on
565  * @state: - Current state of device.
566  * @enable: - Flag to enable or disable generation
567  * 
568  * Set the bits in the device's PM Capabilities to generate PME# when
569  * the system is suspended. 
570  *
571  * -EIO is returned if device doesn't have PM Capabilities. 
572  * -EINVAL is returned if device supports it, but can't generate wake events.
573  * 0 if operation is successful.
574  * 
575  */
576 int pci_enable_wake(struct pci_dev *dev, pci_power_t state, int enable)
577 {
578         int pm;
579         u16 value;
580
581         /* find PCI PM capability in list */
582         pm = pci_find_capability(dev, PCI_CAP_ID_PM);
583
584         /* If device doesn't support PM Capabilities, but request is to disable
585          * wake events, it's a nop; otherwise fail */
586         if (!pm) 
587                 return enable ? -EIO : 0; 
588
589         /* Check device's ability to generate PME# */
590         pci_read_config_word(dev,pm+PCI_PM_PMC,&value);
591
592         value &= PCI_PM_CAP_PME_MASK;
593         value >>= ffs(PCI_PM_CAP_PME_MASK) - 1;   /* First bit of mask */
594
595         /* Check if it can generate PME# from requested state. */
596         if (!value || !(value & (1 << state))) 
597                 return enable ? -EINVAL : 0;
598
599         pci_read_config_word(dev, pm + PCI_PM_CTRL, &value);
600
601         /* Clear PME_Status by writing 1 to it and enable PME# */
602         value |= PCI_PM_CTRL_PME_STATUS | PCI_PM_CTRL_PME_ENABLE;
603
604         if (!enable)
605                 value &= ~PCI_PM_CTRL_PME_ENABLE;
606
607         pci_write_config_word(dev, pm + PCI_PM_CTRL, value);
608         
609         return 0;
610 }
611
612 int
613 pci_get_interrupt_pin(struct pci_dev *dev, struct pci_dev **bridge)
614 {
615         u8 pin;
616
617         pin = dev->pin;
618         if (!pin)
619                 return -1;
620         pin--;
621         while (dev->bus->self) {
622                 pin = (pin + PCI_SLOT(dev->devfn)) % 4;
623                 dev = dev->bus->self;
624         }
625         *bridge = dev;
626         return pin;
627 }
628
629 /**
630  *      pci_release_region - Release a PCI bar
631  *      @pdev: PCI device whose resources were previously reserved by pci_request_region
632  *      @bar: BAR to release
633  *
634  *      Releases the PCI I/O and memory resources previously reserved by a
635  *      successful call to pci_request_region.  Call this function only
636  *      after all use of the PCI regions has ceased.
637  */
638 void pci_release_region(struct pci_dev *pdev, int bar)
639 {
640         if (pci_resource_len(pdev, bar) == 0)
641                 return;
642         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO)
643                 release_region(pci_resource_start(pdev, bar),
644                                 pci_resource_len(pdev, bar));
645         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM)
646                 release_mem_region(pci_resource_start(pdev, bar),
647                                 pci_resource_len(pdev, bar));
648 }
649
650 /**
651  *      pci_request_region - Reserved PCI I/O and memory resource
652  *      @pdev: PCI device whose resources are to be reserved
653  *      @bar: BAR to be reserved
654  *      @res_name: Name to be associated with resource.
655  *
656  *      Mark the PCI region associated with PCI device @pdev BR @bar as
657  *      being reserved by owner @res_name.  Do not access any
658  *      address inside the PCI regions unless this call returns
659  *      successfully.
660  *
661  *      Returns 0 on success, or %EBUSY on error.  A warning
662  *      message is also printed on failure.
663  */
664 int pci_request_region(struct pci_dev *pdev, int bar, const char *res_name)
665 {
666         if (pci_resource_len(pdev, bar) == 0)
667                 return 0;
668                 
669         if (pci_resource_flags(pdev, bar) & IORESOURCE_IO) {
670                 if (!request_region(pci_resource_start(pdev, bar),
671                             pci_resource_len(pdev, bar), res_name))
672                         goto err_out;
673         }
674         else if (pci_resource_flags(pdev, bar) & IORESOURCE_MEM) {
675                 if (!request_mem_region(pci_resource_start(pdev, bar),
676                                         pci_resource_len(pdev, bar), res_name))
677                         goto err_out;
678         }
679         
680         return 0;
681
682 err_out:
683         printk (KERN_WARNING "PCI: Unable to reserve %s region #%d:%lx@%lx for device %s\n",
684                 pci_resource_flags(pdev, bar) & IORESOURCE_IO ? "I/O" : "mem",
685                 bar + 1, /* PCI BAR # */
686                 pci_resource_len(pdev, bar), pci_resource_start(pdev, bar),
687                 pci_name(pdev));
688         return -EBUSY;
689 }
690
691
692 /**
693  *      pci_release_regions - Release reserved PCI I/O and memory resources
694  *      @pdev: PCI device whose resources were previously reserved by pci_request_regions
695  *
696  *      Releases all PCI I/O and memory resources previously reserved by a
697  *      successful call to pci_request_regions.  Call this function only
698  *      after all use of the PCI regions has ceased.
699  */
700
701 void pci_release_regions(struct pci_dev *pdev)
702 {
703         int i;
704         
705         for (i = 0; i < 6; i++)
706                 pci_release_region(pdev, i);
707 }
708
709 /**
710  *      pci_request_regions - Reserved PCI I/O and memory resources
711  *      @pdev: PCI device whose resources are to be reserved
712  *      @res_name: Name to be associated with resource.
713  *
714  *      Mark all PCI regions associated with PCI device @pdev as
715  *      being reserved by owner @res_name.  Do not access any
716  *      address inside the PCI regions unless this call returns
717  *      successfully.
718  *
719  *      Returns 0 on success, or %EBUSY on error.  A warning
720  *      message is also printed on failure.
721  */
722 int pci_request_regions(struct pci_dev *pdev, const char *res_name)
723 {
724         int i;
725         
726         for (i = 0; i < 6; i++)
727                 if(pci_request_region(pdev, i, res_name))
728                         goto err_out;
729         return 0;
730
731 err_out:
732         while(--i >= 0)
733                 pci_release_region(pdev, i);
734                 
735         return -EBUSY;
736 }
737
738 /**
739  * pci_set_master - enables bus-mastering for device dev
740  * @dev: the PCI device to enable
741  *
742  * Enables bus-mastering on the device and calls pcibios_set_master()
743  * to do the needed arch specific settings.
744  */
745 void
746 pci_set_master(struct pci_dev *dev)
747 {
748         u16 cmd;
749
750         pci_read_config_word(dev, PCI_COMMAND, &cmd);
751         if (! (cmd & PCI_COMMAND_MASTER)) {
752                 pr_debug("PCI: Enabling bus mastering for device %s\n", pci_name(dev));
753                 cmd |= PCI_COMMAND_MASTER;
754                 pci_write_config_word(dev, PCI_COMMAND, cmd);
755         }
756         dev->is_busmaster = 1;
757         pcibios_set_master(dev);
758 }
759
760 #ifndef HAVE_ARCH_PCI_MWI
761 /* This can be overridden by arch code. */
762 u8 pci_cache_line_size = L1_CACHE_BYTES >> 2;
763
764 /**
765  * pci_generic_prep_mwi - helper function for pci_set_mwi
766  * @dev: the PCI device for which MWI is enabled
767  *
768  * Helper function for generic implementation of pcibios_prep_mwi
769  * function.  Originally copied from drivers/net/acenic.c.
770  * Copyright 1998-2001 by Jes Sorensen, <jes@trained-monkey.org>.
771  *
772  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
773  */
774 static int
775 pci_generic_prep_mwi(struct pci_dev *dev)
776 {
777         u8 cacheline_size;
778
779         if (!pci_cache_line_size)
780                 return -EINVAL;         /* The system doesn't support MWI. */
781
782         /* Validate current setting: the PCI_CACHE_LINE_SIZE must be
783            equal to or multiple of the right value. */
784         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
785         if (cacheline_size >= pci_cache_line_size &&
786             (cacheline_size % pci_cache_line_size) == 0)
787                 return 0;
788
789         /* Write the correct value. */
790         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, pci_cache_line_size);
791         /* Read it back. */
792         pci_read_config_byte(dev, PCI_CACHE_LINE_SIZE, &cacheline_size);
793         if (cacheline_size == pci_cache_line_size)
794                 return 0;
795
796         printk(KERN_DEBUG "PCI: cache line size of %d is not supported "
797                "by device %s\n", pci_cache_line_size << 2, pci_name(dev));
798
799         return -EINVAL;
800 }
801 #endif /* !HAVE_ARCH_PCI_MWI */
802
803 /**
804  * pci_set_mwi - enables memory-write-invalidate PCI transaction
805  * @dev: the PCI device for which MWI is enabled
806  *
807  * Enables the Memory-Write-Invalidate transaction in %PCI_COMMAND,
808  * and then calls @pcibios_set_mwi to do the needed arch specific
809  * operations or a generic mwi-prep function.
810  *
811  * RETURNS: An appropriate -ERRNO error value on error, or zero for success.
812  */
813 int
814 pci_set_mwi(struct pci_dev *dev)
815 {
816         int rc;
817         u16 cmd;
818
819 #ifdef HAVE_ARCH_PCI_MWI
820         rc = pcibios_prep_mwi(dev);
821 #else
822         rc = pci_generic_prep_mwi(dev);
823 #endif
824
825         if (rc)
826                 return rc;
827
828         pci_read_config_word(dev, PCI_COMMAND, &cmd);
829         if (! (cmd & PCI_COMMAND_INVALIDATE)) {
830                 pr_debug("PCI: Enabling Mem-Wr-Inval for device %s\n", pci_name(dev));
831                 cmd |= PCI_COMMAND_INVALIDATE;
832                 pci_write_config_word(dev, PCI_COMMAND, cmd);
833         }
834         
835         return 0;
836 }
837
838 /**
839  * pci_clear_mwi - disables Memory-Write-Invalidate for device dev
840  * @dev: the PCI device to disable
841  *
842  * Disables PCI Memory-Write-Invalidate transaction on the device
843  */
844 void
845 pci_clear_mwi(struct pci_dev *dev)
846 {
847         u16 cmd;
848
849         pci_read_config_word(dev, PCI_COMMAND, &cmd);
850         if (cmd & PCI_COMMAND_INVALIDATE) {
851                 cmd &= ~PCI_COMMAND_INVALIDATE;
852                 pci_write_config_word(dev, PCI_COMMAND, cmd);
853         }
854 }
855
856 /**
857  * pci_intx - enables/disables PCI INTx for device dev
858  * @pdev: the PCI device to operate on
859  * @enable: boolean: whether to enable or disable PCI INTx
860  *
861  * Enables/disables PCI INTx for device dev
862  */
863 void
864 pci_intx(struct pci_dev *pdev, int enable)
865 {
866         u16 pci_command, new;
867
868         pci_read_config_word(pdev, PCI_COMMAND, &pci_command);
869
870         if (enable) {
871                 new = pci_command & ~PCI_COMMAND_INTX_DISABLE;
872         } else {
873                 new = pci_command | PCI_COMMAND_INTX_DISABLE;
874         }
875
876         if (new != pci_command) {
877                 pci_write_config_word(pdev, PCI_COMMAND, new);
878         }
879 }
880
881 #ifndef HAVE_ARCH_PCI_SET_DMA_MASK
882 /*
883  * These can be overridden by arch-specific implementations
884  */
885 int
886 pci_set_dma_mask(struct pci_dev *dev, u64 mask)
887 {
888         if (!pci_dma_supported(dev, mask))
889                 return -EIO;
890
891         dev->dma_mask = mask;
892
893         return 0;
894 }
895     
896 int
897 pci_set_consistent_dma_mask(struct pci_dev *dev, u64 mask)
898 {
899         if (!pci_dma_supported(dev, mask))
900                 return -EIO;
901
902         dev->dev.coherent_dma_mask = mask;
903
904         return 0;
905 }
906 #endif
907      
908 static int __devinit pci_init(void)
909 {
910         struct pci_dev *dev = NULL;
911
912         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
913                 pci_fixup_device(pci_fixup_final, dev);
914         }
915         return 0;
916 }
917
918 static int __devinit pci_setup(char *str)
919 {
920         while (str) {
921                 char *k = strchr(str, ',');
922                 if (k)
923                         *k++ = 0;
924                 if (*str && (str = pcibios_setup(str)) && *str) {
925                         if (!strcmp(str, "nomsi")) {
926                                 pci_no_msi();
927                         } else {
928                                 printk(KERN_ERR "PCI: Unknown option `%s'\n",
929                                                 str);
930                         }
931                 }
932                 str = k;
933         }
934         return 1;
935 }
936
937 device_initcall(pci_init);
938
939 __setup("pci=", pci_setup);
940
941 #if defined(CONFIG_ISA) || defined(CONFIG_EISA)
942 /* FIXME: Some boxes have multiple ISA bridges! */
943 struct pci_dev *isa_bridge;
944 EXPORT_SYMBOL(isa_bridge);
945 #endif
946
947 EXPORT_SYMBOL_GPL(pci_restore_bars);
948 EXPORT_SYMBOL(pci_enable_device_bars);
949 EXPORT_SYMBOL(pci_enable_device);
950 EXPORT_SYMBOL(pci_disable_device);
951 EXPORT_SYMBOL(pci_find_capability);
952 EXPORT_SYMBOL(pci_bus_find_capability);
953 EXPORT_SYMBOL(pci_release_regions);
954 EXPORT_SYMBOL(pci_request_regions);
955 EXPORT_SYMBOL(pci_release_region);
956 EXPORT_SYMBOL(pci_request_region);
957 EXPORT_SYMBOL(pci_set_master);
958 EXPORT_SYMBOL(pci_set_mwi);
959 EXPORT_SYMBOL(pci_clear_mwi);
960 EXPORT_SYMBOL_GPL(pci_intx);
961 EXPORT_SYMBOL(pci_set_dma_mask);
962 EXPORT_SYMBOL(pci_set_consistent_dma_mask);
963 EXPORT_SYMBOL(pci_assign_resource);
964 EXPORT_SYMBOL(pci_find_parent_resource);
965
966 EXPORT_SYMBOL(pci_set_power_state);
967 EXPORT_SYMBOL(pci_save_state);
968 EXPORT_SYMBOL(pci_restore_state);
969 EXPORT_SYMBOL(pci_enable_wake);
970
971 /* Quirk info */
972
973 EXPORT_SYMBOL(isa_dma_bridge_buggy);
974 EXPORT_SYMBOL(pci_pci_problems);