git.oblomov.eu Git - linux-2.6/blob - drivers/ide/pci/siimage.c

   1 /*
   2  * linux/drivers/ide/pci/siimage.c              Version 1.16    Jul 13 2007
   3  *
   4  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
   5  * Copyright (C) 2003           Red Hat <alan@redhat.com>
   6  * Copyright (C) 2007           MontaVista Software, Inc.
   7  * Copyright (C) 2007           Bartlomiej Zolnierkiewicz
   8  *
   9  *  May be copied or modified under the terms of the GNU General Public License
  10  *
  11  *  Documentation for CMD680:
  12  *  http://gkernel.sourceforge.net/specs/sii/sii-0680a-v1.31.pdf.bz2
  13  *
  14  *  Documentation for SiI 3112:
  15  *  http://gkernel.sourceforge.net/specs/sii/3112A_SiI-DS-0095-B2.pdf.bz2
  16  *
  17  *  Errata and other documentation only available under NDA.
  18  *
  19  *
  20  *  FAQ Items:
  21  *      If you are using Marvell SATA-IDE adapters with Maxtor drives
  22  *      ensure the system is set up for ATA100/UDMA5 not UDMA6.
  23  *
  24  *      If you are using WD drives with SATA bridges you must set the
  25  *      drive to "Single". "Master" will hang
  26  *
  27  *      If you have strange problems with nVidia chipset systems please
  28  *      see the SI support documentation and update your system BIOS
  29  *      if neccessary
  30  *
  31  *  The Dell DRAC4 has some interesting features including effectively hot
  32  *  unplugging/replugging the virtual CD interface when the DRAC is reset.
  33  *  This often causes drivers/ide/siimage to panic but is ok with the rather
  34  *  smarter code in libata.
  35  *
  36  * TODO:
  37  * - IORDY fixes
  38  * - VDMA support
  39  */
  40
  41 #include <linux/types.h>
  42 #include <linux/module.h>
  43 #include <linux/pci.h>
  44 #include <linux/delay.h>
  45 #include <linux/hdreg.h>
  46 #include <linux/ide.h>
  47 #include <linux/init.h>
  48
  49 #include <asm/io.h>
  50
  51 /**
  52  *      pdev_is_sata            -       check if device is SATA
  53  *      @pdev:  PCI device to check
  54  *
  55  *      Returns true if this is a SATA controller
  56  */
  57
  58 static int pdev_is_sata(struct pci_dev *pdev)
  59 {
  60         switch(pdev->device)
  61         {
  62                 case PCI_DEVICE_ID_SII_3112:
  63                 case PCI_DEVICE_ID_SII_1210SA:
  64                         return 1;
  65                 case PCI_DEVICE_ID_SII_680:
  66                         return 0;
  67         }
  68         BUG();
  69         return 0;
  70 }
  71
  72 /**
  73  *      is_sata                 -       check if hwif is SATA
  74  *      @hwif:  interface to check
  75  *
  76  *      Returns true if this is a SATA controller
  77  */
  78
  79 static inline int is_sata(ide_hwif_t *hwif)
  80 {
  81         return pdev_is_sata(hwif->pci_dev);
  82 }
  83
  84 /**
  85  *      siimage_selreg          -       return register base
  86  *      @hwif: interface
  87  *      @r: config offset
  88  *
  89  *      Turn a config register offset into the right address in either
  90  *      PCI space or MMIO space to access the control register in question
  91  *      Thankfully this is a configuration operation so isnt performance
  92  *      criticial.
  93  */
  94
  95 static unsigned long siimage_selreg(ide_hwif_t *hwif, int r)
  96 {
  97         unsigned long base = (unsigned long)hwif->hwif_data;
  98         base += 0xA0 + r;
  99         if(hwif->mmio)
 100                 base += (hwif->channel << 6);
 101         else
 102                 base += (hwif->channel << 4);
 103         return base;
 104 }
 105
 106 /**
 107  *      siimage_seldev          -       return register base
 108  *      @hwif: interface
 109  *      @r: config offset
 110  *
 111  *      Turn a config register offset into the right address in either
 112  *      PCI space or MMIO space to access the control register in question
 113  *      including accounting for the unit shift.
 114  */
 115
 116 static inline unsigned long siimage_seldev(ide_drive_t *drive, int r)
 117 {
 118         ide_hwif_t *hwif        = HWIF(drive);
 119         unsigned long base = (unsigned long)hwif->hwif_data;
 120         base += 0xA0 + r;
 121         if(hwif->mmio)
 122                 base += (hwif->channel << 6);
 123         else
 124                 base += (hwif->channel << 4);
 125         base |= drive->select.b.unit << drive->select.b.unit;
 126         return base;
 127 }
 128
 129 /**
 130  *      sil_udma_filter         -       compute UDMA mask
 131  *      @drive: IDE device
 132  *
 133  *      Compute the available UDMA speeds for the device on the interface.
 134  *
 135  *      For the CMD680 this depends on the clocking mode (scsc), for the
 136  *      SI3112 SATA controller life is a bit simpler.
 137  */
 138
 139 static u8 sil_udma_filter(ide_drive_t *drive)
 140 {
 141         ide_hwif_t *hwif = drive->hwif;
 142         unsigned long base = (unsigned long) hwif->hwif_data;
 143         u8 mask = 0, scsc = 0;
 144
 145         if (hwif->mmio)
 146                 scsc = hwif->INB(base + 0x4A);
 147         else
 148                 pci_read_config_byte(hwif->pci_dev, 0x8A, &scsc);
 149
 150         if (is_sata(hwif)) {
 151                 mask = strstr(drive->id->model, "Maxtor") ? 0x3f : 0x7f;
 152                 goto out;
 153         }
 154
 155         if ((scsc & 0x30) == 0x10)      /* 133 */
 156                 mask = 0x7f;
 157         else if ((scsc & 0x30) == 0x20) /* 2xPCI */
 158                 mask = 0x7f;
 159         else if ((scsc & 0x30) == 0x00) /* 100 */
 160                 mask = 0x3f;
 161         else    /* Disabled ? */
 162                 BUG();
 163 out:
 164         return mask;
 165 }
 166
 167 /**
 168  *      sil_set_pio_mode        -       set host controller for PIO mode
 169  *      @drive: drive
 170  *      @pio: PIO mode number
 171  *
 172  *      Load the timing settings for this device mode into the
 173  *      controller. If we are in PIO mode 3 or 4 turn on IORDY
 174  *      monitoring (bit 9). The TF timing is bits 31:16
 175  */
 176
 177 static void sil_set_pio_mode(ide_drive_t *drive, u8 pio)
 178 {
 179         const u16 tf_speed[]    = { 0x328a, 0x2283, 0x1281, 0x10c3, 0x10c1 };
 180         const u16 data_speed[]  = { 0x328a, 0x2283, 0x1104, 0x10c3, 0x10c1 };
 181
 182         ide_hwif_t *hwif        = HWIF(drive);
 183         ide_drive_t *pair       = &hwif->drives[drive->dn ^ 1];
 184         u32 speedt              = 0;
 185         u16 speedp              = 0;
 186         unsigned long addr      = siimage_seldev(drive, 0x04);
 187         unsigned long tfaddr    = siimage_selreg(hwif, 0x02);
 188         unsigned long base      = (unsigned long)hwif->hwif_data;
 189         u8 tf_pio               = pio;
 190         u8 addr_mask            = hwif->channel ? (hwif->mmio ? 0xF4 : 0x84)
 191                                                 : (hwif->mmio ? 0xB4 : 0x80);
 192         u8 mode                 = 0;
 193         u8 unit                 = drive->select.b.unit;
 194
 195         /* trim *taskfile* PIO to the slowest of the master/slave */
 196         if (pair->present) {
 197                 u8 pair_pio = ide_get_best_pio_mode(pair, 255, 4);
 198
 199                 if (pair_pio < tf_pio)
 200                         tf_pio = pair_pio;
 201         }
 202
 203         /* cheat for now and use the docs */
 204         speedp = data_speed[pio];
 205         speedt = tf_speed[tf_pio];
 206
 207         if (hwif->mmio) {
 208                 hwif->OUTW(speedp, addr);
 209                 hwif->OUTW(speedt, tfaddr);
 210                 /* Now set up IORDY */
 211                 if (pio > 2)
 212                         hwif->OUTW(hwif->INW(tfaddr-2)|0x200, tfaddr-2);
 213                 else
 214                         hwif->OUTW(hwif->INW(tfaddr-2)&~0x200, tfaddr-2);
 215
 216                 mode = hwif->INB(base + addr_mask);
 217                 mode &= ~(unit ? 0x30 : 0x03);
 218                 mode |= (unit ? 0x10 : 0x01);
 219                 hwif->OUTB(mode, base + addr_mask);
 220         } else {
 221                 pci_write_config_word(hwif->pci_dev, addr, speedp);
 222                 pci_write_config_word(hwif->pci_dev, tfaddr, speedt);
 223                 pci_read_config_word(hwif->pci_dev, tfaddr-2, &speedp);
 224                 speedp &= ~0x200;
 225                 /* Set IORDY for mode 3 or 4 */
 226                 if (pio > 2)
 227                         speedp |= 0x200;
 228                 pci_write_config_word(hwif->pci_dev, tfaddr-2, speedp);
 229
 230                 pci_read_config_byte(hwif->pci_dev, addr_mask, &mode);
 231                 mode &= ~(unit ? 0x30 : 0x03);
 232                 mode |= (unit ? 0x10 : 0x01);
 233                 pci_write_config_byte(hwif->pci_dev, addr_mask, mode);
 234         }
 235 }
 236
 237 /**
 238  *      sil_set_dma_mode        -       set host controller for DMA mode
 239  *      @drive: drive
 240  *      @speed: DMA mode
 241  *
 242  *      Tune the SiI chipset for the desired DMA mode.
 243  */
 244
 245 static void sil_set_dma_mode(ide_drive_t *drive, const u8 speed)
 246 {
 247         u8 ultra6[]             = { 0x0F, 0x0B, 0x07, 0x05, 0x03, 0x02, 0x01 };
 248         u8 ultra5[]             = { 0x0C, 0x07, 0x05, 0x04, 0x02, 0x01 };
 249         u16 dma[]               = { 0x2208, 0x10C2, 0x10C1 };
 250
 251         ide_hwif_t *hwif        = HWIF(drive);
 252         u16 ultra = 0, multi    = 0;
 253         u8 mode = 0, unit       = drive->select.b.unit;
 254         unsigned long base      = (unsigned long)hwif->hwif_data;
 255         u8 scsc = 0, addr_mask  = ((hwif->channel) ?
 256                                     ((hwif->mmio) ? 0xF4 : 0x84) :
 257                                     ((hwif->mmio) ? 0xB4 : 0x80));
 258
 259         unsigned long ma        = siimage_seldev(drive, 0x08);
 260         unsigned long ua        = siimage_seldev(drive, 0x0C);
 261
 262         if (hwif->mmio) {
 263                 scsc = hwif->INB(base + 0x4A);
 264                 mode = hwif->INB(base + addr_mask);
 265                 multi = hwif->INW(ma);
 266                 ultra = hwif->INW(ua);
 267         } else {
 268                 pci_read_config_byte(hwif->pci_dev, 0x8A, &scsc);
 269                 pci_read_config_byte(hwif->pci_dev, addr_mask, &mode);
 270                 pci_read_config_word(hwif->pci_dev, ma, &multi);
 271                 pci_read_config_word(hwif->pci_dev, ua, &ultra);
 272         }
 273
 274         mode &= ~((unit) ? 0x30 : 0x03);
 275         ultra &= ~0x3F;
 276         scsc = ((scsc & 0x30) == 0x00) ? 0 : 1;
 277
 278         scsc = is_sata(hwif) ? 1 : scsc;
 279
 280         switch(speed) {
 281                 case XFER_MW_DMA_2:
 282                 case XFER_MW_DMA_1:
 283                 case XFER_MW_DMA_0:
 284                         multi = dma[speed - XFER_MW_DMA_0];
 285                         mode |= ((unit) ? 0x20 : 0x02);
 286                         break;
 287                 case XFER_UDMA_6:
 288                 case XFER_UDMA_5:
 289                 case XFER_UDMA_4:
 290                 case XFER_UDMA_3:
 291                 case XFER_UDMA_2:
 292                 case XFER_UDMA_1:
 293                 case XFER_UDMA_0:
 294                         multi = dma[2];
 295                         ultra |= ((scsc) ? (ultra6[speed - XFER_UDMA_0]) :
 296                                            (ultra5[speed - XFER_UDMA_0]));
 297                         mode |= ((unit) ? 0x30 : 0x03);
 298                         break;
 299                 default:
 300                         return;
 301         }
 302
 303         if (hwif->mmio) {
 304                 hwif->OUTB(mode, base + addr_mask);
 305                 hwif->OUTW(multi, ma);
 306                 hwif->OUTW(ultra, ua);
 307         } else {
 308                 pci_write_config_byte(hwif->pci_dev, addr_mask, mode);
 309                 pci_write_config_word(hwif->pci_dev, ma, multi);
 310                 pci_write_config_word(hwif->pci_dev, ua, ultra);
 311         }
 312 }
 313
 314 /**
 315  *      siimage_configure_drive_for_dma -       set up for DMA transfers
 316  *      @drive: drive we are going to set up
 317  *
 318  *      Set up the drive for DMA, tune the controller and drive as
 319  *      required. If the drive isn't suitable for DMA or we hit
 320  *      other problems then we will drop down to PIO and set up
 321  *      PIO appropriately
 322  */
 323
 324 static int siimage_config_drive_for_dma (ide_drive_t *drive)
 325 {
 326         if (ide_tune_dma(drive))
 327                 return 0;
 328
 329         ide_set_max_pio(drive);
 330
 331         return -1;
 332 }
 333
 334 /* returns 1 if dma irq issued, 0 otherwise */
 335 static int siimage_io_ide_dma_test_irq (ide_drive_t *drive)
 336 {
 337         ide_hwif_t *hwif        = HWIF(drive);
 338         u8 dma_altstat          = 0;
 339         unsigned long addr      = siimage_selreg(hwif, 1);
 340
 341         /* return 1 if INTR asserted */
 342         if ((hwif->INB(hwif->dma_status) & 4) == 4)
 343                 return 1;
 344
 345         /* return 1 if Device INTR asserted */
 346         pci_read_config_byte(hwif->pci_dev, addr, &dma_altstat);
 347         if (dma_altstat & 8)
 348                 return 0;       //return 1;
 349         return 0;
 350 }
 351
 352 /**
 353  *      siimage_mmio_ide_dma_test_irq   -       check we caused an IRQ
 354  *      @drive: drive we are testing
 355  *
 356  *      Check if we caused an IDE DMA interrupt. We may also have caused
 357  *      SATA status interrupts, if so we clean them up and continue.
 358  */
 359
 360 static int siimage_mmio_ide_dma_test_irq (ide_drive_t *drive)
 361 {
 362         ide_hwif_t *hwif        = HWIF(drive);
 363         unsigned long base      = (unsigned long)hwif->hwif_data;
 364         unsigned long addr      = siimage_selreg(hwif, 0x1);
 365
 366         if (SATA_ERROR_REG) {
 367                 u32 ext_stat = readl((void __iomem *)(base + 0x10));
 368                 u8 watchdog = 0;
 369                 if (ext_stat & ((hwif->channel) ? 0x40 : 0x10)) {
 370                         u32 sata_error = readl((void __iomem *)SATA_ERROR_REG);
 371                         writel(sata_error, (void __iomem *)SATA_ERROR_REG);
 372                         watchdog = (sata_error & 0x00680000) ? 1 : 0;
 373                         printk(KERN_WARNING "%s: sata_error = 0x%08x, "
 374                                 "watchdog = %d, %s\n",
 375                                 drive->name, sata_error, watchdog,
 376                                 __FUNCTION__);
 377
 378                 } else {
 379                         watchdog = (ext_stat & 0x8000) ? 1 : 0;
 380                 }
 381                 ext_stat >>= 16;
 382
 383                 if (!(ext_stat & 0x0404) && !watchdog)
 384                         return 0;
 385         }
 386
 387         /* return 1 if INTR asserted */
 388         if ((readb((void __iomem *)hwif->dma_status) & 0x04) == 0x04)
 389                 return 1;
 390
 391         /* return 1 if Device INTR asserted */
 392         if ((readb((void __iomem *)addr) & 8) == 8)
 393                 return 0;       //return 1;
 394
 395         return 0;
 396 }
 397
 398 /**
 399  *      siimage_busproc         -       bus isolation ioctl
 400  *      @drive: drive to isolate/restore
 401  *      @state: bus state to set
 402  *
 403  *      Used by the SII3112 to handle bus isolation. As this is a
 404  *      SATA controller the work required is quite limited, we
 405  *      just have to clean up the statistics
 406  */
 407
 408 static int siimage_busproc (ide_drive_t * drive, int state)
 409 {
 410         ide_hwif_t *hwif        = HWIF(drive);
 411         u32 stat_config         = 0;
 412         unsigned long addr      = siimage_selreg(hwif, 0);
 413
 414         if (hwif->mmio)
 415                 stat_config = readl((void __iomem *)addr);
 416         else
 417                 pci_read_config_dword(hwif->pci_dev, addr, &stat_config);
 418
 419         switch (state) {
 420                 case BUSSTATE_ON:
 421                         hwif->drives[0].failures = 0;
 422                         hwif->drives[1].failures = 0;
 423                         break;
 424                 case BUSSTATE_OFF:
 425                         hwif->drives[0].failures = hwif->drives[0].max_failures + 1;
 426                         hwif->drives[1].failures = hwif->drives[1].max_failures + 1;
 427                         break;
 428                 case BUSSTATE_TRISTATE:
 429                         hwif->drives[0].failures = hwif->drives[0].max_failures + 1;
 430                         hwif->drives[1].failures = hwif->drives[1].max_failures + 1;
 431                         break;
 432                 default:
 433                         return -EINVAL;
 434         }
 435         hwif->bus_state = state;
 436         return 0;
 437 }
 438
 439 /**
 440  *      siimage_reset_poll      -       wait for sata reset
 441  *      @drive: drive we are resetting
 442  *
 443  *      Poll the SATA phy and see whether it has come back from the dead
 444  *      yet.
 445  */
 446
 447 static int siimage_reset_poll (ide_drive_t *drive)
 448 {
 449         if (SATA_STATUS_REG) {
 450                 ide_hwif_t *hwif        = HWIF(drive);
 451
 452                 /* SATA_STATUS_REG is valid only when in MMIO mode */
 453                 if ((readl((void __iomem *)SATA_STATUS_REG) & 0x03) != 0x03) {
 454                         printk(KERN_WARNING "%s: reset phy dead, status=0x%08x\n",
 455                                 hwif->name, readl((void __iomem *)SATA_STATUS_REG));
 456                         HWGROUP(drive)->polling = 0;
 457                         return ide_started;
 458                 }
 459                 return 0;
 460         } else {
 461                 return 0;
 462         }
 463 }
 464
 465 /**
 466  *      siimage_pre_reset       -       reset hook
 467  *      @drive: IDE device being reset
 468  *
 469  *      For the SATA devices we need to handle recalibration/geometry
 470  *      differently
 471  */
 472
 473 static void siimage_pre_reset (ide_drive_t *drive)
 474 {
 475         if (drive->media != ide_disk)
 476                 return;
 477
 478         if (is_sata(HWIF(drive)))
 479         {
 480                 drive->special.b.set_geometry = 0;
 481                 drive->special.b.recalibrate = 0;
 482         }
 483 }
 484
 485 /**
 486  *      siimage_reset   -       reset a device on an siimage controller
 487  *      @drive: drive to reset
 488  *
 489  *      Perform a controller level reset fo the device. For
 490  *      SATA we must also check the PHY.
 491  */
 492
 493 static void siimage_reset (ide_drive_t *drive)
 494 {
 495         ide_hwif_t *hwif        = HWIF(drive);
 496         u8 reset                = 0;
 497         unsigned long addr      = siimage_selreg(hwif, 0);
 498
 499         if (hwif->mmio) {
 500                 reset = hwif->INB(addr);
 501                 hwif->OUTB((reset|0x03), addr);
 502                 /* FIXME:posting */
 503                 udelay(25);
 504                 hwif->OUTB(reset, addr);
 505                 (void) hwif->INB(addr);
 506         } else {
 507                 pci_read_config_byte(hwif->pci_dev, addr, &reset);
 508                 pci_write_config_byte(hwif->pci_dev, addr, reset|0x03);
 509                 udelay(25);
 510                 pci_write_config_byte(hwif->pci_dev, addr, reset);
 511                 pci_read_config_byte(hwif->pci_dev, addr, &reset);
 512         }
 513
 514         if (SATA_STATUS_REG) {
 515                 /* SATA_STATUS_REG is valid only when in MMIO mode */
 516                 u32 sata_stat = readl((void __iomem *)SATA_STATUS_REG);
 517                 printk(KERN_WARNING "%s: reset phy, status=0x%08x, %s\n",
 518                         hwif->name, sata_stat, __FUNCTION__);
 519                 if (!(sata_stat)) {
 520                         printk(KERN_WARNING "%s: reset phy dead, status=0x%08x\n",
 521                                 hwif->name, sata_stat);
 522                         drive->failures++;
 523                 }
 524         }
 525
 526 }
 527
 528 /**
 529  *      proc_reports_siimage            -       add siimage controller to proc
 530  *      @dev: PCI device
 531  *      @clocking: SCSC value
 532  *      @name: controller name
 533  *
 534  *      Report the clocking mode of the controller and add it to
 535  *      the /proc interface layer
 536  */
 537
 538 static void proc_reports_siimage (struct pci_dev *dev, u8 clocking, const char *name)
 539 {
 540         if (!pdev_is_sata(dev)) {
 541                 printk(KERN_INFO "%s: BASE CLOCK ", name);
 542                 clocking &= 0x03;
 543                 switch (clocking) {
 544                         case 0x03: printk("DISABLED!\n"); break;
 545                         case 0x02: printk("== 2X PCI\n"); break;
 546                         case 0x01: printk("== 133\n"); break;
 547                         case 0x00: printk("== 100\n"); break;
 548                 }
 549         }
 550 }
 551
 552 /**
 553  *      setup_mmio_siimage      -       switch an SI controller into MMIO
 554  *      @dev: PCI device we are configuring
 555  *      @name: device name
 556  *
 557  *      Attempt to put the device into mmio mode. There are some slight
 558  *      complications here with certain systems where the mmio bar isnt
 559  *      mapped so we have to be sure we can fall back to I/O.
 560  */
 561
 562 static unsigned int setup_mmio_siimage (struct pci_dev *dev, const char *name)
 563 {
 564         unsigned long bar5      = pci_resource_start(dev, 5);
 565         unsigned long barsize   = pci_resource_len(dev, 5);
 566         u8 tmpbyte      = 0;
 567         void __iomem *ioaddr;
 568         u32 tmp, irq_mask;
 569
 570         /*
 571          *      Drop back to PIO if we can't map the mmio. Some
 572          *      systems seem to get terminally confused in the PCI
 573          *      spaces.
 574          */
 575
 576         if(!request_mem_region(bar5, barsize, name))
 577         {
 578                 printk(KERN_WARNING "siimage: IDE controller MMIO ports not available.\n");
 579                 return 0;
 580         }
 581
 582         ioaddr = ioremap(bar5, barsize);
 583
 584         if (ioaddr == NULL)
 585         {
 586                 release_mem_region(bar5, barsize);
 587                 return 0;
 588         }
 589
 590         pci_set_master(dev);
 591         pci_set_drvdata(dev, (void *) ioaddr);
 592
 593         if (pdev_is_sata(dev)) {
 594                 /* make sure IDE0/1 interrupts are not masked */
 595                 irq_mask = (1 << 22) | (1 << 23);
 596                 tmp = readl(ioaddr + 0x48);
 597                 if (tmp & irq_mask) {
 598                         tmp &= ~irq_mask;
 599                         writel(tmp, ioaddr + 0x48);
 600                         readl(ioaddr + 0x48); /* flush */
 601                 }
 602                 writel(0, ioaddr + 0x148);
 603                 writel(0, ioaddr + 0x1C8);
 604         }
 605
 606         writeb(0, ioaddr + 0xB4);
 607         writeb(0, ioaddr + 0xF4);
 608         tmpbyte = readb(ioaddr + 0x4A);
 609
 610         switch(tmpbyte & 0x30) {
 611                 case 0x00:
 612                         /* In 100 MHz clocking, try and switch to 133 */
 613                         writeb(tmpbyte|0x10, ioaddr + 0x4A);
 614                         break;
 615                 case 0x10:
 616                         /* On 133Mhz clocking */
 617                         break;
 618                 case 0x20:
 619                         /* On PCIx2 clocking */
 620                         break;
 621                 case 0x30:
 622                         /* Clocking is disabled */
 623                         /* 133 clock attempt to force it on */
 624                         writeb(tmpbyte & ~0x20, ioaddr + 0x4A);
 625                         break;
 626         }
 627
 628         writeb(      0x72, ioaddr + 0xA1);
 629         writew(    0x328A, ioaddr + 0xA2);
 630         writel(0x62DD62DD, ioaddr + 0xA4);
 631         writel(0x43924392, ioaddr + 0xA8);
 632         writel(0x40094009, ioaddr + 0xAC);
 633         writeb(      0x72, ioaddr + 0xE1);
 634         writew(    0x328A, ioaddr + 0xE2);
 635         writel(0x62DD62DD, ioaddr + 0xE4);
 636         writel(0x43924392, ioaddr + 0xE8);
 637         writel(0x40094009, ioaddr + 0xEC);
 638
 639         if (pdev_is_sata(dev)) {
 640                 writel(0xFFFF0000, ioaddr + 0x108);
 641                 writel(0xFFFF0000, ioaddr + 0x188);
 642                 writel(0x00680000, ioaddr + 0x148);
 643                 writel(0x00680000, ioaddr + 0x1C8);
 644         }
 645
 646         tmpbyte = readb(ioaddr + 0x4A);
 647
 648         proc_reports_siimage(dev, (tmpbyte>>4), name);
 649         return 1;
 650 }
 651
 652 /**
 653  *      init_chipset_siimage    -       set up an SI device
 654  *      @dev: PCI device
 655  *      @name: device name
 656  *
 657  *      Perform the initial PCI set up for this device. Attempt to switch
 658  *      to 133MHz clocking if the system isn't already set up to do it.
 659  */
 660
 661 static unsigned int __devinit init_chipset_siimage(struct pci_dev *dev, const char *name)
 662 {
 663         u32 class_rev   = 0;
 664         u8 tmpbyte      = 0;
 665         u8 BA5_EN       = 0;
 666
 667         pci_read_config_dword(dev, PCI_CLASS_REVISION, &class_rev);
 668         class_rev &= 0xff;
 669         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, (class_rev) ? 1 : 255);
 670
 671         pci_read_config_byte(dev, 0x8A, &BA5_EN);
 672         if ((BA5_EN & 0x01) || (pci_resource_start(dev, 5))) {
 673                 if (setup_mmio_siimage(dev, name)) {
 674                         return 0;
 675                 }
 676         }
 677
 678         pci_write_config_byte(dev, 0x80, 0x00);
 679         pci_write_config_byte(dev, 0x84, 0x00);
 680         pci_read_config_byte(dev, 0x8A, &tmpbyte);
 681         switch(tmpbyte & 0x30) {
 682                 case 0x00:
 683                         /* 133 clock attempt to force it on */
 684                         pci_write_config_byte(dev, 0x8A, tmpbyte|0x10);
 685                 case 0x30:
 686                         /* if clocking is disabled */
 687                         /* 133 clock attempt to force it on */
 688                         pci_write_config_byte(dev, 0x8A, tmpbyte & ~0x20);
 689                 case 0x10:
 690                         /* 133 already */
 691                         break;
 692                 case 0x20:
 693                         /* BIOS set PCI x2 clocking */
 694                         break;
 695         }
 696
 697         pci_read_config_byte(dev,   0x8A, &tmpbyte);
 698
 699         pci_write_config_byte(dev,  0xA1, 0x72);
 700         pci_write_config_word(dev,  0xA2, 0x328A);
 701         pci_write_config_dword(dev, 0xA4, 0x62DD62DD);
 702         pci_write_config_dword(dev, 0xA8, 0x43924392);
 703         pci_write_config_dword(dev, 0xAC, 0x40094009);
 704         pci_write_config_byte(dev,  0xB1, 0x72);
 705         pci_write_config_word(dev,  0xB2, 0x328A);
 706         pci_write_config_dword(dev, 0xB4, 0x62DD62DD);
 707         pci_write_config_dword(dev, 0xB8, 0x43924392);
 708         pci_write_config_dword(dev, 0xBC, 0x40094009);
 709
 710         proc_reports_siimage(dev, (tmpbyte>>4), name);
 711         return 0;
 712 }
 713
 714 /**
 715  *      init_mmio_iops_siimage  -       set up the iops for MMIO
 716  *      @hwif: interface to set up
 717  *
 718  *      The basic setup here is fairly simple, we can use standard MMIO
 719  *      operations. However we do have to set the taskfile register offsets
 720  *      by hand as there isnt a standard defined layout for them this
 721  *      time.
 722  *
 723  *      The hardware supports buffered taskfiles and also some rather nice
 724  *      extended PRD tables. For better SI3112 support use the libata driver
 725  */
 726
 727 static void __devinit init_mmio_iops_siimage(ide_hwif_t *hwif)
 728 {
 729         struct pci_dev *dev     = hwif->pci_dev;
 730         void *addr              = pci_get_drvdata(dev);
 731         u8 ch                   = hwif->channel;
 732         hw_regs_t               hw;
 733         unsigned long           base;
 734
 735         /*
 736          *      Fill in the basic HWIF bits
 737          */
 738
 739         default_hwif_mmiops(hwif);
 740         hwif->hwif_data                 = addr;
 741
 742         /*
 743          *      Now set up the hw. We have to do this ourselves as
 744          *      the MMIO layout isnt the same as the standard port
 745          *      based I/O
 746          */
 747
 748         memset(&hw, 0, sizeof(hw_regs_t));
 749
 750         base = (unsigned long)addr;
 751         if (ch)
 752                 base += 0xC0;
 753         else
 754                 base += 0x80;
 755
 756         /*
 757          *      The buffered task file doesn't have status/control
 758          *      so we can't currently use it sanely since we want to
 759          *      use LBA48 mode.
 760          */
 761         hw.io_ports[IDE_DATA_OFFSET]    = base;
 762         hw.io_ports[IDE_ERROR_OFFSET]   = base + 1;
 763         hw.io_ports[IDE_NSECTOR_OFFSET] = base + 2;
 764         hw.io_ports[IDE_SECTOR_OFFSET]  = base + 3;
 765         hw.io_ports[IDE_LCYL_OFFSET]    = base + 4;
 766         hw.io_ports[IDE_HCYL_OFFSET]    = base + 5;
 767         hw.io_ports[IDE_SELECT_OFFSET]  = base + 6;
 768         hw.io_ports[IDE_STATUS_OFFSET]  = base + 7;
 769         hw.io_ports[IDE_CONTROL_OFFSET] = base + 10;
 770
 771         hw.io_ports[IDE_IRQ_OFFSET]     = 0;
 772
 773         if (pdev_is_sata(dev)) {
 774                 base = (unsigned long)addr;
 775                 if (ch)
 776                         base += 0x80;
 777                 hwif->sata_scr[SATA_STATUS_OFFSET]      = base + 0x104;
 778                 hwif->sata_scr[SATA_ERROR_OFFSET]       = base + 0x108;
 779                 hwif->sata_scr[SATA_CONTROL_OFFSET]     = base + 0x100;
 780                 hwif->sata_misc[SATA_MISC_OFFSET]       = base + 0x140;
 781                 hwif->sata_misc[SATA_PHY_OFFSET]        = base + 0x144;
 782                 hwif->sata_misc[SATA_IEN_OFFSET]        = base + 0x148;
 783         }
 784
 785         hw.irq                          = hwif->pci_dev->irq;
 786
 787         memcpy(&hwif->hw, &hw, sizeof(hw));
 788         memcpy(hwif->io_ports, hwif->hw.io_ports, sizeof(hwif->hw.io_ports));
 789
 790         hwif->irq                       = hw.irq;
 791
 792         base = (unsigned long) addr;
 793
 794         hwif->dma_base                  = base + (ch ? 0x08 : 0x00);
 795
 796         hwif->mmio = 1;
 797 }
 798
 799 static int is_dev_seagate_sata(ide_drive_t *drive)
 800 {
 801         const char *s = &drive->id->model[0];
 802         unsigned len;
 803
 804         if (!drive->present)
 805                 return 0;
 806
 807         len = strnlen(s, sizeof(drive->id->model));
 808
 809         if ((len > 4) && (!memcmp(s, "ST", 2))) {
 810                 if ((!memcmp(s + len - 2, "AS", 2)) ||
 811                     (!memcmp(s + len - 3, "ASL", 3))) {
 812                         printk(KERN_INFO "%s: applying pessimistic Seagate "
 813                                          "errata fix\n", drive->name);
 814                         return 1;
 815                 }
 816         }
 817         return 0;
 818 }
 819
 820 /**
 821  *      siimage_fixup           -       post probe fixups
 822  *      @hwif: interface to fix up
 823  *
 824  *      Called after drive probe we use this to decide whether the
 825  *      Seagate fixup must be applied. This used to be in init_iops but
 826  *      that can occur before we know what drives are present.
 827  */
 828
 829 static void __devinit siimage_fixup(ide_hwif_t *hwif)
 830 {
 831         /* Try and raise the rqsize */
 832         if (!is_sata(hwif) || !is_dev_seagate_sata(&hwif->drives[0]))
 833                 hwif->rqsize = 128;
 834 }
 835
 836 /**
 837  *      init_iops_siimage       -       set up iops
 838  *      @hwif: interface to set up
 839  *
 840  *      Do the basic setup for the SIIMAGE hardware interface
 841  *      and then do the MMIO setup if we can. This is the first
 842  *      look in we get for setting up the hwif so that we
 843  *      can get the iops right before using them.
 844  */
 845
 846 static void __devinit init_iops_siimage(ide_hwif_t *hwif)
 847 {
 848         struct pci_dev *dev     = hwif->pci_dev;
 849         u32 class_rev           = 0;
 850
 851         pci_read_config_dword(dev, PCI_CLASS_REVISION, &class_rev);
 852         class_rev &= 0xff;
 853
 854         hwif->hwif_data = NULL;
 855
 856         /* Pessimal until we finish probing */
 857         hwif->rqsize = 15;
 858
 859         if (pci_get_drvdata(dev) == NULL)
 860                 return;
 861         init_mmio_iops_siimage(hwif);
 862 }
 863
 864 /**
 865  *      ata66_siimage   -       check for 80 pin cable
 866  *      @hwif: interface to check
 867  *
 868  *      Check for the presence of an ATA66 capable cable on the
 869  *      interface.
 870  */
 871
 872 static u8 __devinit ata66_siimage(ide_hwif_t *hwif)
 873 {
 874         unsigned long addr = siimage_selreg(hwif, 0);
 875         u8 ata66 = 0;
 876
 877         if (pci_get_drvdata(hwif->pci_dev) == NULL)
 878                 pci_read_config_byte(hwif->pci_dev, addr, &ata66);
 879         else
 880                 ata66 = hwif->INB(addr);
 881
 882         return (ata66 & 0x01) ? ATA_CBL_PATA80 : ATA_CBL_PATA40;
 883 }
 884
 885 /**
 886  *      init_hwif_siimage       -       set up hwif structs
 887  *      @hwif: interface to set up
 888  *
 889  *      We do the basic set up of the interface structure. The SIIMAGE
 890  *      requires several custom handlers so we override the default
 891  *      ide DMA handlers appropriately
 892  */
 893
 894 static void __devinit init_hwif_siimage(ide_hwif_t *hwif)
 895 {
 896         hwif->autodma = 0;
 897
 898         hwif->resetproc = &siimage_reset;
 899         hwif->set_pio_mode = &sil_set_pio_mode;
 900         hwif->set_dma_mode = &sil_set_dma_mode;
 901         hwif->reset_poll = &siimage_reset_poll;
 902         hwif->pre_reset = &siimage_pre_reset;
 903         hwif->udma_filter = &sil_udma_filter;
 904
 905         if(is_sata(hwif)) {
 906                 static int first = 1;
 907
 908                 hwif->busproc   = &siimage_busproc;
 909
 910                 if (first) {
 911                         printk(KERN_INFO "siimage: For full SATA support you should use the libata sata_sil module.\n");
 912                         first = 0;
 913                 }
 914         }
 915
 916         hwif->drives[0].autotune = hwif->drives[1].autotune = 1;
 917
 918         if (hwif->dma_base == 0)
 919                 return;
 920
 921         hwif->ultra_mask = 0x7f;
 922         hwif->mwdma_mask = 0x07;
 923
 924         if (!is_sata(hwif))
 925                 hwif->atapi_dma = 1;
 926
 927         hwif->ide_dma_check = &siimage_config_drive_for_dma;
 928
 929         if (hwif->cbl != ATA_CBL_PATA40_SHORT)
 930                 hwif->cbl = ata66_siimage(hwif);
 931
 932         if (hwif->mmio) {
 933                 hwif->ide_dma_test_irq = &siimage_mmio_ide_dma_test_irq;
 934         } else {
 935                 hwif->ide_dma_test_irq = & siimage_io_ide_dma_test_irq;
 936         }
 937
 938         /*
 939          *      The BIOS often doesn't set up DMA on this controller
 940          *      so we always do it.
 941          */
 942
 943         hwif->autodma = 1;
 944         hwif->drives[0].autodma = hwif->autodma;
 945         hwif->drives[1].autodma = hwif->autodma;
 946 }
 947
 948 #define DECLARE_SII_DEV(name_str)                       \
 949         {                                               \
 950                 .name           = name_str,             \
 951                 .init_chipset   = init_chipset_siimage, \
 952                 .init_iops      = init_iops_siimage,    \
 953                 .init_hwif      = init_hwif_siimage,    \
 954                 .fixup          = siimage_fixup,        \
 955                 .autodma        = AUTODMA,              \
 956                 .bootable       = ON_BOARD,             \
 957                 .pio_mask       = ATA_PIO4,             \
 958         }
 959
 960 static ide_pci_device_t siimage_chipsets[] __devinitdata = {
 961         /* 0 */ DECLARE_SII_DEV("SiI680"),
 962         /* 1 */ DECLARE_SII_DEV("SiI3112 Serial ATA"),
 963         /* 2 */ DECLARE_SII_DEV("Adaptec AAR-1210SA")
 964 };
 965
 966 /**
 967  *      siimage_init_one        -       pci layer discovery entry
 968  *      @dev: PCI device
 969  *      @id: ident table entry
 970  *
 971  *      Called by the PCI code when it finds an SI680 or SI3112 controller.
 972  *      We then use the IDE PCI generic helper to do most of the work.
 973  */
 974
 975 static int __devinit siimage_init_one(struct pci_dev *dev, const struct pci_device_id *id)
 976 {
 977         return ide_setup_pci_device(dev, &siimage_chipsets[id->driver_data]);
 978 }
 979
 980 static struct pci_device_id siimage_pci_tbl[] = {
 981         { PCI_VENDOR_ID_CMD, PCI_DEVICE_ID_SII_680,  PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
 982 #ifdef CONFIG_BLK_DEV_IDE_SATA
 983         { PCI_VENDOR_ID_CMD, PCI_DEVICE_ID_SII_3112, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 1},
 984         { PCI_VENDOR_ID_CMD, PCI_DEVICE_ID_SII_1210SA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 2},
 985 #endif
 986         { 0, },
 987 };
 988 MODULE_DEVICE_TABLE(pci, siimage_pci_tbl);
 989
 990 static struct pci_driver driver = {
 991         .name           = "SiI_IDE",
 992         .id_table       = siimage_pci_tbl,
 993         .probe          = siimage_init_one,
 994 };
 995
 996 static int __init siimage_ide_init(void)
 997 {
 998         return ide_pci_register_driver(&driver);
 999 }
1000
1001 module_init(siimage_ide_init);
1002
1003 MODULE_AUTHOR("Andre Hedrick, Alan Cox");
1004 MODULE_DESCRIPTION("PCI driver module for SiI IDE");
1005 MODULE_LICENSE("GPL");