git.oblomov.eu Git - linux-2.6/blob - arch/powerpc/platforms/85xx/mpc85xx_cds.c

   1 /*
   2  * MPC85xx setup and early boot code plus other random bits.
   3  *
   4  * Maintained by Kumar Gala (see MAINTAINERS for contact information)
   5  *
   6  * Copyright 2005 Freescale Semiconductor Inc.
   7  *
   8  * This program is free software; you can redistribute  it and/or modify it
   9  * under  the terms of  the GNU General  Public License as published by the
  10  * Free Software Foundation;  either version 2 of the  License, or (at your
  11  * option) any later version.
  12  */
  13
  14 #include <linux/config.h>
  15 #include <linux/stddef.h>
  16 #include <linux/kernel.h>
  17 #include <linux/init.h>
  18 #include <linux/errno.h>
  19 #include <linux/reboot.h>
  20 #include <linux/pci.h>
  21 #include <linux/kdev_t.h>
  22 #include <linux/major.h>
  23 #include <linux/console.h>
  24 #include <linux/delay.h>
  25 #include <linux/seq_file.h>
  26 #include <linux/root_dev.h>
  27 #include <linux/initrd.h>
  28 #include <linux/module.h>
  29 #include <linux/fsl_devices.h>
  30
  31 #include <asm/system.h>
  32 #include <asm/pgtable.h>
  33 #include <asm/page.h>
  34 #include <asm/atomic.h>
  35 #include <asm/time.h>
  36 #include <asm/io.h>
  37 #include <asm/machdep.h>
  38 #include <asm/ipic.h>
  39 #include <asm/bootinfo.h>
  40 #include <asm/pci-bridge.h>
  41 #include <asm/mpc85xx.h>
  42 #include <asm/irq.h>
  43 #include <mm/mmu_decl.h>
  44 #include <asm/prom.h>
  45 #include <asm/udbg.h>
  46 #include <asm/mpic.h>
  47 #include <asm/i8259.h>
  48
  49 #include <sysdev/fsl_soc.h>
  50 #include "mpc85xx.h"
  51
  52 #ifndef CONFIG_PCI
  53 unsigned long isa_io_base = 0;
  54 unsigned long isa_mem_base = 0;
  55 #endif
  56
  57 static int cds_pci_slot = 2;
  58 static volatile u8 *cadmus;
  59
  60
  61 #ifdef CONFIG_PCI
  62
  63 #define ARCADIA_HOST_BRIDGE_IDSEL       17
  64 #define ARCADIA_2ND_BRIDGE_IDSEL        3
  65
  66 extern int mpc85xx_pci2_busno;
  67
  68 int
  69 mpc85xx_exclude_device(u_char bus, u_char devfn)
  70 {
  71         if (bus == 0 && PCI_SLOT(devfn) == 0)
  72                 return PCIBIOS_DEVICE_NOT_FOUND;
  73         if (mpc85xx_pci2_busno)
  74                 if (bus == (mpc85xx_pci2_busno) && PCI_SLOT(devfn) == 0)
  75                         return PCIBIOS_DEVICE_NOT_FOUND;
  76         /* We explicitly do not go past the Tundra 320 Bridge */
  77         if ((bus == 1) && (PCI_SLOT(devfn) == ARCADIA_2ND_BRIDGE_IDSEL))
  78                 return PCIBIOS_DEVICE_NOT_FOUND;
  79         if ((bus == 0) && (PCI_SLOT(devfn) == ARCADIA_2ND_BRIDGE_IDSEL))
  80                 return PCIBIOS_DEVICE_NOT_FOUND;
  81         else
  82                 return PCIBIOS_SUCCESSFUL;
  83 }
  84
  85 void __init
  86 mpc85xx_cds_pcibios_fixup(void)
  87 {
  88         struct pci_dev *dev;
  89         u_char          c;
  90
  91         if ((dev = pci_get_device(PCI_VENDOR_ID_VIA,
  92                                         PCI_DEVICE_ID_VIA_82C586_1, NULL))) {
  93                 /*
  94                  * U-Boot does not set the enable bits
  95                  * for the IDE device. Force them on here.
  96                  */
  97                 pci_read_config_byte(dev, 0x40, &c);
  98                 c |= 0x03; /* IDE: Chip Enable Bits */
  99                 pci_write_config_byte(dev, 0x40, c);
 100
 101                 /*
 102                  * Since only primary interface works, force the
 103                  * IDE function to standard primary IDE interrupt
 104                  * w/ 8259 offset
 105                  */
 106                 dev->irq = 14;
 107                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, dev->irq);
 108                 pci_dev_put(dev);
 109         }
 110
 111         /*
 112          * Force legacy USB interrupt routing
 113          */
 114         if ((dev = pci_get_device(PCI_VENDOR_ID_VIA,
 115                                         PCI_DEVICE_ID_VIA_82C586_2, NULL))) {
 116                 dev->irq = 10;
 117                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, 10);
 118                 pci_dev_put(dev);
 119         }
 120
 121         if ((dev = pci_get_device(PCI_VENDOR_ID_VIA,
 122                                         PCI_DEVICE_ID_VIA_82C586_2, dev))) {
 123                 dev->irq = 11;
 124                 pci_write_config_byte(dev, PCI_INTERRUPT_LINE, 11);
 125                 pci_dev_put(dev);
 126         }
 127
 128         /* Now map all the PCI irqs */
 129         dev = NULL;
 130         for_each_pci_dev(dev)
 131                 pci_read_irq_line(dev);
 132 }
 133
 134 #ifdef CONFIG_PPC_I8259
 135 #warning The i8259 PIC support is currently broken
 136 static void mpc85xx_8259_cascade(unsigned int irq, struct
 137                 irq_desc *desc, struct pt_regs *regs)
 138 {
 139         unsigned int cascade_irq = i8259_irq(regs);
 140
 141         if (cascade_irq != NO_IRQ)
 142                 generic_handle_irq(cascade_irq, regs);
 143
 144         desc->chip->eoi(irq);
 145 }
 146 #endif /* PPC_I8259 */
 147 #endif /* CONFIG_PCI */
 148
 149 void __init mpc85xx_cds_pic_init(void)
 150 {
 151         struct mpic *mpic;
 152         struct resource r;
 153         struct device_node *np = NULL;
 154         struct device_node *cascade_node = NULL;
 155         int cascade_irq;
 156
 157         np = of_find_node_by_type(np, "open-pic");
 158
 159         if (np == NULL) {
 160                 printk(KERN_ERR "Could not find open-pic node\n");
 161                 return;
 162         }
 163
 164         if (of_address_to_resource(np, 0, &r)) {
 165                 printk(KERN_ERR "Failed to map mpic register space\n");
 166                 of_node_put(np);
 167                 return;
 168         }
 169
 170         mpic = mpic_alloc(np, r.start,
 171                         MPIC_PRIMARY | MPIC_WANTS_RESET | MPIC_BIG_ENDIAN,
 172                         4, 0, " OpenPIC  ");
 173         BUG_ON(mpic == NULL);
 174
 175         /* Return the mpic node */
 176         of_node_put(np);
 177
 178         mpic_assign_isu(mpic, 0, r.start + 0x10200);
 179         mpic_assign_isu(mpic, 1, r.start + 0x10280);
 180         mpic_assign_isu(mpic, 2, r.start + 0x10300);
 181         mpic_assign_isu(mpic, 3, r.start + 0x10380);
 182         mpic_assign_isu(mpic, 4, r.start + 0x10400);
 183         mpic_assign_isu(mpic, 5, r.start + 0x10480);
 184         mpic_assign_isu(mpic, 6, r.start + 0x10500);
 185         mpic_assign_isu(mpic, 7, r.start + 0x10580);
 186
 187         /* Used only for 8548 so far, but no harm in
 188          * allocating them for everyone */
 189         mpic_assign_isu(mpic, 8, r.start + 0x10600);
 190         mpic_assign_isu(mpic, 9, r.start + 0x10680);
 191         mpic_assign_isu(mpic, 10, r.start + 0x10700);
 192         mpic_assign_isu(mpic, 11, r.start + 0x10780);
 193
 194         /* External Interrupts */
 195         mpic_assign_isu(mpic, 12, r.start + 0x10000);
 196         mpic_assign_isu(mpic, 13, r.start + 0x10080);
 197         mpic_assign_isu(mpic, 14, r.start + 0x10100);
 198
 199         mpic_init(mpic);
 200
 201 #ifdef CONFIG_PPC_I8259
 202         /* Initialize the i8259 controller */
 203         for_each_node_by_type(np, "interrupt-controller")
 204                 if (device_is_compatible(np, "chrp,iic")) {
 205                         cascade_node = np;
 206                         break;
 207                 }
 208
 209         if (cascade_node == NULL) {
 210                 printk(KERN_DEBUG "Could not find i8259 PIC\n");
 211                 return;
 212         }
 213
 214         cascade_irq = irq_of_parse_and_map(cascade_node, 0);
 215         if (cascade_irq == NO_IRQ) {
 216                 printk(KERN_ERR "Failed to map cascade interrupt\n");
 217                 return;
 218         }
 219
 220         i8259_init(cascade_node, 0);
 221         of_node_put(cascade_node);
 222
 223         set_irq_chained_handler(cascade_irq, mpc85xx_8259_cascade);
 224 #endif /* CONFIG_PPC_I8259 */
 225 }
 226
 227
 228 /*
 229  * Setup the architecture
 230  */
 231 static void __init
 232 mpc85xx_cds_setup_arch(void)
 233 {
 234         struct device_node *cpu;
 235 #ifdef CONFIG_PCI
 236         struct device_node *np;
 237 #endif
 238
 239         if (ppc_md.progress)
 240                 ppc_md.progress("mpc85xx_cds_setup_arch()", 0);
 241
 242         cpu = of_find_node_by_type(NULL, "cpu");
 243         if (cpu != 0) {
 244                 const unsigned int *fp;
 245
 246                 fp = get_property(cpu, "clock-frequency", NULL);
 247                 if (fp != 0)
 248                         loops_per_jiffy = *fp / HZ;
 249                 else
 250                         loops_per_jiffy = 500000000 / HZ;
 251                 of_node_put(cpu);
 252         }
 253
 254         cadmus = ioremap(CADMUS_BASE, CADMUS_SIZE);
 255         cds_pci_slot = ((cadmus[CM_CSR] >> 6) & 0x3) + 1;
 256
 257         if (ppc_md.progress) {
 258                 char buf[40];
 259                 snprintf(buf, 40, "CDS Version = 0x%x in slot %d\n",
 260                                 cadmus[CM_VER], cds_pci_slot);
 261                 ppc_md.progress(buf, 0);
 262         }
 263
 264 #ifdef CONFIG_PCI
 265         for (np = NULL; (np = of_find_node_by_type(np, "pci")) != NULL;)
 266                 add_bridge(np);
 267
 268         ppc_md.pcibios_fixup = mpc85xx_cds_pcibios_fixup;
 269         ppc_md.pci_exclude_device = mpc85xx_exclude_device;
 270 #endif
 271
 272 #ifdef  CONFIG_ROOT_NFS
 273         ROOT_DEV = Root_NFS;
 274 #else
 275         ROOT_DEV = Root_HDA1;
 276 #endif
 277 }
 278
 279
 280 void
 281 mpc85xx_cds_show_cpuinfo(struct seq_file *m)
 282 {
 283         uint pvid, svid, phid1;
 284         uint memsize = total_memory;
 285
 286         pvid = mfspr(SPRN_PVR);
 287         svid = mfspr(SPRN_SVR);
 288
 289         seq_printf(m, "Vendor\t\t: Freescale Semiconductor\n");
 290         seq_printf(m, "Machine\t\t: MPC85xx CDS (0x%x)\n", cadmus[CM_VER]);
 291         seq_printf(m, "PVR\t\t: 0x%x\n", pvid);
 292         seq_printf(m, "SVR\t\t: 0x%x\n", svid);
 293
 294         /* Display cpu Pll setting */
 295         phid1 = mfspr(SPRN_HID1);
 296         seq_printf(m, "PLL setting\t: 0x%x\n", ((phid1 >> 24) & 0x3f));
 297
 298         /* Display the amount of memory */
 299         seq_printf(m, "Memory\t\t: %d MB\n", memsize / (1024 * 1024));
 300 }
 301
 302
 303 /*
 304  * Called very early, device-tree isn't unflattened
 305  */
 306 static int __init mpc85xx_cds_probe(void)
 307 {
 308         /* We always match for now, eventually we should look at
 309          * the flat dev tree to ensure this is the board we are
 310          * supposed to run on
 311          */
 312         return 1;
 313 }
 314
 315 define_machine(mpc85xx_cds) {
 316         .name           = "MPC85xx CDS",
 317         .probe          = mpc85xx_cds_probe,
 318         .setup_arch     = mpc85xx_cds_setup_arch,
 319         .init_IRQ       = mpc85xx_cds_pic_init,
 320         .show_cpuinfo   = mpc85xx_cds_show_cpuinfo,
 321         .get_irq        = mpic_get_irq,
 322         .restart        = mpc85xx_restart,
 323         .calibrate_decr = generic_calibrate_decr,
 324         .progress       = udbg_progress,
 325 };