[PATCH] disable init/initramfs.c: architectures
[linux-2.6] / arch / i386 / kernel / smpboot.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
6  *
7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
8  *      whom a great many thanks are extended.
9  *
10  *      Thanks to Intel for making available several different Pentium,
11  *      Pentium Pro and Pentium-II/Xeon MP machines.
12  *      Original development of Linux SMP code supported by Caldera.
13  *
14  *      This code is released under the GNU General Public License version 2 or
15  *      later.
16  *
17  *      Fixes
18  *              Felix Koop      :       NR_CPUS used properly
19  *              Jose Renau      :       Handle single CPU case.
20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
21  *              Greg Wright     :       Fix for kernel stacks panic.
22  *              Erich Boleyn    :       MP v1.4 and additional changes.
23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
25  *      Michael Chastain        :       Change trampoline.S to gnu as.
26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
27  *              Ingo Molnar     :       Added APIC timers, based on code
28  *                                      from Jose Renau
29  *              Ingo Molnar     :       various cleanups and rewrites
30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
32  *              Martin J. Bligh :       Added support for multi-quad systems
33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
35
36
37 /* SMP boot always wants to use real time delay to allow sufficient time for
38  * the APs to come online */
39 #define USE_REAL_TIME_DELAY
40
41 #include <linux/module.h>
42 #include <linux/init.h>
43 #include <linux/kernel.h>
44
45 #include <linux/mm.h>
46 #include <linux/sched.h>
47 #include <linux/kernel_stat.h>
48 #include <linux/smp_lock.h>
49 #include <linux/bootmem.h>
50 #include <linux/notifier.h>
51 #include <linux/cpu.h>
52 #include <linux/percpu.h>
53
54 #include <linux/delay.h>
55 #include <linux/mc146818rtc.h>
56 #include <asm/tlbflush.h>
57 #include <asm/desc.h>
58 #include <asm/arch_hooks.h>
59 #include <asm/nmi.h>
60 #include <asm/pda.h>
61 #include <asm/genapic.h>
62
63 #include <mach_apic.h>
64 #include <mach_wakecpu.h>
65 #include <smpboot_hooks.h>
66
67 /* Set if we find a B stepping CPU */
68 static int __devinitdata smp_b_stepping;
69
70 /* Number of siblings per CPU package */
71 int smp_num_siblings = 1;
72 EXPORT_SYMBOL(smp_num_siblings);
73
74 /* Last level cache ID of each logical CPU */
75 int cpu_llc_id[NR_CPUS] __cpuinitdata = {[0 ... NR_CPUS-1] = BAD_APICID};
76
77 /* representing HT siblings of each logical CPU */
78 cpumask_t cpu_sibling_map[NR_CPUS] __read_mostly;
79 EXPORT_SYMBOL(cpu_sibling_map);
80
81 /* representing HT and core siblings of each logical CPU */
82 cpumask_t cpu_core_map[NR_CPUS] __read_mostly;
83 EXPORT_SYMBOL(cpu_core_map);
84
85 /* bitmap of online cpus */
86 cpumask_t cpu_online_map __read_mostly;
87 EXPORT_SYMBOL(cpu_online_map);
88
89 cpumask_t cpu_callin_map;
90 cpumask_t cpu_callout_map;
91 EXPORT_SYMBOL(cpu_callout_map);
92 cpumask_t cpu_possible_map;
93 EXPORT_SYMBOL(cpu_possible_map);
94 static cpumask_t smp_commenced_mask;
95
96 /* TSC's upper 32 bits can't be written in eariler CPU (before prescott), there
97  * is no way to resync one AP against BP. TBD: for prescott and above, we
98  * should use IA64's algorithm
99  */
100 static int __devinitdata tsc_sync_disabled;
101
102 /* Per CPU bogomips and other parameters */
103 struct cpuinfo_x86 cpu_data[NR_CPUS] __cacheline_aligned;
104 EXPORT_SYMBOL(cpu_data);
105
106 u8 x86_cpu_to_apicid[NR_CPUS] __read_mostly =
107                         { [0 ... NR_CPUS-1] = 0xff };
108 EXPORT_SYMBOL(x86_cpu_to_apicid);
109
110 u8 apicid_2_node[MAX_APICID];
111
112 /*
113  * Trampoline 80x86 program as an array.
114  */
115
116 extern unsigned char trampoline_data [];
117 extern unsigned char trampoline_end  [];
118 static unsigned char *trampoline_base;
119 static int trampoline_exec;
120
121 static void map_cpu_to_logical_apicid(void);
122
123 /* State of each CPU. */
124 DEFINE_PER_CPU(int, cpu_state) = { 0 };
125
126 /*
127  * Currently trivial. Write the real->protected mode
128  * bootstrap into the page concerned. The caller
129  * has made sure it's suitably aligned.
130  */
131
132 static unsigned long __devinit setup_trampoline(void)
133 {
134         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
135         return virt_to_phys(trampoline_base);
136 }
137
138 /*
139  * We are called very early to get the low memory for the
140  * SMP bootup trampoline page.
141  */
142 void __init smp_alloc_memory(void)
143 {
144         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
145         /*
146          * Has to be in very low memory so we can execute
147          * real-mode AP code.
148          */
149         if (__pa(trampoline_base) >= 0x9F000)
150                 BUG();
151         /*
152          * Make the SMP trampoline executable:
153          */
154         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
155 }
156
157 /*
158  * The bootstrap kernel entry code has set these up. Save them for
159  * a given CPU
160  */
161
162 static void __cpuinit smp_store_cpu_info(int id)
163 {
164         struct cpuinfo_x86 *c = cpu_data + id;
165
166         *c = boot_cpu_data;
167         if (id!=0)
168                 identify_cpu(c);
169         /*
170          * Mask B, Pentium, but not Pentium MMX
171          */
172         if (c->x86_vendor == X86_VENDOR_INTEL &&
173             c->x86 == 5 &&
174             c->x86_mask >= 1 && c->x86_mask <= 4 &&
175             c->x86_model <= 3)
176                 /*
177                  * Remember we have B step Pentia with bugs
178                  */
179                 smp_b_stepping = 1;
180
181         /*
182          * Certain Athlons might work (for various values of 'work') in SMP
183          * but they are not certified as MP capable.
184          */
185         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
186
187                 if (num_possible_cpus() == 1)
188                         goto valid_k7;
189
190                 /* Athlon 660/661 is valid. */  
191                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
192                         goto valid_k7;
193
194                 /* Duron 670 is valid */
195                 if ((c->x86_model==7) && (c->x86_mask==0))
196                         goto valid_k7;
197
198                 /*
199                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
200                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
201                  * have the MP bit set.
202                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
203                  */
204                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
205                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
206                      (c->x86_model> 7))
207                         if (cpu_has_mp)
208                                 goto valid_k7;
209
210                 /* If we get here, it's not a certified SMP capable AMD system. */
211                 add_taint(TAINT_UNSAFE_SMP);
212         }
213
214 valid_k7:
215         ;
216 }
217
218 /*
219  * TSC synchronization.
220  *
221  * We first check whether all CPUs have their TSC's synchronized,
222  * then we print a warning if not, and always resync.
223  */
224
225 static struct {
226         atomic_t start_flag;
227         atomic_t count_start;
228         atomic_t count_stop;
229         unsigned long long values[NR_CPUS];
230 } tsc __cpuinitdata = {
231         .start_flag = ATOMIC_INIT(0),
232         .count_start = ATOMIC_INIT(0),
233         .count_stop = ATOMIC_INIT(0),
234 };
235
236 #define NR_LOOPS 5
237
238 static void __init synchronize_tsc_bp(void)
239 {
240         int i;
241         unsigned long long t0;
242         unsigned long long sum, avg;
243         long long delta;
244         unsigned int one_usec;
245         int buggy = 0;
246
247         printk(KERN_INFO "checking TSC synchronization across %u CPUs: ", num_booting_cpus());
248
249         /* convert from kcyc/sec to cyc/usec */
250         one_usec = cpu_khz / 1000;
251
252         atomic_set(&tsc.start_flag, 1);
253         wmb();
254
255         /*
256          * We loop a few times to get a primed instruction cache,
257          * then the last pass is more or less synchronized and
258          * the BP and APs set their cycle counters to zero all at
259          * once. This reduces the chance of having random offsets
260          * between the processors, and guarantees that the maximum
261          * delay between the cycle counters is never bigger than
262          * the latency of information-passing (cachelines) between
263          * two CPUs.
264          */
265         for (i = 0; i < NR_LOOPS; i++) {
266                 /*
267                  * all APs synchronize but they loop on '== num_cpus'
268                  */
269                 while (atomic_read(&tsc.count_start) != num_booting_cpus()-1)
270                         cpu_relax();
271                 atomic_set(&tsc.count_stop, 0);
272                 wmb();
273                 /*
274                  * this lets the APs save their current TSC:
275                  */
276                 atomic_inc(&tsc.count_start);
277
278                 rdtscll(tsc.values[smp_processor_id()]);
279                 /*
280                  * We clear the TSC in the last loop:
281                  */
282                 if (i == NR_LOOPS-1)
283                         write_tsc(0, 0);
284
285                 /*
286                  * Wait for all APs to leave the synchronization point:
287                  */
288                 while (atomic_read(&tsc.count_stop) != num_booting_cpus()-1)
289                         cpu_relax();
290                 atomic_set(&tsc.count_start, 0);
291                 wmb();
292                 atomic_inc(&tsc.count_stop);
293         }
294
295         sum = 0;
296         for (i = 0; i < NR_CPUS; i++) {
297                 if (cpu_isset(i, cpu_callout_map)) {
298                         t0 = tsc.values[i];
299                         sum += t0;
300                 }
301         }
302         avg = sum;
303         do_div(avg, num_booting_cpus());
304
305         for (i = 0; i < NR_CPUS; i++) {
306                 if (!cpu_isset(i, cpu_callout_map))
307                         continue;
308                 delta = tsc.values[i] - avg;
309                 if (delta < 0)
310                         delta = -delta;
311                 /*
312                  * We report bigger than 2 microseconds clock differences.
313                  */
314                 if (delta > 2*one_usec) {
315                         long long realdelta;
316
317                         if (!buggy) {
318                                 buggy = 1;
319                                 printk("\n");
320                         }
321                         realdelta = delta;
322                         do_div(realdelta, one_usec);
323                         if (tsc.values[i] < avg)
324                                 realdelta = -realdelta;
325
326                         if (realdelta)
327                                 printk(KERN_INFO "CPU#%d had %Ld usecs TSC "
328                                         "skew, fixed it up.\n", i, realdelta);
329                 }
330         }
331         if (!buggy)
332                 printk("passed.\n");
333 }
334
335 static void __cpuinit synchronize_tsc_ap(void)
336 {
337         int i;
338
339         /*
340          * Not every cpu is online at the time
341          * this gets called, so we first wait for the BP to
342          * finish SMP initialization:
343          */
344         while (!atomic_read(&tsc.start_flag))
345                 cpu_relax();
346
347         for (i = 0; i < NR_LOOPS; i++) {
348                 atomic_inc(&tsc.count_start);
349                 while (atomic_read(&tsc.count_start) != num_booting_cpus())
350                         cpu_relax();
351
352                 rdtscll(tsc.values[smp_processor_id()]);
353                 if (i == NR_LOOPS-1)
354                         write_tsc(0, 0);
355
356                 atomic_inc(&tsc.count_stop);
357                 while (atomic_read(&tsc.count_stop) != num_booting_cpus())
358                         cpu_relax();
359         }
360 }
361 #undef NR_LOOPS
362
363 extern void calibrate_delay(void);
364
365 static atomic_t init_deasserted;
366
367 static void __cpuinit smp_callin(void)
368 {
369         int cpuid, phys_id;
370         unsigned long timeout;
371
372         /*
373          * If waken up by an INIT in an 82489DX configuration
374          * we may get here before an INIT-deassert IPI reaches
375          * our local APIC.  We have to wait for the IPI or we'll
376          * lock up on an APIC access.
377          */
378         wait_for_init_deassert(&init_deasserted);
379
380         /*
381          * (This works even if the APIC is not enabled.)
382          */
383         phys_id = GET_APIC_ID(apic_read(APIC_ID));
384         cpuid = smp_processor_id();
385         if (cpu_isset(cpuid, cpu_callin_map)) {
386                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
387                                         phys_id, cpuid);
388                 BUG();
389         }
390         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
391
392         /*
393          * STARTUP IPIs are fragile beasts as they might sometimes
394          * trigger some glue motherboard logic. Complete APIC bus
395          * silence for 1 second, this overestimates the time the
396          * boot CPU is spending to send the up to 2 STARTUP IPIs
397          * by a factor of two. This should be enough.
398          */
399
400         /*
401          * Waiting 2s total for startup (udelay is not yet working)
402          */
403         timeout = jiffies + 2*HZ;
404         while (time_before(jiffies, timeout)) {
405                 /*
406                  * Has the boot CPU finished it's STARTUP sequence?
407                  */
408                 if (cpu_isset(cpuid, cpu_callout_map))
409                         break;
410                 rep_nop();
411         }
412
413         if (!time_before(jiffies, timeout)) {
414                 printk("BUG: CPU%d started up but did not get a callout!\n",
415                         cpuid);
416                 BUG();
417         }
418
419         /*
420          * the boot CPU has finished the init stage and is spinning
421          * on callin_map until we finish. We are free to set up this
422          * CPU, first the APIC. (this is probably redundant on most
423          * boards)
424          */
425
426         Dprintk("CALLIN, before setup_local_APIC().\n");
427         smp_callin_clear_local_apic();
428         setup_local_APIC();
429         map_cpu_to_logical_apicid();
430
431         /*
432          * Get our bogomips.
433          */
434         calibrate_delay();
435         Dprintk("Stack at about %p\n",&cpuid);
436
437         /*
438          * Save our processor parameters
439          */
440         smp_store_cpu_info(cpuid);
441
442         disable_APIC_timer();
443
444         /*
445          * Allow the master to continue.
446          */
447         cpu_set(cpuid, cpu_callin_map);
448
449         /*
450          *      Synchronize the TSC with the BP
451          */
452         if (cpu_has_tsc && cpu_khz && !tsc_sync_disabled)
453                 synchronize_tsc_ap();
454 }
455
456 static int cpucount;
457
458 /* maps the cpu to the sched domain representing multi-core */
459 cpumask_t cpu_coregroup_map(int cpu)
460 {
461         struct cpuinfo_x86 *c = cpu_data + cpu;
462         /*
463          * For perf, we return last level cache shared map.
464          * And for power savings, we return cpu_core_map
465          */
466         if (sched_mc_power_savings || sched_smt_power_savings)
467                 return cpu_core_map[cpu];
468         else
469                 return c->llc_shared_map;
470 }
471
472 /* representing cpus for which sibling maps can be computed */
473 static cpumask_t cpu_sibling_setup_map;
474
475 static inline void
476 set_cpu_sibling_map(int cpu)
477 {
478         int i;
479         struct cpuinfo_x86 *c = cpu_data;
480
481         cpu_set(cpu, cpu_sibling_setup_map);
482
483         if (smp_num_siblings > 1) {
484                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
485                         if (c[cpu].phys_proc_id == c[i].phys_proc_id &&
486                             c[cpu].cpu_core_id == c[i].cpu_core_id) {
487                                 cpu_set(i, cpu_sibling_map[cpu]);
488                                 cpu_set(cpu, cpu_sibling_map[i]);
489                                 cpu_set(i, cpu_core_map[cpu]);
490                                 cpu_set(cpu, cpu_core_map[i]);
491                                 cpu_set(i, c[cpu].llc_shared_map);
492                                 cpu_set(cpu, c[i].llc_shared_map);
493                         }
494                 }
495         } else {
496                 cpu_set(cpu, cpu_sibling_map[cpu]);
497         }
498
499         cpu_set(cpu, c[cpu].llc_shared_map);
500
501         if (current_cpu_data.x86_max_cores == 1) {
502                 cpu_core_map[cpu] = cpu_sibling_map[cpu];
503                 c[cpu].booted_cores = 1;
504                 return;
505         }
506
507         for_each_cpu_mask(i, cpu_sibling_setup_map) {
508                 if (cpu_llc_id[cpu] != BAD_APICID &&
509                     cpu_llc_id[cpu] == cpu_llc_id[i]) {
510                         cpu_set(i, c[cpu].llc_shared_map);
511                         cpu_set(cpu, c[i].llc_shared_map);
512                 }
513                 if (c[cpu].phys_proc_id == c[i].phys_proc_id) {
514                         cpu_set(i, cpu_core_map[cpu]);
515                         cpu_set(cpu, cpu_core_map[i]);
516                         /*
517                          *  Does this new cpu bringup a new core?
518                          */
519                         if (cpus_weight(cpu_sibling_map[cpu]) == 1) {
520                                 /*
521                                  * for each core in package, increment
522                                  * the booted_cores for this new cpu
523                                  */
524                                 if (first_cpu(cpu_sibling_map[i]) == i)
525                                         c[cpu].booted_cores++;
526                                 /*
527                                  * increment the core count for all
528                                  * the other cpus in this package
529                                  */
530                                 if (i != cpu)
531                                         c[i].booted_cores++;
532                         } else if (i != cpu && !c[cpu].booted_cores)
533                                 c[cpu].booted_cores = c[i].booted_cores;
534                 }
535         }
536 }
537
538 /*
539  * Activate a secondary processor.
540  */
541 static void __cpuinit start_secondary(void *unused)
542 {
543         /*
544          * Don't put *anything* before secondary_cpu_init(), SMP
545          * booting is too fragile that we want to limit the
546          * things done here to the most necessary things.
547          */
548         secondary_cpu_init();
549         preempt_disable();
550         smp_callin();
551         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
552                 rep_nop();
553         setup_secondary_APIC_clock();
554         if (nmi_watchdog == NMI_IO_APIC) {
555                 disable_8259A_irq(0);
556                 enable_NMI_through_LVT0(NULL);
557                 enable_8259A_irq(0);
558         }
559         enable_APIC_timer();
560         /*
561          * low-memory mappings have been cleared, flush them from
562          * the local TLBs too.
563          */
564         local_flush_tlb();
565
566         /* This must be done before setting cpu_online_map */
567         set_cpu_sibling_map(raw_smp_processor_id());
568         wmb();
569
570         /*
571          * We need to hold call_lock, so there is no inconsistency
572          * between the time smp_call_function() determines number of
573          * IPI receipients, and the time when the determination is made
574          * for which cpus receive the IPI. Holding this
575          * lock helps us to not include this cpu in a currently in progress
576          * smp_call_function().
577          */
578         lock_ipi_call_lock();
579         cpu_set(smp_processor_id(), cpu_online_map);
580         unlock_ipi_call_lock();
581         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
582
583         /* We can take interrupts now: we're officially "up". */
584         local_irq_enable();
585
586         wmb();
587         cpu_idle();
588 }
589
590 /*
591  * Everything has been set up for the secondary
592  * CPUs - they just need to reload everything
593  * from the task structure
594  * This function must not return.
595  */
596 void __devinit initialize_secondary(void)
597 {
598         /*
599          * switch to the per CPU GDT we already set up
600          * in do_boot_cpu()
601          */
602         cpu_set_gdt(current_thread_info()->cpu);
603
604         /*
605          * We don't actually need to load the full TSS,
606          * basically just the stack pointer and the eip.
607          */
608
609         asm volatile(
610                 "movl %0,%%esp\n\t"
611                 "jmp *%1"
612                 :
613                 :"m" (current->thread.esp),"m" (current->thread.eip));
614 }
615
616 /* Static state in head.S used to set up a CPU */
617 extern struct {
618         void * esp;
619         unsigned short ss;
620 } stack_start;
621 extern struct i386_pda *start_pda;
622 extern struct Xgt_desc_struct cpu_gdt_descr;
623
624 #ifdef CONFIG_NUMA
625
626 /* which logical CPUs are on which nodes */
627 cpumask_t node_2_cpu_mask[MAX_NUMNODES] __read_mostly =
628                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
629 EXPORT_SYMBOL(node_2_cpu_mask);
630 /* which node each logical CPU is on */
631 int cpu_2_node[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
632 EXPORT_SYMBOL(cpu_2_node);
633
634 /* set up a mapping between cpu and node. */
635 static inline void map_cpu_to_node(int cpu, int node)
636 {
637         printk("Mapping cpu %d to node %d\n", cpu, node);
638         cpu_set(cpu, node_2_cpu_mask[node]);
639         cpu_2_node[cpu] = node;
640 }
641
642 /* undo a mapping between cpu and node. */
643 static inline void unmap_cpu_to_node(int cpu)
644 {
645         int node;
646
647         printk("Unmapping cpu %d from all nodes\n", cpu);
648         for (node = 0; node < MAX_NUMNODES; node ++)
649                 cpu_clear(cpu, node_2_cpu_mask[node]);
650         cpu_2_node[cpu] = 0;
651 }
652 #else /* !CONFIG_NUMA */
653
654 #define map_cpu_to_node(cpu, node)      ({})
655 #define unmap_cpu_to_node(cpu)  ({})
656
657 #endif /* CONFIG_NUMA */
658
659 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
660
661 static void map_cpu_to_logical_apicid(void)
662 {
663         int cpu = smp_processor_id();
664         int apicid = logical_smp_processor_id();
665         int node = apicid_to_node(apicid);
666
667         if (!node_online(node))
668                 node = first_online_node;
669
670         cpu_2_logical_apicid[cpu] = apicid;
671         map_cpu_to_node(cpu, node);
672 }
673
674 static void unmap_cpu_to_logical_apicid(int cpu)
675 {
676         cpu_2_logical_apicid[cpu] = BAD_APICID;
677         unmap_cpu_to_node(cpu);
678 }
679
680 #if APIC_DEBUG
681 static inline void __inquire_remote_apic(int apicid)
682 {
683         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
684         char *names[] = { "ID", "VERSION", "SPIV" };
685         int timeout, status;
686
687         printk("Inquiring remote APIC #%d...\n", apicid);
688
689         for (i = 0; i < ARRAY_SIZE(regs); i++) {
690                 printk("... APIC #%d %s: ", apicid, names[i]);
691
692                 /*
693                  * Wait for idle.
694                  */
695                 apic_wait_icr_idle();
696
697                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
698                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
699
700                 timeout = 0;
701                 do {
702                         udelay(100);
703                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
704                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
705
706                 switch (status) {
707                 case APIC_ICR_RR_VALID:
708                         status = apic_read(APIC_RRR);
709                         printk("%08x\n", status);
710                         break;
711                 default:
712                         printk("failed\n");
713                 }
714         }
715 }
716 #endif
717
718 #ifdef WAKE_SECONDARY_VIA_NMI
719 /* 
720  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
721  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
722  * won't ... remember to clear down the APIC, etc later.
723  */
724 static int __devinit
725 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
726 {
727         unsigned long send_status = 0, accept_status = 0;
728         int timeout, maxlvt;
729
730         /* Target chip */
731         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
732
733         /* Boot on the stack */
734         /* Kick the second */
735         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
736
737         Dprintk("Waiting for send to finish...\n");
738         timeout = 0;
739         do {
740                 Dprintk("+");
741                 udelay(100);
742                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
743         } while (send_status && (timeout++ < 1000));
744
745         /*
746          * Give the other CPU some time to accept the IPI.
747          */
748         udelay(200);
749         /*
750          * Due to the Pentium erratum 3AP.
751          */
752         maxlvt = get_maxlvt();
753         if (maxlvt > 3) {
754                 apic_read_around(APIC_SPIV);
755                 apic_write(APIC_ESR, 0);
756         }
757         accept_status = (apic_read(APIC_ESR) & 0xEF);
758         Dprintk("NMI sent.\n");
759
760         if (send_status)
761                 printk("APIC never delivered???\n");
762         if (accept_status)
763                 printk("APIC delivery error (%lx).\n", accept_status);
764
765         return (send_status | accept_status);
766 }
767 #endif  /* WAKE_SECONDARY_VIA_NMI */
768
769 #ifdef WAKE_SECONDARY_VIA_INIT
770 static int __devinit
771 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
772 {
773         unsigned long send_status = 0, accept_status = 0;
774         int maxlvt, timeout, num_starts, j;
775
776         /*
777          * Be paranoid about clearing APIC errors.
778          */
779         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
780                 apic_read_around(APIC_SPIV);
781                 apic_write(APIC_ESR, 0);
782                 apic_read(APIC_ESR);
783         }
784
785         Dprintk("Asserting INIT.\n");
786
787         /*
788          * Turn INIT on target chip
789          */
790         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
791
792         /*
793          * Send IPI
794          */
795         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
796                                 | APIC_DM_INIT);
797
798         Dprintk("Waiting for send to finish...\n");
799         timeout = 0;
800         do {
801                 Dprintk("+");
802                 udelay(100);
803                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
804         } while (send_status && (timeout++ < 1000));
805
806         mdelay(10);
807
808         Dprintk("Deasserting INIT.\n");
809
810         /* Target chip */
811         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
812
813         /* Send IPI */
814         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
815
816         Dprintk("Waiting for send to finish...\n");
817         timeout = 0;
818         do {
819                 Dprintk("+");
820                 udelay(100);
821                 send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
822         } while (send_status && (timeout++ < 1000));
823
824         atomic_set(&init_deasserted, 1);
825
826         /*
827          * Should we send STARTUP IPIs ?
828          *
829          * Determine this based on the APIC version.
830          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
831          */
832         if (APIC_INTEGRATED(apic_version[phys_apicid]))
833                 num_starts = 2;
834         else
835                 num_starts = 0;
836
837         /*
838          * Run STARTUP IPI loop.
839          */
840         Dprintk("#startup loops: %d.\n", num_starts);
841
842         maxlvt = get_maxlvt();
843
844         for (j = 1; j <= num_starts; j++) {
845                 Dprintk("Sending STARTUP #%d.\n",j);
846                 apic_read_around(APIC_SPIV);
847                 apic_write(APIC_ESR, 0);
848                 apic_read(APIC_ESR);
849                 Dprintk("After apic_write.\n");
850
851                 /*
852                  * STARTUP IPI
853                  */
854
855                 /* Target chip */
856                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
857
858                 /* Boot on the stack */
859                 /* Kick the second */
860                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
861                                         | (start_eip >> 12));
862
863                 /*
864                  * Give the other CPU some time to accept the IPI.
865                  */
866                 udelay(300);
867
868                 Dprintk("Startup point 1.\n");
869
870                 Dprintk("Waiting for send to finish...\n");
871                 timeout = 0;
872                 do {
873                         Dprintk("+");
874                         udelay(100);
875                         send_status = apic_read(APIC_ICR) & APIC_ICR_BUSY;
876                 } while (send_status && (timeout++ < 1000));
877
878                 /*
879                  * Give the other CPU some time to accept the IPI.
880                  */
881                 udelay(200);
882                 /*
883                  * Due to the Pentium erratum 3AP.
884                  */
885                 if (maxlvt > 3) {
886                         apic_read_around(APIC_SPIV);
887                         apic_write(APIC_ESR, 0);
888                 }
889                 accept_status = (apic_read(APIC_ESR) & 0xEF);
890                 if (send_status || accept_status)
891                         break;
892         }
893         Dprintk("After Startup.\n");
894
895         if (send_status)
896                 printk("APIC never delivered???\n");
897         if (accept_status)
898                 printk("APIC delivery error (%lx).\n", accept_status);
899
900         return (send_status | accept_status);
901 }
902 #endif  /* WAKE_SECONDARY_VIA_INIT */
903
904 extern cpumask_t cpu_initialized;
905 static inline int alloc_cpu_id(void)
906 {
907         cpumask_t       tmp_map;
908         int cpu;
909         cpus_complement(tmp_map, cpu_present_map);
910         cpu = first_cpu(tmp_map);
911         if (cpu >= NR_CPUS)
912                 return -ENODEV;
913         return cpu;
914 }
915
916 #ifdef CONFIG_HOTPLUG_CPU
917 static struct task_struct * __devinitdata cpu_idle_tasks[NR_CPUS];
918 static inline struct task_struct * alloc_idle_task(int cpu)
919 {
920         struct task_struct *idle;
921
922         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
923                 /* initialize thread_struct.  we really want to avoid destroy
924                  * idle tread
925                  */
926                 idle->thread.esp = (unsigned long)task_pt_regs(idle);
927                 init_idle(idle, cpu);
928                 return idle;
929         }
930         idle = fork_idle(cpu);
931
932         if (!IS_ERR(idle))
933                 cpu_idle_tasks[cpu] = idle;
934         return idle;
935 }
936 #else
937 #define alloc_idle_task(cpu) fork_idle(cpu)
938 #endif
939
940 static int __cpuinit do_boot_cpu(int apicid, int cpu)
941 /*
942  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
943  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
944  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
945  */
946 {
947         struct task_struct *idle;
948         unsigned long boot_error;
949         int timeout;
950         unsigned long start_eip;
951         unsigned short nmi_high = 0, nmi_low = 0;
952
953         /*
954          * We can't use kernel_thread since we must avoid to
955          * reschedule the child.
956          */
957         idle = alloc_idle_task(cpu);
958         if (IS_ERR(idle))
959                 panic("failed fork for CPU %d", cpu);
960
961         /* Pre-allocate and initialize the CPU's GDT and PDA so it
962            doesn't have to do any memory allocation during the
963            delicate CPU-bringup phase. */
964         if (!init_gdt(cpu, idle)) {
965                 printk(KERN_INFO "Couldn't allocate GDT/PDA for CPU %d\n", cpu);
966                 return -1;      /* ? */
967         }
968
969         idle->thread.eip = (unsigned long) start_secondary;
970         /* start_eip had better be page-aligned! */
971         start_eip = setup_trampoline();
972
973         ++cpucount;
974         alternatives_smp_switch(1);
975
976         /* So we see what's up   */
977         printk("Booting processor %d/%d eip %lx\n", cpu, apicid, start_eip);
978         /* Stack for startup_32 can be just as for start_secondary onwards */
979         stack_start.esp = (void *) idle->thread.esp;
980
981         irq_ctx_init(cpu);
982
983         x86_cpu_to_apicid[cpu] = apicid;
984         /*
985          * This grunge runs the startup process for
986          * the targeted processor.
987          */
988
989         atomic_set(&init_deasserted, 0);
990
991         Dprintk("Setting warm reset code and vector.\n");
992
993         store_NMI_vector(&nmi_high, &nmi_low);
994
995         smpboot_setup_warm_reset_vector(start_eip);
996
997         /*
998          * Starting actual IPI sequence...
999          */
1000         boot_error = wakeup_secondary_cpu(apicid, start_eip);
1001
1002         if (!boot_error) {
1003                 /*
1004                  * allow APs to start initializing.
1005                  */
1006                 Dprintk("Before Callout %d.\n", cpu);
1007                 cpu_set(cpu, cpu_callout_map);
1008                 Dprintk("After Callout %d.\n", cpu);
1009
1010                 /*
1011                  * Wait 5s total for a response
1012                  */
1013                 for (timeout = 0; timeout < 50000; timeout++) {
1014                         if (cpu_isset(cpu, cpu_callin_map))
1015                                 break;  /* It has booted */
1016                         udelay(100);
1017                 }
1018
1019                 if (cpu_isset(cpu, cpu_callin_map)) {
1020                         /* number CPUs logically, starting from 1 (BSP is 0) */
1021                         Dprintk("OK.\n");
1022                         printk("CPU%d: ", cpu);
1023                         print_cpu_info(&cpu_data[cpu]);
1024                         Dprintk("CPU has booted.\n");
1025                 } else {
1026                         boot_error= 1;
1027                         if (*((volatile unsigned char *)trampoline_base)
1028                                         == 0xA5)
1029                                 /* trampoline started but...? */
1030                                 printk("Stuck ??\n");
1031                         else
1032                                 /* trampoline code not run */
1033                                 printk("Not responding.\n");
1034                         inquire_remote_apic(apicid);
1035                 }
1036         }
1037
1038         if (boot_error) {
1039                 /* Try to put things back the way they were before ... */
1040                 unmap_cpu_to_logical_apicid(cpu);
1041                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
1042                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
1043                 cpucount--;
1044         } else {
1045                 x86_cpu_to_apicid[cpu] = apicid;
1046                 cpu_set(cpu, cpu_present_map);
1047         }
1048
1049         /* mark "stuck" area as not stuck */
1050         *((volatile unsigned long *)trampoline_base) = 0;
1051
1052         return boot_error;
1053 }
1054
1055 #ifdef CONFIG_HOTPLUG_CPU
1056 void cpu_exit_clear(void)
1057 {
1058         int cpu = raw_smp_processor_id();
1059
1060         idle_task_exit();
1061
1062         cpucount --;
1063         cpu_uninit();
1064         irq_ctx_exit(cpu);
1065
1066         cpu_clear(cpu, cpu_callout_map);
1067         cpu_clear(cpu, cpu_callin_map);
1068
1069         cpu_clear(cpu, smp_commenced_mask);
1070         unmap_cpu_to_logical_apicid(cpu);
1071 }
1072
1073 struct warm_boot_cpu_info {
1074         struct completion *complete;
1075         struct work_struct task;
1076         int apicid;
1077         int cpu;
1078 };
1079
1080 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
1081 {
1082         struct warm_boot_cpu_info *info =
1083                 container_of(work, struct warm_boot_cpu_info, task);
1084         do_boot_cpu(info->apicid, info->cpu);
1085         complete(info->complete);
1086 }
1087
1088 static int __cpuinit __smp_prepare_cpu(int cpu)
1089 {
1090         DECLARE_COMPLETION_ONSTACK(done);
1091         struct warm_boot_cpu_info info;
1092         int     apicid, ret;
1093         struct Xgt_desc_struct *cpu_gdt_descr = &per_cpu(cpu_gdt_descr, cpu);
1094
1095         apicid = x86_cpu_to_apicid[cpu];
1096         if (apicid == BAD_APICID) {
1097                 ret = -ENODEV;
1098                 goto exit;
1099         }
1100
1101         /*
1102          * the CPU isn't initialized at boot time, allocate gdt table here.
1103          * cpu_init will initialize it
1104          */
1105         if (!cpu_gdt_descr->address) {
1106                 cpu_gdt_descr->address = get_zeroed_page(GFP_KERNEL);
1107                 if (!cpu_gdt_descr->address)
1108                         printk(KERN_CRIT "CPU%d failed to allocate GDT\n", cpu);
1109                         ret = -ENOMEM;
1110                         goto exit;
1111         }
1112
1113         info.complete = &done;
1114         info.apicid = apicid;
1115         info.cpu = cpu;
1116         INIT_WORK(&info.task, do_warm_boot_cpu);
1117
1118         tsc_sync_disabled = 1;
1119
1120         /* init low mem mapping */
1121         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
1122                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
1123         flush_tlb_all();
1124         schedule_work(&info.task);
1125         wait_for_completion(&done);
1126
1127         tsc_sync_disabled = 0;
1128         zap_low_mappings();
1129         ret = 0;
1130 exit:
1131         return ret;
1132 }
1133 #endif
1134
1135 static void smp_tune_scheduling(void)
1136 {
1137         unsigned long cachesize;       /* kB   */
1138
1139         if (cpu_khz) {
1140                 cachesize = boot_cpu_data.x86_cache_size;
1141
1142                 if (cachesize > 0)
1143                         max_cache_size = cachesize * 1024;
1144         }
1145 }
1146
1147 /*
1148  * Cycle through the processors sending APIC IPIs to boot each.
1149  */
1150
1151 static int boot_cpu_logical_apicid;
1152 /* Where the IO area was mapped on multiquad, always 0 otherwise */
1153 void *xquad_portio;
1154 #ifdef CONFIG_X86_NUMAQ
1155 EXPORT_SYMBOL(xquad_portio);
1156 #endif
1157
1158 static void __init smp_boot_cpus(unsigned int max_cpus)
1159 {
1160         int apicid, cpu, bit, kicked;
1161         unsigned long bogosum = 0;
1162
1163         /*
1164          * Setup boot CPU information
1165          */
1166         smp_store_cpu_info(0); /* Final full version of the data */
1167         printk("CPU%d: ", 0);
1168         print_cpu_info(&cpu_data[0]);
1169
1170         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
1171         boot_cpu_logical_apicid = logical_smp_processor_id();
1172         x86_cpu_to_apicid[0] = boot_cpu_physical_apicid;
1173
1174         current_thread_info()->cpu = 0;
1175         smp_tune_scheduling();
1176
1177         set_cpu_sibling_map(0);
1178
1179         /*
1180          * If we couldn't find an SMP configuration at boot time,
1181          * get out of here now!
1182          */
1183         if (!smp_found_config && !acpi_lapic) {
1184                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1185                 smpboot_clear_io_apic_irqs();
1186                 phys_cpu_present_map = physid_mask_of_physid(0);
1187                 if (APIC_init_uniprocessor())
1188                         printk(KERN_NOTICE "Local APIC not detected."
1189                                            " Using dummy APIC emulation.\n");
1190                 map_cpu_to_logical_apicid();
1191                 cpu_set(0, cpu_sibling_map[0]);
1192                 cpu_set(0, cpu_core_map[0]);
1193                 return;
1194         }
1195
1196         /*
1197          * Should not be necessary because the MP table should list the boot
1198          * CPU too, but we do it for the sake of robustness anyway.
1199          * Makes no sense to do this check in clustered apic mode, so skip it
1200          */
1201         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1202                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1203                                 boot_cpu_physical_apicid);
1204                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1205         }
1206
1207         /*
1208          * If we couldn't find a local APIC, then get out of here now!
1209          */
1210         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1211                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1212                         boot_cpu_physical_apicid);
1213                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1214                 smpboot_clear_io_apic_irqs();
1215                 phys_cpu_present_map = physid_mask_of_physid(0);
1216                 cpu_set(0, cpu_sibling_map[0]);
1217                 cpu_set(0, cpu_core_map[0]);
1218                 return;
1219         }
1220
1221         verify_local_APIC();
1222
1223         /*
1224          * If SMP should be disabled, then really disable it!
1225          */
1226         if (!max_cpus) {
1227                 smp_found_config = 0;
1228                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1229                 smpboot_clear_io_apic_irqs();
1230                 phys_cpu_present_map = physid_mask_of_physid(0);
1231                 cpu_set(0, cpu_sibling_map[0]);
1232                 cpu_set(0, cpu_core_map[0]);
1233                 return;
1234         }
1235
1236         connect_bsp_APIC();
1237         setup_local_APIC();
1238         map_cpu_to_logical_apicid();
1239
1240
1241         setup_portio_remap();
1242
1243         /*
1244          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1245          *
1246          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1247          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the 
1248          * clustered apic ID.
1249          */
1250         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1251
1252         kicked = 1;
1253         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1254                 apicid = cpu_present_to_apicid(bit);
1255                 /*
1256                  * Don't even attempt to start the boot CPU!
1257                  */
1258                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1259                         continue;
1260
1261                 if (!check_apicid_present(bit))
1262                         continue;
1263                 if (max_cpus <= cpucount+1)
1264                         continue;
1265
1266                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1267                         printk("CPU #%d not responding - cannot use it.\n",
1268                                                                 apicid);
1269                 else
1270                         ++kicked;
1271         }
1272
1273         /*
1274          * Cleanup possible dangling ends...
1275          */
1276         smpboot_restore_warm_reset_vector();
1277
1278         /*
1279          * Allow the user to impress friends.
1280          */
1281         Dprintk("Before bogomips.\n");
1282         for (cpu = 0; cpu < NR_CPUS; cpu++)
1283                 if (cpu_isset(cpu, cpu_callout_map))
1284                         bogosum += cpu_data[cpu].loops_per_jiffy;
1285         printk(KERN_INFO
1286                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1287                 cpucount+1,
1288                 bogosum/(500000/HZ),
1289                 (bogosum/(5000/HZ))%100);
1290         
1291         Dprintk("Before bogocount - setting activated=1.\n");
1292
1293         if (smp_b_stepping)
1294                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1295
1296         /*
1297          * Don't taint if we are running SMP kernel on a single non-MP
1298          * approved Athlon
1299          */
1300         if (tainted & TAINT_UNSAFE_SMP) {
1301                 if (cpucount)
1302                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1303                 else
1304                         tainted &= ~TAINT_UNSAFE_SMP;
1305         }
1306
1307         Dprintk("Boot done.\n");
1308
1309         /*
1310          * construct cpu_sibling_map[], so that we can tell sibling CPUs
1311          * efficiently.
1312          */
1313         for (cpu = 0; cpu < NR_CPUS; cpu++) {
1314                 cpus_clear(cpu_sibling_map[cpu]);
1315                 cpus_clear(cpu_core_map[cpu]);
1316         }
1317
1318         cpu_set(0, cpu_sibling_map[0]);
1319         cpu_set(0, cpu_core_map[0]);
1320
1321         smpboot_setup_io_apic();
1322
1323         setup_boot_APIC_clock();
1324
1325         /*
1326          * Synchronize the TSC with the AP
1327          */
1328         if (cpu_has_tsc && cpucount && cpu_khz)
1329                 synchronize_tsc_bp();
1330 }
1331
1332 /* These are wrappers to interface to the new boot process.  Someone
1333    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1334 void __init smp_prepare_cpus(unsigned int max_cpus)
1335 {
1336         smp_commenced_mask = cpumask_of_cpu(0);
1337         cpu_callin_map = cpumask_of_cpu(0);
1338         mb();
1339         smp_boot_cpus(max_cpus);
1340 }
1341
1342 void __devinit smp_prepare_boot_cpu(void)
1343 {
1344         cpu_set(smp_processor_id(), cpu_online_map);
1345         cpu_set(smp_processor_id(), cpu_callout_map);
1346         cpu_set(smp_processor_id(), cpu_present_map);
1347         cpu_set(smp_processor_id(), cpu_possible_map);
1348         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
1349 }
1350
1351 #ifdef CONFIG_HOTPLUG_CPU
1352 static void
1353 remove_siblinginfo(int cpu)
1354 {
1355         int sibling;
1356         struct cpuinfo_x86 *c = cpu_data;
1357
1358         for_each_cpu_mask(sibling, cpu_core_map[cpu]) {
1359                 cpu_clear(cpu, cpu_core_map[sibling]);
1360                 /*
1361                  * last thread sibling in this cpu core going down
1362                  */
1363                 if (cpus_weight(cpu_sibling_map[cpu]) == 1)
1364                         c[sibling].booted_cores--;
1365         }
1366                         
1367         for_each_cpu_mask(sibling, cpu_sibling_map[cpu])
1368                 cpu_clear(cpu, cpu_sibling_map[sibling]);
1369         cpus_clear(cpu_sibling_map[cpu]);
1370         cpus_clear(cpu_core_map[cpu]);
1371         c[cpu].phys_proc_id = 0;
1372         c[cpu].cpu_core_id = 0;
1373         cpu_clear(cpu, cpu_sibling_setup_map);
1374 }
1375
1376 int __cpu_disable(void)
1377 {
1378         cpumask_t map = cpu_online_map;
1379         int cpu = smp_processor_id();
1380
1381         /*
1382          * Perhaps use cpufreq to drop frequency, but that could go
1383          * into generic code.
1384          *
1385          * We won't take down the boot processor on i386 due to some
1386          * interrupts only being able to be serviced by the BSP.
1387          * Especially so if we're not using an IOAPIC   -zwane
1388          */
1389         if (cpu == 0)
1390                 return -EBUSY;
1391         if (nmi_watchdog == NMI_LOCAL_APIC)
1392                 stop_apic_nmi_watchdog(NULL);
1393         clear_local_APIC();
1394         /* Allow any queued timer interrupts to get serviced */
1395         local_irq_enable();
1396         mdelay(1);
1397         local_irq_disable();
1398
1399         remove_siblinginfo(cpu);
1400
1401         cpu_clear(cpu, map);
1402         fixup_irqs(map);
1403         /* It's now safe to remove this processor from the online map */
1404         cpu_clear(cpu, cpu_online_map);
1405         return 0;
1406 }
1407
1408 void __cpu_die(unsigned int cpu)
1409 {
1410         /* We don't do anything here: idle task is faking death itself. */
1411         unsigned int i;
1412
1413         for (i = 0; i < 10; i++) {
1414                 /* They ack this in play_dead by setting CPU_DEAD */
1415                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1416                         printk ("CPU %d is now offline\n", cpu);
1417                         if (1 == num_online_cpus())
1418                                 alternatives_smp_switch(0);
1419                         return;
1420                 }
1421                 msleep(100);
1422         }
1423         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1424 }
1425 #else /* ... !CONFIG_HOTPLUG_CPU */
1426 int __cpu_disable(void)
1427 {
1428         return -ENOSYS;
1429 }
1430
1431 void __cpu_die(unsigned int cpu)
1432 {
1433         /* We said "no" in __cpu_disable */
1434         BUG();
1435 }
1436 #endif /* CONFIG_HOTPLUG_CPU */
1437
1438 int __cpuinit __cpu_up(unsigned int cpu)
1439 {
1440 #ifdef CONFIG_HOTPLUG_CPU
1441         int ret=0;
1442
1443         /*
1444          * We do warm boot only on cpus that had booted earlier
1445          * Otherwise cold boot is all handled from smp_boot_cpus().
1446          * cpu_callin_map is set during AP kickstart process. Its reset
1447          * when a cpu is taken offline from cpu_exit_clear().
1448          */
1449         if (!cpu_isset(cpu, cpu_callin_map))
1450                 ret = __smp_prepare_cpu(cpu);
1451
1452         if (ret)
1453                 return -EIO;
1454 #endif
1455
1456         /* In case one didn't come up */
1457         if (!cpu_isset(cpu, cpu_callin_map)) {
1458                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1459                 local_irq_enable();
1460                 return -EIO;
1461         }
1462
1463         local_irq_enable();
1464         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1465         /* Unleash the CPU! */
1466         cpu_set(cpu, smp_commenced_mask);
1467         while (!cpu_isset(cpu, cpu_online_map))
1468                 cpu_relax();
1469
1470 #ifdef CONFIG_X86_GENERICARCH
1471         if (num_online_cpus() > 8 && genapic == &apic_default)
1472                 panic("Default flat APIC routing can't be used with > 8 cpus\n");
1473 #endif
1474
1475         return 0;
1476 }
1477
1478 void __init smp_cpus_done(unsigned int max_cpus)
1479 {
1480 #ifdef CONFIG_X86_IO_APIC
1481         setup_ioapic_dest();
1482 #endif
1483         zap_low_mappings();
1484 #ifndef CONFIG_HOTPLUG_CPU
1485         /*
1486          * Disable executability of the SMP trampoline:
1487          */
1488         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1489 #endif
1490 }
1491
1492 void __init smp_intr_init(void)
1493 {
1494         /*
1495          * IRQ0 must be given a fixed assignment and initialized,
1496          * because it's used before the IO-APIC is set up.
1497          */
1498         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1499
1500         /*
1501          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1502          * IPI, driven by wakeup.
1503          */
1504         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1505
1506         /* IPI for invalidation */
1507         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1508
1509         /* IPI for generic function call */
1510         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1511 }
1512
1513 /*
1514  * If the BIOS enumerates physical processors before logical,
1515  * maxcpus=N at enumeration-time can be used to disable HT.
1516  */
1517 static int __init parse_maxcpus(char *arg)
1518 {
1519         extern unsigned int maxcpus;
1520
1521         maxcpus = simple_strtoul(arg, NULL, 0);
1522         return 0;
1523 }
1524 early_param("maxcpus", parse_maxcpus);