git.oblomov.eu Git - linux-2.6/blob - arch/x86/kernel/pci-gart_64.c

   1 /*
   2  * Dynamic DMA mapping support for AMD Hammer.
   3  *
   4  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
   5  * This allows to use PCI devices that only support 32bit addresses on systems
   6  * with more than 4GB.
   7  *
   8  * See Documentation/DMA-mapping.txt for the interface specification.
   9  *
  10  * Copyright 2002 Andi Kleen, SuSE Labs.
  11  * Subject to the GNU General Public License v2 only.
  12  */
  13
  14 #include <linux/types.h>
  15 #include <linux/ctype.h>
  16 #include <linux/agp_backend.h>
  17 #include <linux/init.h>
  18 #include <linux/mm.h>
  19 #include <linux/string.h>
  20 #include <linux/spinlock.h>
  21 #include <linux/pci.h>
  22 #include <linux/module.h>
  23 #include <linux/topology.h>
  24 #include <linux/interrupt.h>
  25 #include <linux/bitops.h>
  26 #include <linux/kdebug.h>
  27 #include <linux/scatterlist.h>
  28 #include <linux/iommu-helper.h>
  29 #include <linux/sysdev.h>
  30 #include <asm/atomic.h>
  31 #include <asm/io.h>
  32 #include <asm/mtrr.h>
  33 #include <asm/pgtable.h>
  34 #include <asm/proto.h>
  35 #include <asm/iommu.h>
  36 #include <asm/gart.h>
  37 #include <asm/cacheflush.h>
  38 #include <asm/swiotlb.h>
  39 #include <asm/dma.h>
  40 #include <asm/k8.h>
  41
  42 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
  43 static unsigned long iommu_size;        /* size of remapping area bytes */
  44 static unsigned long iommu_pages;       /* .. and in pages */
  45
  46 static u32 *iommu_gatt_base;            /* Remapping table */
  47
  48 /*
  49  * If this is disabled the IOMMU will use an optimized flushing strategy
  50  * of only flushing when an mapping is reused. With it true the GART is
  51  * flushed for every mapping. Problem is that doing the lazy flush seems
  52  * to trigger bugs with some popular PCI cards, in particular 3ware (but
  53  * has been also also seen with Qlogic at least).
  54  */
  55 int iommu_fullflush = 1;
  56
  57 /* Allocation bitmap for the remapping area: */
  58 static DEFINE_SPINLOCK(iommu_bitmap_lock);
  59 /* Guarded by iommu_bitmap_lock: */
  60 static unsigned long *iommu_gart_bitmap;
  61
  62 static u32 gart_unmapped_entry;
  63
  64 #define GPTE_VALID    1
  65 #define GPTE_COHERENT 2
  66 #define GPTE_ENCODE(x) \
  67         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
  68 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
  69
  70 #define to_pages(addr, size) \
  71         (round_up(((addr) & ~PAGE_MASK) + (size), PAGE_SIZE) >> PAGE_SHIFT)
  72
  73 #define EMERGENCY_PAGES 32 /* = 128KB */
  74
  75 #ifdef CONFIG_AGP
  76 #define AGPEXTERN extern
  77 #else
  78 #define AGPEXTERN
  79 #endif
  80
  81 /* backdoor interface to AGP driver */
  82 AGPEXTERN int agp_memory_reserved;
  83 AGPEXTERN __u32 *agp_gatt_table;
  84
  85 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
  86 static int need_flush;          /* global flush state. set for each gart wrap */
  87
  88 static unsigned long alloc_iommu(struct device *dev, int size)
  89 {
  90         unsigned long offset, flags;
  91         unsigned long boundary_size;
  92         unsigned long base_index;
  93
  94         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
  95                            PAGE_SIZE) >> PAGE_SHIFT;
  96         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
  97                               PAGE_SIZE) >> PAGE_SHIFT;
  98
  99         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 100         offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, next_bit,
 101                                   size, base_index, boundary_size, 0);
 102         if (offset == -1) {
 103                 need_flush = 1;
 104                 offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, 0,
 105                                           size, base_index, boundary_size, 0);
 106         }
 107         if (offset != -1) {
 108                 next_bit = offset+size;
 109                 if (next_bit >= iommu_pages) {
 110                         next_bit = 0;
 111                         need_flush = 1;
 112                 }
 113         }
 114         if (iommu_fullflush)
 115                 need_flush = 1;
 116         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 117
 118         return offset;
 119 }
 120
 121 static void free_iommu(unsigned long offset, int size)
 122 {
 123         unsigned long flags;
 124
 125         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 126         iommu_area_free(iommu_gart_bitmap, offset, size);
 127         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 128 }
 129
 130 /*
 131  * Use global flush state to avoid races with multiple flushers.
 132  */
 133 static void flush_gart(void)
 134 {
 135         unsigned long flags;
 136
 137         spin_lock_irqsave(&iommu_bitmap_lock, flags);
 138         if (need_flush) {
 139                 k8_flush_garts();
 140                 need_flush = 0;
 141         }
 142         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
 143 }
 144
 145 #ifdef CONFIG_IOMMU_LEAK
 146
 147 #define SET_LEAK(x)                                                     \
 148         do {                                                            \
 149                 if (iommu_leak_tab)                                     \
 150                         iommu_leak_tab[x] = __builtin_return_address(0);\
 151         } while (0)
 152
 153 #define CLEAR_LEAK(x)                                                   \
 154         do {                                                            \
 155                 if (iommu_leak_tab)                                     \
 156                         iommu_leak_tab[x] = NULL;                       \
 157         } while (0)
 158
 159 /* Debugging aid for drivers that don't free their IOMMU tables */
 160 static void **iommu_leak_tab;
 161 static int leak_trace;
 162 static int iommu_leak_pages = 20;
 163
 164 static void dump_leak(void)
 165 {
 166         int i;
 167         static int dump;
 168
 169         if (dump || !iommu_leak_tab)
 170                 return;
 171         dump = 1;
 172         show_stack(NULL, NULL);
 173
 174         /* Very crude. dump some from the end of the table too */
 175         printk(KERN_DEBUG "Dumping %d pages from end of IOMMU:\n",
 176                iommu_leak_pages);
 177         for (i = 0; i < iommu_leak_pages; i += 2) {
 178                 printk(KERN_DEBUG "%lu: ", iommu_pages-i);
 179                 printk_address((unsigned long) iommu_leak_tab[iommu_pages-i], 0);
 180                 printk(KERN_CONT "%c", (i+1)%2 == 0 ? '\n' : ' ');
 181         }
 182         printk(KERN_DEBUG "\n");
 183 }
 184 #else
 185 # define SET_LEAK(x)
 186 # define CLEAR_LEAK(x)
 187 #endif
 188
 189 static void iommu_full(struct device *dev, size_t size, int dir)
 190 {
 191         /*
 192          * Ran out of IOMMU space for this operation. This is very bad.
 193          * Unfortunately the drivers cannot handle this operation properly.
 194          * Return some non mapped prereserved space in the aperture and
 195          * let the Northbridge deal with it. This will result in garbage
 196          * in the IO operation. When the size exceeds the prereserved space
 197          * memory corruption will occur or random memory will be DMAed
 198          * out. Hopefully no network devices use single mappings that big.
 199          */
 200
 201         printk(KERN_ERR
 202                 "PCI-DMA: Out of IOMMU space for %lu bytes at device %s\n",
 203                 size, dev->bus_id);
 204
 205         if (size > PAGE_SIZE*EMERGENCY_PAGES) {
 206                 if (dir == PCI_DMA_FROMDEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 207                         panic("PCI-DMA: Memory would be corrupted\n");
 208                 if (dir == PCI_DMA_TODEVICE || dir == PCI_DMA_BIDIRECTIONAL)
 209                         panic(KERN_ERR
 210                                 "PCI-DMA: Random memory would be DMAed\n");
 211         }
 212 #ifdef CONFIG_IOMMU_LEAK
 213         dump_leak();
 214 #endif
 215 }
 216
 217 static inline int
 218 need_iommu(struct device *dev, unsigned long addr, size_t size)
 219 {
 220         u64 mask = *dev->dma_mask;
 221         int high = addr + size > mask;
 222         int mmu = high;
 223
 224         if (force_iommu)
 225                 mmu = 1;
 226
 227         return mmu;
 228 }
 229
 230 static inline int
 231 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
 232 {
 233         u64 mask = *dev->dma_mask;
 234         int high = addr + size > mask;
 235         int mmu = high;
 236
 237         return mmu;
 238 }
 239
 240 /* Map a single continuous physical area into the IOMMU.
 241  * Caller needs to check if the iommu is needed and flush.
 242  */
 243 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
 244                                 size_t size, int dir)
 245 {
 246         unsigned long npages = to_pages(phys_mem, size);
 247         unsigned long iommu_page = alloc_iommu(dev, npages);
 248         int i;
 249
 250         if (iommu_page == -1) {
 251                 if (!nonforced_iommu(dev, phys_mem, size))
 252                         return phys_mem;
 253                 if (panic_on_overflow)
 254                         panic("dma_map_area overflow %lu bytes\n", size);
 255                 iommu_full(dev, size, dir);
 256                 return bad_dma_address;
 257         }
 258
 259         for (i = 0; i < npages; i++) {
 260                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
 261                 SET_LEAK(iommu_page + i);
 262                 phys_mem += PAGE_SIZE;
 263         }
 264         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
 265 }
 266
 267 static dma_addr_t
 268 gart_map_simple(struct device *dev, phys_addr_t paddr, size_t size, int dir)
 269 {
 270         dma_addr_t map = dma_map_area(dev, paddr, size, dir);
 271
 272         flush_gart();
 273
 274         return map;
 275 }
 276
 277 /* Map a single area into the IOMMU */
 278 static dma_addr_t
 279 gart_map_single(struct device *dev, phys_addr_t paddr, size_t size, int dir)
 280 {
 281         unsigned long bus;
 282
 283         if (!dev)
 284                 dev = &fallback_dev;
 285
 286         if (!need_iommu(dev, paddr, size))
 287                 return paddr;
 288
 289         bus = gart_map_simple(dev, paddr, size, dir);
 290
 291         return bus;
 292 }
 293
 294 /*
 295  * Free a DMA mapping.
 296  */
 297 static void gart_unmap_single(struct device *dev, dma_addr_t dma_addr,
 298                               size_t size, int direction)
 299 {
 300         unsigned long iommu_page;
 301         int npages;
 302         int i;
 303
 304         if (dma_addr < iommu_bus_base + EMERGENCY_PAGES*PAGE_SIZE ||
 305             dma_addr >= iommu_bus_base + iommu_size)
 306                 return;
 307
 308         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
 309         npages = to_pages(dma_addr, size);
 310         for (i = 0; i < npages; i++) {
 311                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
 312                 CLEAR_LEAK(iommu_page + i);
 313         }
 314         free_iommu(iommu_page, npages);
 315 }
 316
 317 /*
 318  * Wrapper for pci_unmap_single working with scatterlists.
 319  */
 320 static void
 321 gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 322 {
 323         struct scatterlist *s;
 324         int i;
 325
 326         for_each_sg(sg, s, nents, i) {
 327                 if (!s->dma_length || !s->length)
 328                         break;
 329                 gart_unmap_single(dev, s->dma_address, s->dma_length, dir);
 330         }
 331 }
 332
 333 /* Fallback for dma_map_sg in case of overflow */
 334 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
 335                                int nents, int dir)
 336 {
 337         struct scatterlist *s;
 338         int i;
 339
 340 #ifdef CONFIG_IOMMU_DEBUG
 341         printk(KERN_DEBUG "dma_map_sg overflow\n");
 342 #endif
 343
 344         for_each_sg(sg, s, nents, i) {
 345                 unsigned long addr = sg_phys(s);
 346
 347                 if (nonforced_iommu(dev, addr, s->length)) {
 348                         addr = dma_map_area(dev, addr, s->length, dir);
 349                         if (addr == bad_dma_address) {
 350                                 if (i > 0)
 351                                         gart_unmap_sg(dev, sg, i, dir);
 352                                 nents = 0;
 353                                 sg[0].dma_length = 0;
 354                                 break;
 355                         }
 356                 }
 357                 s->dma_address = addr;
 358                 s->dma_length = s->length;
 359         }
 360         flush_gart();
 361
 362         return nents;
 363 }
 364
 365 /* Map multiple scatterlist entries continuous into the first. */
 366 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
 367                           int nelems, struct scatterlist *sout,
 368                           unsigned long pages)
 369 {
 370         unsigned long iommu_start = alloc_iommu(dev, pages);
 371         unsigned long iommu_page = iommu_start;
 372         struct scatterlist *s;
 373         int i;
 374
 375         if (iommu_start == -1)
 376                 return -1;
 377
 378         for_each_sg(start, s, nelems, i) {
 379                 unsigned long pages, addr;
 380                 unsigned long phys_addr = s->dma_address;
 381
 382                 BUG_ON(s != start && s->offset);
 383                 if (s == start) {
 384                         sout->dma_address = iommu_bus_base;
 385                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
 386                         sout->dma_length = s->length;
 387                 } else {
 388                         sout->dma_length += s->length;
 389                 }
 390
 391                 addr = phys_addr;
 392                 pages = to_pages(s->offset, s->length);
 393                 while (pages--) {
 394                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
 395                         SET_LEAK(iommu_page);
 396                         addr += PAGE_SIZE;
 397                         iommu_page++;
 398                 }
 399         }
 400         BUG_ON(iommu_page - iommu_start != pages);
 401
 402         return 0;
 403 }
 404
 405 static inline int
 406 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
 407              struct scatterlist *sout, unsigned long pages, int need)
 408 {
 409         if (!need) {
 410                 BUG_ON(nelems != 1);
 411                 sout->dma_address = start->dma_address;
 412                 sout->dma_length = start->length;
 413                 return 0;
 414         }
 415         return __dma_map_cont(dev, start, nelems, sout, pages);
 416 }
 417
 418 /*
 419  * DMA map all entries in a scatterlist.
 420  * Merge chunks that have page aligned sizes into a continuous mapping.
 421  */
 422 static int
 423 gart_map_sg(struct device *dev, struct scatterlist *sg, int nents, int dir)
 424 {
 425         struct scatterlist *s, *ps, *start_sg, *sgmap;
 426         int need = 0, nextneed, i, out, start;
 427         unsigned long pages = 0;
 428         unsigned int seg_size;
 429         unsigned int max_seg_size;
 430
 431         if (nents == 0)
 432                 return 0;
 433
 434         if (!dev)
 435                 dev = &fallback_dev;
 436
 437         out = 0;
 438         start = 0;
 439         start_sg = sgmap = sg;
 440         seg_size = 0;
 441         max_seg_size = dma_get_max_seg_size(dev);
 442         ps = NULL; /* shut up gcc */
 443         for_each_sg(sg, s, nents, i) {
 444                 dma_addr_t addr = sg_phys(s);
 445
 446                 s->dma_address = addr;
 447                 BUG_ON(s->length == 0);
 448
 449                 nextneed = need_iommu(dev, addr, s->length);
 450
 451                 /* Handle the previous not yet processed entries */
 452                 if (i > start) {
 453                         /*
 454                          * Can only merge when the last chunk ends on a
 455                          * page boundary and the new one doesn't have an
 456                          * offset.
 457                          */
 458                         if (!iommu_merge || !nextneed || !need || s->offset ||
 459                             (s->length + seg_size > max_seg_size) ||
 460                             (ps->offset + ps->length) % PAGE_SIZE) {
 461                                 if (dma_map_cont(dev, start_sg, i - start,
 462                                                  sgmap, pages, need) < 0)
 463                                         goto error;
 464                                 out++;
 465                                 seg_size = 0;
 466                                 sgmap = sg_next(sgmap);
 467                                 pages = 0;
 468                                 start = i;
 469                                 start_sg = s;
 470                         }
 471                 }
 472
 473                 seg_size += s->length;
 474                 need = nextneed;
 475                 pages += to_pages(s->offset, s->length);
 476                 ps = s;
 477         }
 478         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
 479                 goto error;
 480         out++;
 481         flush_gart();
 482         if (out < nents) {
 483                 sgmap = sg_next(sgmap);
 484                 sgmap->dma_length = 0;
 485         }
 486         return out;
 487
 488 error:
 489         flush_gart();
 490         gart_unmap_sg(dev, sg, out, dir);
 491
 492         /* When it was forced or merged try again in a dumb way */
 493         if (force_iommu || iommu_merge) {
 494                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
 495                 if (out > 0)
 496                         return out;
 497         }
 498         if (panic_on_overflow)
 499                 panic("dma_map_sg: overflow on %lu pages\n", pages);
 500
 501         iommu_full(dev, pages << PAGE_SHIFT, dir);
 502         for_each_sg(sg, s, nents, i)
 503                 s->dma_address = bad_dma_address;
 504         return 0;
 505 }
 506
 507 static int no_agp;
 508
 509 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
 510 {
 511         unsigned long a;
 512
 513         if (!iommu_size) {
 514                 iommu_size = aper_size;
 515                 if (!no_agp)
 516                         iommu_size /= 2;
 517         }
 518
 519         a = aper + iommu_size;
 520         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
 521
 522         if (iommu_size < 64*1024*1024) {
 523                 printk(KERN_WARNING
 524                         "PCI-DMA: Warning: Small IOMMU %luMB."
 525                         " Consider increasing the AGP aperture in BIOS\n",
 526                                 iommu_size >> 20);
 527         }
 528
 529         return iommu_size;
 530 }
 531
 532 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
 533 {
 534         unsigned aper_size = 0, aper_base_32, aper_order;
 535         u64 aper_base;
 536
 537         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
 538         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
 539         aper_order = (aper_order >> 1) & 7;
 540
 541         aper_base = aper_base_32 & 0x7fff;
 542         aper_base <<= 25;
 543
 544         aper_size = (32 * 1024 * 1024) << aper_order;
 545         if (aper_base + aper_size > 0x100000000UL || !aper_size)
 546                 aper_base = 0;
 547
 548         *size = aper_size;
 549         return aper_base;
 550 }
 551
 552 static void enable_gart_translations(void)
 553 {
 554         int i;
 555
 556         for (i = 0; i < num_k8_northbridges; i++) {
 557                 struct pci_dev *dev = k8_northbridges[i];
 558
 559                 enable_gart_translation(dev, __pa(agp_gatt_table));
 560         }
 561 }
 562
 563 /*
 564  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
 565  * resume in the same way as they are handled in gart_iommu_hole_init().
 566  */
 567 static bool fix_up_north_bridges;
 568 static u32 aperture_order;
 569 static u32 aperture_alloc;
 570
 571 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
 572 {
 573         fix_up_north_bridges = true;
 574         aperture_order = aper_order;
 575         aperture_alloc = aper_alloc;
 576 }
 577
 578 static int gart_resume(struct sys_device *dev)
 579 {
 580         printk(KERN_INFO "PCI-DMA: Resuming GART IOMMU\n");
 581
 582         if (fix_up_north_bridges) {
 583                 int i;
 584
 585                 printk(KERN_INFO "PCI-DMA: Restoring GART aperture settings\n");
 586
 587                 for (i = 0; i < num_k8_northbridges; i++) {
 588                         struct pci_dev *dev = k8_northbridges[i];
 589
 590                         /*
 591                          * Don't enable translations just yet.  That is the next
 592                          * step.  Restore the pre-suspend aperture settings.
 593                          */
 594                         pci_write_config_dword(dev, AMD64_GARTAPERTURECTL,
 595                                                 aperture_order << 1);
 596                         pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE,
 597                                                 aperture_alloc >> 25);
 598                 }
 599         }
 600
 601         enable_gart_translations();
 602
 603         return 0;
 604 }
 605
 606 static int gart_suspend(struct sys_device *dev, pm_message_t state)
 607 {
 608         return 0;
 609 }
 610
 611 static struct sysdev_class gart_sysdev_class = {
 612         .name = "gart",
 613         .suspend = gart_suspend,
 614         .resume = gart_resume,
 615
 616 };
 617
 618 static struct sys_device device_gart = {
 619         .id     = 0,
 620         .cls    = &gart_sysdev_class,
 621 };
 622
 623 /*
 624  * Private Northbridge GATT initialization in case we cannot use the
 625  * AGP driver for some reason.
 626  */
 627 static __init int init_k8_gatt(struct agp_kern_info *info)
 628 {
 629         unsigned aper_size, gatt_size, new_aper_size;
 630         unsigned aper_base, new_aper_base;
 631         struct pci_dev *dev;
 632         void *gatt;
 633         int i, error;
 634         unsigned long start_pfn, end_pfn;
 635
 636         printk(KERN_INFO "PCI-DMA: Disabling AGP.\n");
 637         aper_size = aper_base = info->aper_size = 0;
 638         dev = NULL;
 639         for (i = 0; i < num_k8_northbridges; i++) {
 640                 dev = k8_northbridges[i];
 641                 new_aper_base = read_aperture(dev, &new_aper_size);
 642                 if (!new_aper_base)
 643                         goto nommu;
 644
 645                 if (!aper_base) {
 646                         aper_size = new_aper_size;
 647                         aper_base = new_aper_base;
 648                 }
 649                 if (aper_size != new_aper_size || aper_base != new_aper_base)
 650                         goto nommu;
 651         }
 652         if (!aper_base)
 653                 goto nommu;
 654         info->aper_base = aper_base;
 655         info->aper_size = aper_size >> 20;
 656
 657         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
 658         gatt = (void *)__get_free_pages(GFP_KERNEL, get_order(gatt_size));
 659         if (!gatt)
 660                 panic("Cannot allocate GATT table");
 661         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
 662                 panic("Could not set GART PTEs to uncacheable pages");
 663
 664         memset(gatt, 0, gatt_size);
 665         agp_gatt_table = gatt;
 666
 667         enable_gart_translations();
 668
 669         error = sysdev_class_register(&gart_sysdev_class);
 670         if (!error)
 671                 error = sysdev_register(&device_gart);
 672         if (error)
 673                 panic("Could not register gart_sysdev -- would corrupt data on next suspend");
 674
 675         flush_gart();
 676
 677         printk(KERN_INFO "PCI-DMA: aperture base @ %x size %u KB\n",
 678                aper_base, aper_size>>10);
 679
 680         /* need to map that range */
 681         end_pfn = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
 682         if (end_pfn > max_low_pfn_mapped) {
 683                 start_pfn = (aper_base>>PAGE_SHIFT);
 684                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT);
 685         }
 686         return 0;
 687
 688  nommu:
 689         /* Should not happen anymore */
 690         printk(KERN_WARNING "PCI-DMA: More than 4GB of RAM and no IOMMU\n"
 691                KERN_WARNING "falling back to iommu=soft.\n");
 692         return -1;
 693 }
 694
 695 extern int agp_amd64_init(void);
 696
 697 static const struct dma_mapping_ops gart_dma_ops = {
 698         .mapping_error                  = NULL,
 699         .map_single                     = gart_map_single,
 700         .map_simple                     = gart_map_simple,
 701         .unmap_single                   = gart_unmap_single,
 702         .sync_single_for_cpu            = NULL,
 703         .sync_single_for_device         = NULL,
 704         .sync_single_range_for_cpu      = NULL,
 705         .sync_single_range_for_device   = NULL,
 706         .sync_sg_for_cpu                = NULL,
 707         .sync_sg_for_device             = NULL,
 708         .map_sg                         = gart_map_sg,
 709         .unmap_sg                       = gart_unmap_sg,
 710 };
 711
 712 void gart_iommu_shutdown(void)
 713 {
 714         struct pci_dev *dev;
 715         int i;
 716
 717         if (no_agp && (dma_ops != &gart_dma_ops))
 718                 return;
 719
 720         for (i = 0; i < num_k8_northbridges; i++) {
 721                 u32 ctl;
 722
 723                 dev = k8_northbridges[i];
 724                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
 725
 726                 ctl &= ~GARTEN;
 727
 728                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
 729         }
 730 }
 731
 732 void __init gart_iommu_init(void)
 733 {
 734         struct agp_kern_info info;
 735         unsigned long iommu_start;
 736         unsigned long aper_size;
 737         unsigned long scratch;
 738         long i;
 739
 740         if (cache_k8_northbridges() < 0 || num_k8_northbridges == 0) {
 741                 printk(KERN_INFO "PCI-GART: No AMD northbridge found.\n");
 742                 return;
 743         }
 744
 745 #ifndef CONFIG_AGP_AMD64
 746         no_agp = 1;
 747 #else
 748         /* Makefile puts PCI initialization via subsys_initcall first. */
 749         /* Add other K8 AGP bridge drivers here */
 750         no_agp = no_agp ||
 751                 (agp_amd64_init() < 0) ||
 752                 (agp_copy_info(agp_bridge, &info) < 0);
 753 #endif
 754
 755         if (swiotlb)
 756                 return;
 757
 758         /* Did we detect a different HW IOMMU? */
 759         if (iommu_detected && !gart_iommu_aperture)
 760                 return;
 761
 762         if (no_iommu ||
 763             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
 764             !gart_iommu_aperture ||
 765             (no_agp && init_k8_gatt(&info) < 0)) {
 766                 if (max_pfn > MAX_DMA32_PFN) {
 767                         printk(KERN_WARNING "More than 4GB of memory "
 768                                           "but GART IOMMU not available.\n"
 769                                KERN_WARNING "falling back to iommu=soft.\n");
 770                 }
 771                 return;
 772         }
 773
 774         printk(KERN_INFO "PCI-DMA: using GART IOMMU.\n");
 775         aper_size = info.aper_size * 1024 * 1024;
 776         iommu_size = check_iommu_size(info.aper_base, aper_size);
 777         iommu_pages = iommu_size >> PAGE_SHIFT;
 778
 779         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL,
 780                                                       get_order(iommu_pages/8));
 781         if (!iommu_gart_bitmap)
 782                 panic("Cannot allocate iommu bitmap\n");
 783         memset(iommu_gart_bitmap, 0, iommu_pages/8);
 784
 785 #ifdef CONFIG_IOMMU_LEAK
 786         if (leak_trace) {
 787                 iommu_leak_tab = (void *)__get_free_pages(GFP_KERNEL,
 788                                   get_order(iommu_pages*sizeof(void *)));
 789                 if (iommu_leak_tab)
 790                         memset(iommu_leak_tab, 0, iommu_pages * 8);
 791                 else
 792                         printk(KERN_DEBUG
 793                                "PCI-DMA: Cannot allocate leak trace area\n");
 794         }
 795 #endif
 796
 797         /*
 798          * Out of IOMMU space handling.
 799          * Reserve some invalid pages at the beginning of the GART.
 800          */
 801         set_bit_string(iommu_gart_bitmap, 0, EMERGENCY_PAGES);
 802
 803         agp_memory_reserved = iommu_size;
 804         printk(KERN_INFO
 805                "PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
 806                iommu_size >> 20);
 807
 808         iommu_start = aper_size - iommu_size;
 809         iommu_bus_base = info.aper_base + iommu_start;
 810         bad_dma_address = iommu_bus_base;
 811         iommu_gatt_base = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
 812
 813         /*
 814          * Unmap the IOMMU part of the GART. The alias of the page is
 815          * always mapped with cache enabled and there is no full cache
 816          * coherency across the GART remapping. The unmapping avoids
 817          * automatic prefetches from the CPU allocating cache lines in
 818          * there. All CPU accesses are done via the direct mapping to
 819          * the backing memory. The GART address is only used by PCI
 820          * devices.
 821          */
 822         set_memory_np((unsigned long)__va(iommu_bus_base),
 823                                 iommu_size >> PAGE_SHIFT);
 824         /*
 825          * Tricky. The GART table remaps the physical memory range,
 826          * so the CPU wont notice potential aliases and if the memory
 827          * is remapped to UC later on, we might surprise the PCI devices
 828          * with a stray writeout of a cacheline. So play it sure and
 829          * do an explicit, full-scale wbinvd() _after_ having marked all
 830          * the pages as Not-Present:
 831          */
 832         wbinvd();
 833
 834         /*
 835          * Try to workaround a bug (thanks to BenH):
 836          * Set unmapped entries to a scratch page instead of 0.
 837          * Any prefetches that hit unmapped entries won't get an bus abort
 838          * then. (P2P bridge may be prefetching on DMA reads).
 839          */
 840         scratch = get_zeroed_page(GFP_KERNEL);
 841         if (!scratch)
 842                 panic("Cannot allocate iommu scratch page");
 843         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
 844         for (i = EMERGENCY_PAGES; i < iommu_pages; i++)
 845                 iommu_gatt_base[i] = gart_unmapped_entry;
 846
 847         flush_gart();
 848         dma_ops = &gart_dma_ops;
 849 }
 850
 851 void __init gart_parse_options(char *p)
 852 {
 853         int arg;
 854
 855 #ifdef CONFIG_IOMMU_LEAK
 856         if (!strncmp(p, "leak", 4)) {
 857                 leak_trace = 1;
 858                 p += 4;
 859                 if (*p == '=') ++p;
 860                 if (isdigit(*p) && get_option(&p, &arg))
 861                         iommu_leak_pages = arg;
 862         }
 863 #endif
 864         if (isdigit(*p) && get_option(&p, &arg))
 865                 iommu_size = arg;
 866         if (!strncmp(p, "fullflush", 8))
 867                 iommu_fullflush = 1;
 868         if (!strncmp(p, "nofullflush", 11))
 869                 iommu_fullflush = 0;
 870         if (!strncmp(p, "noagp", 5))
 871                 no_agp = 1;
 872         if (!strncmp(p, "noaperture", 10))
 873                 fix_aperture = 0;
 874         /* duplicated from pci-dma.c */
 875         if (!strncmp(p, "force", 5))
 876                 gart_iommu_aperture_allowed = 1;
 877         if (!strncmp(p, "allowed", 7))
 878                 gart_iommu_aperture_allowed = 1;
 879         if (!strncmp(p, "memaper", 7)) {
 880                 fallback_aper_force = 1;
 881                 p += 7;
 882                 if (*p == '=') {
 883                         ++p;
 884                         if (get_option(&p, &arg))
 885                                 fallback_aper_order = arg;
 886                 }
 887         }
 888 }