git.oblomov.eu Git - linux-2.6/blob - arch/x86/kernel/cpu/common.c

   1 #include <linux/init.h>
   2 #include <linux/kernel.h>
   3 #include <linux/sched.h>
   4 #include <linux/string.h>
   5 #include <linux/bootmem.h>
   6 #include <linux/bitops.h>
   7 #include <linux/module.h>
   8 #include <linux/kgdb.h>
   9 #include <linux/topology.h>
  10 #include <linux/delay.h>
  11 #include <linux/smp.h>
  12 #include <linux/percpu.h>
  13 #include <asm/i387.h>
  14 #include <asm/msr.h>
  15 #include <asm/io.h>
  16 #include <asm/linkage.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/mtrr.h>
  19 #include <asm/mce.h>
  20 #include <asm/pat.h>
  21 #include <asm/asm.h>
  22 #include <asm/numa.h>
  23 #include <asm/smp.h>
  24 #include <asm/cpu.h>
  25 #include <asm/cpumask.h>
  26 #ifdef CONFIG_X86_LOCAL_APIC
  27 #include <asm/mpspec.h>
  28 #include <asm/apic.h>
  29 #include <mach_apic.h>
  30 #include <asm/genapic.h>
  31 #include <asm/uv/uv.h>
  32 #endif
  33
  34 #include <asm/pgtable.h>
  35 #include <asm/processor.h>
  36 #include <asm/desc.h>
  37 #include <asm/atomic.h>
  38 #include <asm/proto.h>
  39 #include <asm/sections.h>
  40 #include <asm/setup.h>
  41 #include <asm/hypervisor.h>
  42
  43 #include "cpu.h"
  44
  45 #ifdef CONFIG_X86_64
  46
  47 /* all of these masks are initialized in setup_cpu_local_masks() */
  48 cpumask_var_t cpu_callin_mask;
  49 cpumask_var_t cpu_callout_mask;
  50 cpumask_var_t cpu_initialized_mask;
  51
  52 /* representing cpus for which sibling maps can be computed */
  53 cpumask_var_t cpu_sibling_setup_mask;
  54
  55 /* correctly size the local cpu masks */
  56 void __init setup_cpu_local_masks(void)
  57 {
  58         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  59         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  60         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  61         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  62 }
  63
  64 #else /* CONFIG_X86_32 */
  65
  66 cpumask_t cpu_callin_map;
  67 cpumask_t cpu_callout_map;
  68 cpumask_t cpu_initialized;
  69 cpumask_t cpu_sibling_setup_map;
  70
  71 #endif /* CONFIG_X86_32 */
  72
  73
  74 static struct cpu_dev *this_cpu __cpuinitdata;
  75
  76 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  77 #ifdef CONFIG_X86_64
  78         /*
  79          * We need valid kernel segments for data and code in long mode too
  80          * IRET will check the segment types  kkeil 2000/10/28
  81          * Also sysret mandates a special GDT layout
  82          *
  83          * The TLS descriptors are currently at a different place compared to i386.
  84          * Hopefully nobody expects them at a fixed place (Wine?)
  85          */
  86         [GDT_ENTRY_KERNEL32_CS] = { { { 0x0000ffff, 0x00cf9b00 } } },
  87         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00af9b00 } } },
  88         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9300 } } },
  89         [GDT_ENTRY_DEFAULT_USER32_CS] = { { { 0x0000ffff, 0x00cffb00 } } },
  90         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff300 } } },
  91         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00affb00 } } },
  92 #else
  93         [GDT_ENTRY_KERNEL_CS] = { { { 0x0000ffff, 0x00cf9a00 } } },
  94         [GDT_ENTRY_KERNEL_DS] = { { { 0x0000ffff, 0x00cf9200 } } },
  95         [GDT_ENTRY_DEFAULT_USER_CS] = { { { 0x0000ffff, 0x00cffa00 } } },
  96         [GDT_ENTRY_DEFAULT_USER_DS] = { { { 0x0000ffff, 0x00cff200 } } },
  97         /*
  98          * Segments used for calling PnP BIOS have byte granularity.
  99          * They code segments and data segments have fixed 64k limits,
 100          * the transfer segment sizes are set at run time.
 101          */
 102         /* 32-bit code */
 103         [GDT_ENTRY_PNPBIOS_CS32] = { { { 0x0000ffff, 0x00409a00 } } },
 104         /* 16-bit code */
 105         [GDT_ENTRY_PNPBIOS_CS16] = { { { 0x0000ffff, 0x00009a00 } } },
 106         /* 16-bit data */
 107         [GDT_ENTRY_PNPBIOS_DS] = { { { 0x0000ffff, 0x00009200 } } },
 108         /* 16-bit data */
 109         [GDT_ENTRY_PNPBIOS_TS1] = { { { 0x00000000, 0x00009200 } } },
 110         /* 16-bit data */
 111         [GDT_ENTRY_PNPBIOS_TS2] = { { { 0x00000000, 0x00009200 } } },
 112         /*
 113          * The APM segments have byte granularity and their bases
 114          * are set at run time.  All have 64k limits.
 115          */
 116         /* 32-bit code */
 117         [GDT_ENTRY_APMBIOS_BASE] = { { { 0x0000ffff, 0x00409a00 } } },
 118         /* 16-bit code */
 119         [GDT_ENTRY_APMBIOS_BASE+1] = { { { 0x0000ffff, 0x00009a00 } } },
 120         /* data */
 121         [GDT_ENTRY_APMBIOS_BASE+2] = { { { 0x0000ffff, 0x00409200 } } },
 122
 123         [GDT_ENTRY_ESPFIX_SS] = { { { 0x00000000, 0x00c09200 } } },
 124         [GDT_ENTRY_PERCPU] = { { { 0x0000ffff, 0x00cf9200 } } },
 125 #endif
 126 } };
 127 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 128
 129 #ifdef CONFIG_X86_32
 130 static int cachesize_override __cpuinitdata = -1;
 131 static int disable_x86_serial_nr __cpuinitdata = 1;
 132
 133 static int __init cachesize_setup(char *str)
 134 {
 135         get_option(&str, &cachesize_override);
 136         return 1;
 137 }
 138 __setup("cachesize=", cachesize_setup);
 139
 140 static int __init x86_fxsr_setup(char *s)
 141 {
 142         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 143         setup_clear_cpu_cap(X86_FEATURE_XMM);
 144         return 1;
 145 }
 146 __setup("nofxsr", x86_fxsr_setup);
 147
 148 static int __init x86_sep_setup(char *s)
 149 {
 150         setup_clear_cpu_cap(X86_FEATURE_SEP);
 151         return 1;
 152 }
 153 __setup("nosep", x86_sep_setup);
 154
 155 /* Standard macro to see if a specific flag is changeable */
 156 static inline int flag_is_changeable_p(u32 flag)
 157 {
 158         u32 f1, f2;
 159
 160         /*
 161          * Cyrix and IDT cpus allow disabling of CPUID
 162          * so the code below may return different results
 163          * when it is executed before and after enabling
 164          * the CPUID. Add "volatile" to not allow gcc to
 165          * optimize the subsequent calls to this function.
 166          */
 167         asm volatile ("pushfl\n\t"
 168                       "pushfl\n\t"
 169                       "popl %0\n\t"
 170                       "movl %0,%1\n\t"
 171                       "xorl %2,%0\n\t"
 172                       "pushl %0\n\t"
 173                       "popfl\n\t"
 174                       "pushfl\n\t"
 175                       "popl %0\n\t"
 176                       "popfl\n\t"
 177                       : "=&r" (f1), "=&r" (f2)
 178                       : "ir" (flag));
 179
 180         return ((f1^f2) & flag) != 0;
 181 }
 182
 183 /* Probe for the CPUID instruction */
 184 static int __cpuinit have_cpuid_p(void)
 185 {
 186         return flag_is_changeable_p(X86_EFLAGS_ID);
 187 }
 188
 189 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 190 {
 191         if (cpu_has(c, X86_FEATURE_PN) && disable_x86_serial_nr) {
 192                 /* Disable processor serial number */
 193                 unsigned long lo, hi;
 194                 rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 195                 lo |= 0x200000;
 196                 wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 197                 printk(KERN_NOTICE "CPU serial number disabled.\n");
 198                 clear_cpu_cap(c, X86_FEATURE_PN);
 199
 200                 /* Disabling the serial number may affect the cpuid level */
 201                 c->cpuid_level = cpuid_eax(0);
 202         }
 203 }
 204
 205 static int __init x86_serial_nr_setup(char *s)
 206 {
 207         disable_x86_serial_nr = 0;
 208         return 1;
 209 }
 210 __setup("serialnumber", x86_serial_nr_setup);
 211 #else
 212 static inline int flag_is_changeable_p(u32 flag)
 213 {
 214         return 1;
 215 }
 216 /* Probe for the CPUID instruction */
 217 static inline int have_cpuid_p(void)
 218 {
 219         return 1;
 220 }
 221 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 222 {
 223 }
 224 #endif
 225
 226 /*
 227  * Some CPU features depend on higher CPUID levels, which may not always
 228  * be available due to CPUID level capping or broken virtualization
 229  * software.  Add those features to this table to auto-disable them.
 230  */
 231 struct cpuid_dependent_feature {
 232         u32 feature;
 233         u32 level;
 234 };
 235 static const struct cpuid_dependent_feature __cpuinitconst
 236 cpuid_dependent_features[] = {
 237         { X86_FEATURE_MWAIT,            0x00000005 },
 238         { X86_FEATURE_DCA,              0x00000009 },
 239         { X86_FEATURE_XSAVE,            0x0000000d },
 240         { 0, 0 }
 241 };
 242
 243 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 244 {
 245         const struct cpuid_dependent_feature *df;
 246         for (df = cpuid_dependent_features; df->feature; df++) {
 247                 /*
 248                  * Note: cpuid_level is set to -1 if unavailable, but
 249                  * extended_extended_level is set to 0 if unavailable
 250                  * and the legitimate extended levels are all negative
 251                  * when signed; hence the weird messing around with
 252                  * signs here...
 253                  */
 254                 if (cpu_has(c, df->feature) &&
 255                     ((s32)df->feature < 0 ?
 256                      (u32)df->feature > (u32)c->extended_cpuid_level :
 257                      (s32)df->feature > (s32)c->cpuid_level)) {
 258                         clear_cpu_cap(c, df->feature);
 259                         if (warn)
 260                                 printk(KERN_WARNING
 261                                        "CPU: CPU feature %s disabled "
 262                                        "due to lack of CPUID level 0x%x\n",
 263                                        x86_cap_flags[df->feature],
 264                                        df->level);
 265                 }
 266         }
 267 }
 268
 269 /*
 270  * Naming convention should be: <Name> [(<Codename>)]
 271  * This table only is used unless init_<vendor>() below doesn't set it;
 272  * in particular, if CPUID levels 0x80000002..4 are supported, this isn't used
 273  *
 274  */
 275
 276 /* Look up CPU names by table lookup. */
 277 static char __cpuinit *table_lookup_model(struct cpuinfo_x86 *c)
 278 {
 279         struct cpu_model_info *info;
 280
 281         if (c->x86_model >= 16)
 282                 return NULL;    /* Range check */
 283
 284         if (!this_cpu)
 285                 return NULL;
 286
 287         info = this_cpu->c_models;
 288
 289         while (info && info->family) {
 290                 if (info->family == c->x86)
 291                         return info->model_names[c->x86_model];
 292                 info++;
 293         }
 294         return NULL;            /* Not found */
 295 }
 296
 297 __u32 cleared_cpu_caps[NCAPINTS] __cpuinitdata;
 298
 299 /* Current gdt points %fs at the "master" per-cpu area: after this,
 300  * it's on the real one. */
 301 void switch_to_new_gdt(void)
 302 {
 303         struct desc_ptr gdt_descr;
 304         int cpu = smp_processor_id();
 305
 306         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 307         gdt_descr.size = GDT_SIZE - 1;
 308         load_gdt(&gdt_descr);
 309         /* Reload the per-cpu base */
 310 #ifdef CONFIG_X86_32
 311         loadsegment(fs, __KERNEL_PERCPU);
 312 #else
 313         loadsegment(gs, 0);
 314         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 315 #endif
 316 }
 317
 318 static struct cpu_dev *cpu_devs[X86_VENDOR_NUM] = {};
 319
 320 static void __cpuinit default_init(struct cpuinfo_x86 *c)
 321 {
 322 #ifdef CONFIG_X86_64
 323         display_cacheinfo(c);
 324 #else
 325         /* Not much we can do here... */
 326         /* Check if at least it has cpuid */
 327         if (c->cpuid_level == -1) {
 328                 /* No cpuid. It must be an ancient CPU */
 329                 if (c->x86 == 4)
 330                         strcpy(c->x86_model_id, "486");
 331                 else if (c->x86 == 3)
 332                         strcpy(c->x86_model_id, "386");
 333         }
 334 #endif
 335 }
 336
 337 static struct cpu_dev __cpuinitdata default_cpu = {
 338         .c_init = default_init,
 339         .c_vendor = "Unknown",
 340         .c_x86_vendor = X86_VENDOR_UNKNOWN,
 341 };
 342
 343 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 344 {
 345         unsigned int *v;
 346         char *p, *q;
 347
 348         if (c->extended_cpuid_level < 0x80000004)
 349                 return;
 350
 351         v = (unsigned int *) c->x86_model_id;
 352         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 353         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 354         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 355         c->x86_model_id[48] = 0;
 356
 357         /* Intel chips right-justify this string for some dumb reason;
 358            undo that brain damage */
 359         p = q = &c->x86_model_id[0];
 360         while (*p == ' ')
 361              p++;
 362         if (p != q) {
 363              while (*p)
 364                   *q++ = *p++;
 365              while (q <= &c->x86_model_id[48])
 366                   *q++ = '\0';  /* Zero-pad the rest */
 367         }
 368 }
 369
 370 void __cpuinit display_cacheinfo(struct cpuinfo_x86 *c)
 371 {
 372         unsigned int n, dummy, ebx, ecx, edx, l2size;
 373
 374         n = c->extended_cpuid_level;
 375
 376         if (n >= 0x80000005) {
 377                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 378                 printk(KERN_INFO "CPU: L1 I Cache: %dK (%d bytes/line), D cache %dK (%d bytes/line)\n",
 379                                 edx>>24, edx&0xFF, ecx>>24, ecx&0xFF);
 380                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 381 #ifdef CONFIG_X86_64
 382                 /* On K8 L1 TLB is inclusive, so don't count it */
 383                 c->x86_tlbsize = 0;
 384 #endif
 385         }
 386
 387         if (n < 0x80000006)     /* Some chips just has a large L1. */
 388                 return;
 389
 390         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 391         l2size = ecx >> 16;
 392
 393 #ifdef CONFIG_X86_64
 394         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 395 #else
 396         /* do processor-specific cache resizing */
 397         if (this_cpu->c_size_cache)
 398                 l2size = this_cpu->c_size_cache(c, l2size);
 399
 400         /* Allow user to override all this if necessary. */
 401         if (cachesize_override != -1)
 402                 l2size = cachesize_override;
 403
 404         if (l2size == 0)
 405                 return;         /* Again, no L2 cache is possible */
 406 #endif
 407
 408         c->x86_cache_size = l2size;
 409
 410         printk(KERN_INFO "CPU: L2 Cache: %dK (%d bytes/line)\n",
 411                         l2size, ecx & 0xFF);
 412 }
 413
 414 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 415 {
 416 #ifdef CONFIG_X86_HT
 417         u32 eax, ebx, ecx, edx;
 418         int index_msb, core_bits;
 419
 420         if (!cpu_has(c, X86_FEATURE_HT))
 421                 return;
 422
 423         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 424                 goto out;
 425
 426         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 427                 return;
 428
 429         cpuid(1, &eax, &ebx, &ecx, &edx);
 430
 431         smp_num_siblings = (ebx & 0xff0000) >> 16;
 432
 433         if (smp_num_siblings == 1) {
 434                 printk(KERN_INFO  "CPU: Hyper-Threading is disabled\n");
 435         } else if (smp_num_siblings > 1) {
 436
 437                 if (smp_num_siblings > nr_cpu_ids) {
 438                         printk(KERN_WARNING "CPU: Unsupported number of siblings %d",
 439                                         smp_num_siblings);
 440                         smp_num_siblings = 1;
 441                         return;
 442                 }
 443
 444                 index_msb = get_count_order(smp_num_siblings);
 445 #ifdef CONFIG_X86_64
 446                 c->phys_proc_id = phys_pkg_id(index_msb);
 447 #else
 448                 c->phys_proc_id = phys_pkg_id(c->initial_apicid, index_msb);
 449 #endif
 450
 451                 smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 452
 453                 index_msb = get_count_order(smp_num_siblings);
 454
 455                 core_bits = get_count_order(c->x86_max_cores);
 456
 457 #ifdef CONFIG_X86_64
 458                 c->cpu_core_id = phys_pkg_id(index_msb) &
 459                                                ((1 << core_bits) - 1);
 460 #else
 461                 c->cpu_core_id = phys_pkg_id(c->initial_apicid, index_msb) &
 462                                                ((1 << core_bits) - 1);
 463 #endif
 464         }
 465
 466 out:
 467         if ((c->x86_max_cores * smp_num_siblings) > 1) {
 468                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 469                        c->phys_proc_id);
 470                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 471                        c->cpu_core_id);
 472         }
 473 #endif
 474 }
 475
 476 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 477 {
 478         char *v = c->x86_vendor_id;
 479         int i;
 480         static int printed;
 481
 482         for (i = 0; i < X86_VENDOR_NUM; i++) {
 483                 if (!cpu_devs[i])
 484                         break;
 485
 486                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 487                     (cpu_devs[i]->c_ident[1] &&
 488                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 489                         this_cpu = cpu_devs[i];
 490                         c->x86_vendor = this_cpu->c_x86_vendor;
 491                         return;
 492                 }
 493         }
 494
 495         if (!printed) {
 496                 printed++;
 497                 printk(KERN_ERR "CPU: vendor_id '%s' unknown, using generic init.\n", v);
 498                 printk(KERN_ERR "CPU: Your system may be unstable.\n");
 499         }
 500
 501         c->x86_vendor = X86_VENDOR_UNKNOWN;
 502         this_cpu = &default_cpu;
 503 }
 504
 505 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 506 {
 507         /* Get vendor name */
 508         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 509               (unsigned int *)&c->x86_vendor_id[0],
 510               (unsigned int *)&c->x86_vendor_id[8],
 511               (unsigned int *)&c->x86_vendor_id[4]);
 512
 513         c->x86 = 4;
 514         /* Intel-defined flags: level 0x00000001 */
 515         if (c->cpuid_level >= 0x00000001) {
 516                 u32 junk, tfms, cap0, misc;
 517                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 518                 c->x86 = (tfms >> 8) & 0xf;
 519                 c->x86_model = (tfms >> 4) & 0xf;
 520                 c->x86_mask = tfms & 0xf;
 521                 if (c->x86 == 0xf)
 522                         c->x86 += (tfms >> 20) & 0xff;
 523                 if (c->x86 >= 0x6)
 524                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 525                 if (cap0 & (1<<19)) {
 526                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 527                         c->x86_cache_alignment = c->x86_clflush_size;
 528                 }
 529         }
 530 }
 531
 532 static void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 533 {
 534         u32 tfms, xlvl;
 535         u32 ebx;
 536
 537         /* Intel-defined flags: level 0x00000001 */
 538         if (c->cpuid_level >= 0x00000001) {
 539                 u32 capability, excap;
 540                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 541                 c->x86_capability[0] = capability;
 542                 c->x86_capability[4] = excap;
 543         }
 544
 545         /* AMD-defined flags: level 0x80000001 */
 546         xlvl = cpuid_eax(0x80000000);
 547         c->extended_cpuid_level = xlvl;
 548         if ((xlvl & 0xffff0000) == 0x80000000) {
 549                 if (xlvl >= 0x80000001) {
 550                         c->x86_capability[1] = cpuid_edx(0x80000001);
 551                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 552                 }
 553         }
 554
 555 #ifdef CONFIG_X86_64
 556         if (c->extended_cpuid_level >= 0x80000008) {
 557                 u32 eax = cpuid_eax(0x80000008);
 558
 559                 c->x86_virt_bits = (eax >> 8) & 0xff;
 560                 c->x86_phys_bits = eax & 0xff;
 561         }
 562 #endif
 563
 564         if (c->extended_cpuid_level >= 0x80000007)
 565                 c->x86_power = cpuid_edx(0x80000007);
 566
 567 }
 568
 569 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 570 {
 571 #ifdef CONFIG_X86_32
 572         int i;
 573
 574         /*
 575          * First of all, decide if this is a 486 or higher
 576          * It's a 486 if we can modify the AC flag
 577          */
 578         if (flag_is_changeable_p(X86_EFLAGS_AC))
 579                 c->x86 = 4;
 580         else
 581                 c->x86 = 3;
 582
 583         for (i = 0; i < X86_VENDOR_NUM; i++)
 584                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 585                         c->x86_vendor_id[0] = 0;
 586                         cpu_devs[i]->c_identify(c);
 587                         if (c->x86_vendor_id[0]) {
 588                                 get_cpu_vendor(c);
 589                                 break;
 590                         }
 591                 }
 592 #endif
 593 }
 594
 595 /*
 596  * Do minimum CPU detection early.
 597  * Fields really needed: vendor, cpuid_level, family, model, mask,
 598  * cache alignment.
 599  * The others are not touched to avoid unwanted side effects.
 600  *
 601  * WARNING: this function is only called on the BP.  Don't add code here
 602  * that is supposed to run on all CPUs.
 603  */
 604 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 605 {
 606 #ifdef CONFIG_X86_64
 607         c->x86_clflush_size = 64;
 608 #else
 609         c->x86_clflush_size = 32;
 610 #endif
 611         c->x86_cache_alignment = c->x86_clflush_size;
 612
 613         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 614         c->extended_cpuid_level = 0;
 615
 616         if (!have_cpuid_p())
 617                 identify_cpu_without_cpuid(c);
 618
 619         /* cyrix could have cpuid enabled via c_identify()*/
 620         if (!have_cpuid_p())
 621                 return;
 622
 623         cpu_detect(c);
 624
 625         get_cpu_vendor(c);
 626
 627         get_cpu_cap(c);
 628
 629         if (this_cpu->c_early_init)
 630                 this_cpu->c_early_init(c);
 631
 632 #ifdef CONFIG_SMP
 633         c->cpu_index = boot_cpu_id;
 634 #endif
 635         filter_cpuid_features(c, false);
 636 }
 637
 638 void __init early_cpu_init(void)
 639 {
 640         struct cpu_dev **cdev;
 641         int count = 0;
 642
 643         printk("KERNEL supported cpus:\n");
 644         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 645                 struct cpu_dev *cpudev = *cdev;
 646                 unsigned int j;
 647
 648                 if (count >= X86_VENDOR_NUM)
 649                         break;
 650                 cpu_devs[count] = cpudev;
 651                 count++;
 652
 653                 for (j = 0; j < 2; j++) {
 654                         if (!cpudev->c_ident[j])
 655                                 continue;
 656                         printk("  %s %s\n", cpudev->c_vendor,
 657                                 cpudev->c_ident[j]);
 658                 }
 659         }
 660
 661         early_identify_cpu(&boot_cpu_data);
 662 }
 663
 664 /*
 665  * The NOPL instruction is supposed to exist on all CPUs with
 666  * family >= 6; unfortunately, that's not true in practice because
 667  * of early VIA chips and (more importantly) broken virtualizers that
 668  * are not easy to detect.  In the latter case it doesn't even *fail*
 669  * reliably, so probing for it doesn't even work.  Disable it completely
 670  * unless we can find a reliable way to detect all the broken cases.
 671  */
 672 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 673 {
 674         clear_cpu_cap(c, X86_FEATURE_NOPL);
 675 }
 676
 677 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 678 {
 679         c->extended_cpuid_level = 0;
 680
 681         if (!have_cpuid_p())
 682                 identify_cpu_without_cpuid(c);
 683
 684         /* cyrix could have cpuid enabled via c_identify()*/
 685         if (!have_cpuid_p())
 686                 return;
 687
 688         cpu_detect(c);
 689
 690         get_cpu_vendor(c);
 691
 692         get_cpu_cap(c);
 693
 694         if (c->cpuid_level >= 0x00000001) {
 695                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 696 #ifdef CONFIG_X86_32
 697 # ifdef CONFIG_X86_HT
 698                 c->apicid = phys_pkg_id(c->initial_apicid, 0);
 699 # else
 700                 c->apicid = c->initial_apicid;
 701 # endif
 702 #endif
 703
 704 #ifdef CONFIG_X86_HT
 705                 c->phys_proc_id = c->initial_apicid;
 706 #endif
 707         }
 708
 709         get_model_name(c); /* Default name */
 710
 711         init_scattered_cpuid_features(c);
 712         detect_nopl(c);
 713 }
 714
 715 /*
 716  * This does the hard work of actually picking apart the CPU stuff...
 717  */
 718 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 719 {
 720         int i;
 721
 722         c->loops_per_jiffy = loops_per_jiffy;
 723         c->x86_cache_size = -1;
 724         c->x86_vendor = X86_VENDOR_UNKNOWN;
 725         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 726         c->x86_vendor_id[0] = '\0'; /* Unset */
 727         c->x86_model_id[0] = '\0';  /* Unset */
 728         c->x86_max_cores = 1;
 729         c->x86_coreid_bits = 0;
 730 #ifdef CONFIG_X86_64
 731         c->x86_clflush_size = 64;
 732 #else
 733         c->cpuid_level = -1;    /* CPUID not detected */
 734         c->x86_clflush_size = 32;
 735 #endif
 736         c->x86_cache_alignment = c->x86_clflush_size;
 737         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 738
 739         generic_identify(c);
 740
 741         if (this_cpu->c_identify)
 742                 this_cpu->c_identify(c);
 743
 744 #ifdef CONFIG_X86_64
 745         c->apicid = phys_pkg_id(0);
 746 #endif
 747
 748         /*
 749          * Vendor-specific initialization.  In this section we
 750          * canonicalize the feature flags, meaning if there are
 751          * features a certain CPU supports which CPUID doesn't
 752          * tell us, CPUID claiming incorrect flags, or other bugs,
 753          * we handle them here.
 754          *
 755          * At the end of this section, c->x86_capability better
 756          * indicate the features this CPU genuinely supports!
 757          */
 758         if (this_cpu->c_init)
 759                 this_cpu->c_init(c);
 760
 761         /* Disable the PN if appropriate */
 762         squash_the_stupid_serial_number(c);
 763
 764         /*
 765          * The vendor-specific functions might have changed features.  Now
 766          * we do "generic changes."
 767          */
 768
 769         /* Filter out anything that depends on CPUID levels we don't have */
 770         filter_cpuid_features(c, true);
 771
 772         /* If the model name is still unset, do table lookup. */
 773         if (!c->x86_model_id[0]) {
 774                 char *p;
 775                 p = table_lookup_model(c);
 776                 if (p)
 777                         strcpy(c->x86_model_id, p);
 778                 else
 779                         /* Last resort... */
 780                         sprintf(c->x86_model_id, "%02x/%02x",
 781                                 c->x86, c->x86_model);
 782         }
 783
 784 #ifdef CONFIG_X86_64
 785         detect_ht(c);
 786 #endif
 787
 788         init_hypervisor(c);
 789         /*
 790          * On SMP, boot_cpu_data holds the common feature set between
 791          * all CPUs; so make sure that we indicate which features are
 792          * common between the CPUs.  The first time this routine gets
 793          * executed, c == &boot_cpu_data.
 794          */
 795         if (c != &boot_cpu_data) {
 796                 /* AND the already accumulated flags with these */
 797                 for (i = 0; i < NCAPINTS; i++)
 798                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 799         }
 800
 801         /* Clear all flags overriden by options */
 802         for (i = 0; i < NCAPINTS; i++)
 803                 c->x86_capability[i] &= ~cleared_cpu_caps[i];
 804
 805 #ifdef CONFIG_X86_MCE
 806         /* Init Machine Check Exception if available. */
 807         mcheck_init(c);
 808 #endif
 809
 810         select_idle_routine(c);
 811
 812 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_64)
 813         numa_add_cpu(smp_processor_id());
 814 #endif
 815 }
 816
 817 #ifdef CONFIG_X86_64
 818 static void vgetcpu_set_mode(void)
 819 {
 820         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 821                 vgetcpu_mode = VGETCPU_RDTSCP;
 822         else
 823                 vgetcpu_mode = VGETCPU_LSL;
 824 }
 825 #endif
 826
 827 void __init identify_boot_cpu(void)
 828 {
 829         identify_cpu(&boot_cpu_data);
 830 #ifdef CONFIG_X86_32
 831         sysenter_setup();
 832         enable_sep_cpu();
 833 #else
 834         vgetcpu_set_mode();
 835 #endif
 836 }
 837
 838 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 839 {
 840         BUG_ON(c == &boot_cpu_data);
 841         identify_cpu(c);
 842 #ifdef CONFIG_X86_32
 843         enable_sep_cpu();
 844 #endif
 845         mtrr_ap_init();
 846 }
 847
 848 struct msr_range {
 849         unsigned min;
 850         unsigned max;
 851 };
 852
 853 static struct msr_range msr_range_array[] __cpuinitdata = {
 854         { 0x00000000, 0x00000418},
 855         { 0xc0000000, 0xc000040b},
 856         { 0xc0010000, 0xc0010142},
 857         { 0xc0011000, 0xc001103b},
 858 };
 859
 860 static void __cpuinit print_cpu_msr(void)
 861 {
 862         unsigned index;
 863         u64 val;
 864         int i;
 865         unsigned index_min, index_max;
 866
 867         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 868                 index_min = msr_range_array[i].min;
 869                 index_max = msr_range_array[i].max;
 870                 for (index = index_min; index < index_max; index++) {
 871                         if (rdmsrl_amd_safe(index, &val))
 872                                 continue;
 873                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
 874                 }
 875         }
 876 }
 877
 878 static int show_msr __cpuinitdata;
 879 static __init int setup_show_msr(char *arg)
 880 {
 881         int num;
 882
 883         get_option(&arg, &num);
 884
 885         if (num > 0)
 886                 show_msr = num;
 887         return 1;
 888 }
 889 __setup("show_msr=", setup_show_msr);
 890
 891 static __init int setup_noclflush(char *arg)
 892 {
 893         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
 894         return 1;
 895 }
 896 __setup("noclflush", setup_noclflush);
 897
 898 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
 899 {
 900         char *vendor = NULL;
 901
 902         if (c->x86_vendor < X86_VENDOR_NUM)
 903                 vendor = this_cpu->c_vendor;
 904         else if (c->cpuid_level >= 0)
 905                 vendor = c->x86_vendor_id;
 906
 907         if (vendor && !strstr(c->x86_model_id, vendor))
 908                 printk(KERN_CONT "%s ", vendor);
 909
 910         if (c->x86_model_id[0])
 911                 printk(KERN_CONT "%s", c->x86_model_id);
 912         else
 913                 printk(KERN_CONT "%d86", c->x86);
 914
 915         if (c->x86_mask || c->cpuid_level >= 0)
 916                 printk(KERN_CONT " stepping %02x\n", c->x86_mask);
 917         else
 918                 printk(KERN_CONT "\n");
 919
 920 #ifdef CONFIG_SMP
 921         if (c->cpu_index < show_msr)
 922                 print_cpu_msr();
 923 #else
 924         if (show_msr)
 925                 print_cpu_msr();
 926 #endif
 927 }
 928
 929 static __init int setup_disablecpuid(char *arg)
 930 {
 931         int bit;
 932         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
 933                 setup_clear_cpu_cap(bit);
 934         else
 935                 return 0;
 936         return 1;
 937 }
 938 __setup("clearcpuid=", setup_disablecpuid);
 939
 940 #ifdef CONFIG_X86_64
 941 struct desc_ptr idt_descr = { 256 * 16 - 1, (unsigned long) idt_table };
 942
 943 DEFINE_PER_CPU_FIRST(union irq_stack_union,
 944                      irq_stack_union) __aligned(PAGE_SIZE);
 945 #ifdef CONFIG_SMP
 946 DEFINE_PER_CPU(char *, irq_stack_ptr);  /* will be set during per cpu init */
 947 #else
 948 DEFINE_PER_CPU(char *, irq_stack_ptr) =
 949         per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
 950 #endif
 951
 952 DEFINE_PER_CPU(unsigned long, kernel_stack) =
 953         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
 954 EXPORT_PER_CPU_SYMBOL(kernel_stack);
 955
 956 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
 957
 958 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
 959         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ])
 960         __aligned(PAGE_SIZE);
 961
 962 extern asmlinkage void ignore_sysret(void);
 963
 964 /* May not be marked __init: used by software suspend */
 965 void syscall_init(void)
 966 {
 967         /*
 968          * LSTAR and STAR live in a bit strange symbiosis.
 969          * They both write to the same internal register. STAR allows to
 970          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
 971          */
 972         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
 973         wrmsrl(MSR_LSTAR, system_call);
 974         wrmsrl(MSR_CSTAR, ignore_sysret);
 975
 976 #ifdef CONFIG_IA32_EMULATION
 977         syscall32_cpu_init();
 978 #endif
 979
 980         /* Flags to clear on syscall */
 981         wrmsrl(MSR_SYSCALL_MASK,
 982                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|X86_EFLAGS_IOPL);
 983 }
 984
 985 unsigned long kernel_eflags;
 986
 987 /*
 988  * Copies of the original ist values from the tss are only accessed during
 989  * debugging, no special alignment required.
 990  */
 991 DEFINE_PER_CPU(struct orig_ist, orig_ist);
 992
 993 #else
 994
 995 /* Make sure %fs is initialized properly in idle threads */
 996 struct pt_regs * __cpuinit idle_regs(struct pt_regs *regs)
 997 {
 998         memset(regs, 0, sizeof(struct pt_regs));
 999         regs->fs = __KERNEL_PERCPU;
1000         return regs;
1001 }
1002 #endif
1003
1004 /*
1005  * cpu_init() initializes state that is per-CPU. Some data is already
1006  * initialized (naturally) in the bootstrap process, such as the GDT
1007  * and IDT. We reload them nevertheless, this function acts as a
1008  * 'CPU state barrier', nothing should get across.
1009  * A lot of state is already set up in PDA init for 64 bit
1010  */
1011 #ifdef CONFIG_X86_64
1012 void __cpuinit cpu_init(void)
1013 {
1014         int cpu = stack_smp_processor_id();
1015         struct tss_struct *t = &per_cpu(init_tss, cpu);
1016         struct orig_ist *orig_ist = &per_cpu(orig_ist, cpu);
1017         unsigned long v;
1018         struct task_struct *me;
1019         int i;
1020
1021 #ifdef CONFIG_NUMA
1022         if (cpu != 0 && percpu_read(node_number) == 0 &&
1023             cpu_to_node(cpu) != NUMA_NO_NODE)
1024                 percpu_write(node_number, cpu_to_node(cpu));
1025 #endif
1026
1027         me = current;
1028
1029         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1030                 panic("CPU#%d already initialized!\n", cpu);
1031
1032         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1033
1034         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1035
1036         /*
1037          * Initialize the per-CPU GDT with the boot GDT,
1038          * and set up the GDT descriptor:
1039          */
1040
1041         switch_to_new_gdt();
1042         loadsegment(fs, 0);
1043
1044         load_idt((const struct desc_ptr *)&idt_descr);
1045
1046         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1047         syscall_init();
1048
1049         wrmsrl(MSR_FS_BASE, 0);
1050         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1051         barrier();
1052
1053         check_efer();
1054         if (cpu != 0 && x2apic)
1055                 enable_x2apic();
1056
1057         /*
1058          * set up and load the per-CPU TSS
1059          */
1060         if (!orig_ist->ist[0]) {
1061                 static const unsigned int sizes[N_EXCEPTION_STACKS] = {
1062                   [0 ... N_EXCEPTION_STACKS - 1] = EXCEPTION_STKSZ,
1063                   [DEBUG_STACK - 1] = DEBUG_STKSZ
1064                 };
1065                 char *estacks = per_cpu(exception_stacks, cpu);
1066                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1067                         estacks += sizes[v];
1068                         orig_ist->ist[v] = t->x86_tss.ist[v] =
1069                                         (unsigned long)estacks;
1070                 }
1071         }
1072
1073         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1074         /*
1075          * <= is required because the CPU will access up to
1076          * 8 bits beyond the end of the IO permission bitmap.
1077          */
1078         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1079                 t->io_bitmap[i] = ~0UL;
1080
1081         atomic_inc(&init_mm.mm_count);
1082         me->active_mm = &init_mm;
1083         if (me->mm)
1084                 BUG();
1085         enter_lazy_tlb(&init_mm, me);
1086
1087         load_sp0(t, &current->thread);
1088         set_tss_desc(cpu, t);
1089         load_TR_desc();
1090         load_LDT(&init_mm.context);
1091
1092 #ifdef CONFIG_KGDB
1093         /*
1094          * If the kgdb is connected no debug regs should be altered.  This
1095          * is only applicable when KGDB and a KGDB I/O module are built
1096          * into the kernel and you are using early debugging with
1097          * kgdbwait. KGDB will control the kernel HW breakpoint registers.
1098          */
1099         if (kgdb_connected && arch_kgdb_ops.correct_hw_break)
1100                 arch_kgdb_ops.correct_hw_break();
1101         else
1102 #endif
1103         {
1104                 /*
1105                  * Clear all 6 debug registers:
1106                  */
1107                 set_debugreg(0UL, 0);
1108                 set_debugreg(0UL, 1);
1109                 set_debugreg(0UL, 2);
1110                 set_debugreg(0UL, 3);
1111                 set_debugreg(0UL, 6);
1112                 set_debugreg(0UL, 7);
1113         }
1114
1115         fpu_init();
1116
1117         raw_local_save_flags(kernel_eflags);
1118
1119         if (is_uv_system())
1120                 uv_cpu_init();
1121 }
1122
1123 #else
1124
1125 void __cpuinit cpu_init(void)
1126 {
1127         int cpu = smp_processor_id();
1128         struct task_struct *curr = current;
1129         struct tss_struct *t = &per_cpu(init_tss, cpu);
1130         struct thread_struct *thread = &curr->thread;
1131
1132         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1133                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1134                 for (;;) local_irq_enable();
1135         }
1136
1137         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1138
1139         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1140                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1141
1142         load_idt(&idt_descr);
1143         switch_to_new_gdt();
1144
1145         /*
1146          * Set up and load the per-CPU TSS and LDT
1147          */
1148         atomic_inc(&init_mm.mm_count);
1149         curr->active_mm = &init_mm;
1150         if (curr->mm)
1151                 BUG();
1152         enter_lazy_tlb(&init_mm, curr);
1153
1154         load_sp0(t, thread);
1155         set_tss_desc(cpu, t);
1156         load_TR_desc();
1157         load_LDT(&init_mm.context);
1158
1159 #ifdef CONFIG_DOUBLEFAULT
1160         /* Set up doublefault TSS pointer in the GDT */
1161         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1162 #endif
1163
1164         /* Clear %gs. */
1165         asm volatile ("mov %0, %%gs" : : "r" (0));
1166
1167         /* Clear all 6 debug registers: */
1168         set_debugreg(0, 0);
1169         set_debugreg(0, 1);
1170         set_debugreg(0, 2);
1171         set_debugreg(0, 3);
1172         set_debugreg(0, 6);
1173         set_debugreg(0, 7);
1174
1175         /*
1176          * Force FPU initialization:
1177          */
1178         if (cpu_has_xsave)
1179                 current_thread_info()->status = TS_XSAVE;
1180         else
1181                 current_thread_info()->status = 0;
1182         clear_used_math();
1183         mxcsr_feature_mask_init();
1184
1185         /*
1186          * Boot processor to setup the FP and extended state context info.
1187          */
1188         if (smp_processor_id() == boot_cpu_id)
1189                 init_thread_xstate();
1190
1191         xsave_init();
1192 }
1193
1194
1195 #endif