Merge branch 'linus' into locking-for-linus
[linux-2.6] / drivers / media / video / cx18 / cx18-av-core.c
1 /*
2  *  cx18 ADEC audio functions
3  *
4  *  Derived from cx25840-core.c
5  *
6  *  Copyright (C) 2007  Hans Verkuil <hverkuil@xs4all.nl>
7  *  Copyright (C) 2008  Andy Walls <awalls@radix.net>
8  *
9  *  This program is free software; you can redistribute it and/or
10  *  modify it under the terms of the GNU General Public License
11  *  as published by the Free Software Foundation; either version 2
12  *  of the License, or (at your option) any later version.
13  *
14  *  This program is distributed in the hope that it will be useful,
15  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
16  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17  *  GNU General Public License for more details.
18  *
19  *  You should have received a copy of the GNU General Public License
20  *  along with this program; if not, write to the Free Software
21  *  Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
22  *  02110-1301, USA.
23  */
24
25 #include <media/v4l2-chip-ident.h>
26 #include "cx18-driver.h"
27 #include "cx18-io.h"
28 #include "cx18-cards.h"
29
30 int cx18_av_write(struct cx18 *cx, u16 addr, u8 value)
31 {
32         u32 reg = 0xc40000 + (addr & ~3);
33         u32 mask = 0xff;
34         int shift = (addr & 3) * 8;
35         u32 x = cx18_read_reg(cx, reg);
36
37         x = (x & ~(mask << shift)) | ((u32)value << shift);
38         cx18_write_reg(cx, x, reg);
39         return 0;
40 }
41
42 int cx18_av_write_expect(struct cx18 *cx, u16 addr, u8 value, u8 eval, u8 mask)
43 {
44         u32 reg = 0xc40000 + (addr & ~3);
45         int shift = (addr & 3) * 8;
46         u32 x = cx18_read_reg(cx, reg);
47
48         x = (x & ~((u32)0xff << shift)) | ((u32)value << shift);
49         cx18_write_reg_expect(cx, x, reg,
50                                 ((u32)eval << shift), ((u32)mask << shift));
51         return 0;
52 }
53
54 int cx18_av_write4(struct cx18 *cx, u16 addr, u32 value)
55 {
56         cx18_write_reg(cx, value, 0xc40000 + addr);
57         return 0;
58 }
59
60 int
61 cx18_av_write4_expect(struct cx18 *cx, u16 addr, u32 value, u32 eval, u32 mask)
62 {
63         cx18_write_reg_expect(cx, value, 0xc40000 + addr, eval, mask);
64         return 0;
65 }
66
67 int cx18_av_write4_noretry(struct cx18 *cx, u16 addr, u32 value)
68 {
69         cx18_write_reg_noretry(cx, value, 0xc40000 + addr);
70         return 0;
71 }
72
73 u8 cx18_av_read(struct cx18 *cx, u16 addr)
74 {
75         u32 x = cx18_read_reg(cx, 0xc40000 + (addr & ~3));
76         int shift = (addr & 3) * 8;
77
78         return (x >> shift) & 0xff;
79 }
80
81 u32 cx18_av_read4(struct cx18 *cx, u16 addr)
82 {
83         return cx18_read_reg(cx, 0xc40000 + addr);
84 }
85
86 int cx18_av_and_or(struct cx18 *cx, u16 addr, unsigned and_mask,
87                    u8 or_value)
88 {
89         return cx18_av_write(cx, addr,
90                              (cx18_av_read(cx, addr) & and_mask) |
91                              or_value);
92 }
93
94 int cx18_av_and_or4(struct cx18 *cx, u16 addr, u32 and_mask,
95                    u32 or_value)
96 {
97         return cx18_av_write4(cx, addr,
98                              (cx18_av_read4(cx, addr) & and_mask) |
99                              or_value);
100 }
101
102 static void cx18_av_initialize(struct cx18 *cx)
103 {
104         struct cx18_av_state *state = &cx->av_state;
105         u32 v;
106
107         cx18_av_loadfw(cx);
108         /* Stop 8051 code execution */
109         cx18_av_write4_expect(cx, CXADEC_DL_CTL, 0x03000000,
110                                                  0x03000000, 0x13000000);
111
112         /* initallize the PLL by toggling sleep bit */
113         v = cx18_av_read4(cx, CXADEC_HOST_REG1);
114         /* enable sleep mode - register appears to be read only... */
115         cx18_av_write4_expect(cx, CXADEC_HOST_REG1, v | 1, v, 0xfffe);
116         /* disable sleep mode */
117         cx18_av_write4_expect(cx, CXADEC_HOST_REG1, v & 0xfffe,
118                                                     v & 0xfffe, 0xffff);
119
120         /* initialize DLLs */
121         v = cx18_av_read4(cx, CXADEC_DLL1_DIAG_CTRL) & 0xE1FFFEFF;
122         /* disable FLD */
123         cx18_av_write4(cx, CXADEC_DLL1_DIAG_CTRL, v);
124         /* enable FLD */
125         cx18_av_write4(cx, CXADEC_DLL1_DIAG_CTRL, v | 0x10000100);
126
127         v = cx18_av_read4(cx, CXADEC_DLL2_DIAG_CTRL) & 0xE1FFFEFF;
128         /* disable FLD */
129         cx18_av_write4(cx, CXADEC_DLL2_DIAG_CTRL, v);
130         /* enable FLD */
131         cx18_av_write4(cx, CXADEC_DLL2_DIAG_CTRL, v | 0x06000100);
132
133         /* set analog bias currents. Set Vreg to 1.20V. */
134         cx18_av_write4(cx, CXADEC_AFE_DIAG_CTRL1, 0x000A1802);
135
136         v = cx18_av_read4(cx, CXADEC_AFE_DIAG_CTRL3) | 1;
137         /* enable TUNE_FIL_RST */
138         cx18_av_write4_expect(cx, CXADEC_AFE_DIAG_CTRL3, v, v, 0x03009F0F);
139         /* disable TUNE_FIL_RST */
140         cx18_av_write4_expect(cx, CXADEC_AFE_DIAG_CTRL3,
141                               v & 0xFFFFFFFE, v & 0xFFFFFFFE, 0x03009F0F);
142
143         /* enable 656 output */
144         cx18_av_and_or4(cx, CXADEC_PIN_CTRL1, ~0, 0x040C00);
145
146         /* video output drive strength */
147         cx18_av_and_or4(cx, CXADEC_PIN_CTRL2, ~0, 0x2);
148
149         /* reset video */
150         cx18_av_write4(cx, CXADEC_SOFT_RST_CTRL, 0x8000);
151         cx18_av_write4(cx, CXADEC_SOFT_RST_CTRL, 0);
152
153         /* set video to auto-detect */
154         /* Clear bits 11-12 to enable slow locking mode.  Set autodetect mode */
155         /* set the comb notch = 1 */
156         cx18_av_and_or4(cx, CXADEC_MODE_CTRL, 0xFFF7E7F0, 0x02040800);
157
158         /* Enable wtw_en in CRUSH_CTRL (Set bit 22) */
159         /* Enable maj_sel in CRUSH_CTRL (Set bit 20) */
160         cx18_av_and_or4(cx, CXADEC_CRUSH_CTRL, ~0, 0x00500000);
161
162         /* Set VGA_TRACK_RANGE to 0x20 */
163         cx18_av_and_or4(cx, CXADEC_DFE_CTRL2, 0xFFFF00FF, 0x00002000);
164
165         /*
166          * Initial VBI setup
167          * VIP-1.1, 10 bit mode, enable Raw, disable sliced,
168          * don't clamp raw samples when codes are in use, 1 byte user D-words,
169          * IDID0 has line #, RP code V bit transition on VBLANK, data during
170          * blanking intervals
171          */
172         cx18_av_write4(cx, CXADEC_OUT_CTRL1, 0x4013252e);
173
174         /* Set the video input.
175            The setting in MODE_CTRL gets lost when we do the above setup */
176         /* EncSetSignalStd(dwDevNum, pEnc->dwSigStd); */
177         /* EncSetVideoInput(dwDevNum, pEnc->VidIndSelection); */
178
179         v = cx18_av_read4(cx, CXADEC_AFE_CTRL);
180         v &= 0xFFFBFFFF;            /* turn OFF bit 18 for droop_comp_ch1 */
181         v &= 0xFFFF7FFF;            /* turn OFF bit 9 for clamp_sel_ch1 */
182         v &= 0xFFFFFFFE;            /* turn OFF bit 0 for 12db_ch1 */
183         /* v |= 0x00000001;*/            /* turn ON bit 0 for 12db_ch1 */
184         cx18_av_write4(cx, CXADEC_AFE_CTRL, v);
185
186 /*      if(dwEnable && dw3DCombAvailable) { */
187 /*              CxDevWrReg(CXADEC_SRC_COMB_CFG, 0x7728021F); */
188 /*    } else { */
189 /*              CxDevWrReg(CXADEC_SRC_COMB_CFG, 0x6628021F); */
190 /*    } */
191         cx18_av_write4(cx, CXADEC_SRC_COMB_CFG, 0x6628021F);
192         state->default_volume = 228 - cx18_av_read(cx, 0x8d4);
193         state->default_volume = ((state->default_volume / 2) + 23) << 9;
194 }
195
196 static int cx18_av_reset(struct v4l2_subdev *sd, u32 val)
197 {
198         struct cx18 *cx = v4l2_get_subdevdata(sd);
199
200         cx18_av_initialize(cx);
201         return 0;
202 }
203
204 static int cx18_av_init(struct v4l2_subdev *sd, u32 val)
205 {
206         struct cx18_av_state *state = to_cx18_av_state(sd);
207         struct cx18 *cx = v4l2_get_subdevdata(sd);
208
209         switch (val) {
210         case CX18_AV_INIT_PLLS:
211                 /*
212                  * The crystal freq used in calculations in this driver will be
213                  * 28.636360 MHz.
214                  * Aim to run the PLLs' VCOs near 400 MHz to minimze errors.
215                  */
216
217                 /*
218                  * VDCLK  Integer = 0x0f, Post Divider = 0x04
219                  * AIMCLK Integer = 0x0e, Post Divider = 0x16
220                  */
221                 cx18_av_write4(cx, CXADEC_PLL_CTRL1, 0x160e040f);
222
223                 /* VDCLK Fraction = 0x2be2fe */
224                 /* xtal * 0xf.15f17f0/4 = 108 MHz: 432 MHz before post divide */
225                 cx18_av_write4(cx, CXADEC_VID_PLL_FRAC, 0x002be2fe);
226
227                 /* AIMCLK Fraction = 0x05227ad */
228                 /* xtal * 0xe.2913d68/0x16 = 48000 * 384: 406 MHz pre post-div*/
229                 cx18_av_write4(cx, CXADEC_AUX_PLL_FRAC, 0x005227ad);
230
231                 /* SA_MCLK_SEL=1, SA_MCLK_DIV=0x16 */
232                 cx18_av_write(cx, CXADEC_I2S_MCLK, 0x56);
233                 break;
234
235         case CX18_AV_INIT_NORMAL:
236         default:
237                 if (!state->is_initialized) {
238                         /* initialize on first use */
239                         state->is_initialized = 1;
240                         cx18_av_initialize(cx);
241                 }
242                 break;
243         }
244         return 0;
245 }
246
247 void cx18_av_std_setup(struct cx18 *cx)
248 {
249         struct cx18_av_state *state = &cx->av_state;
250         struct v4l2_subdev *sd = &state->sd;
251         v4l2_std_id std = state->std;
252         int hblank, hactive, burst, vblank, vactive, sc;
253         int vblank656, src_decimation;
254         int luma_lpf, uv_lpf, comb;
255         u32 pll_int, pll_frac, pll_post;
256
257         /* datasheet startup, step 8d */
258         if (std & ~V4L2_STD_NTSC)
259                 cx18_av_write(cx, 0x49f, 0x11);
260         else
261                 cx18_av_write(cx, 0x49f, 0x14);
262
263         if (std & V4L2_STD_625_50) {
264                 /* FIXME - revisit these for Sliced VBI */
265                 hblank = 132;
266                 hactive = 720;
267                 burst = 93;
268                 vblank = 36;
269                 vactive = 580;
270                 vblank656 = 40;
271                 src_decimation = 0x21f;
272
273                 luma_lpf = 2;
274                 if (std & V4L2_STD_PAL) {
275                         uv_lpf = 1;
276                         comb = 0x20;
277                         sc = 688739;
278                 } else if (std == V4L2_STD_PAL_Nc) {
279                         uv_lpf = 1;
280                         comb = 0x20;
281                         sc = 556453;
282                 } else { /* SECAM */
283                         uv_lpf = 0;
284                         comb = 0;
285                         sc = 672351;
286                 }
287         } else {
288                 /*
289                  * The following relationships of half line counts should hold:
290                  * 525 = vsync + vactive + vblank656
291                  * 12 = vblank656 - vblank
292                  *
293                  * vsync:     always 6 half-lines of vsync pulses
294                  * vactive:   half lines of active video
295                  * vblank656: half lines, after line 3/mid-266, of blanked video
296                  * vblank:    half lines, after line 9/272, of blanked video
297                  *
298                  * As far as I can tell:
299                  * vblank656 starts counting from the falling edge of the first
300                  *      vsync pulse (start of line 4 or mid-266)
301                  * vblank starts counting from the after the 6 vsync pulses and
302                  *      6 or 5 equalization pulses (start of line 10 or 272)
303                  *
304                  * For 525 line systems the driver will extract VBI information
305                  * from lines 10-21 and lines 273-284.
306                  */
307                 vblank656 = 38; /* lines  4 -  22  &  266 - 284 */
308                 vblank = 26;    /* lines 10 -  22  &  272 - 284 */
309                 vactive = 481;  /* lines 23 - 263  &  285 - 525 */
310
311                 /*
312                  * For a 13.5 Mpps clock and 15,734.26 Hz line rate, a line is
313                  * is 858 pixels = 720 active + 138 blanking.  The Hsync leading
314                  * edge should happen 1.2 us * 13.5 Mpps ~= 16 pixels after the
315                  * end of active video, leaving 122 pixels of hblank to ignore
316                  * before active video starts.
317                  */
318                 hactive = 720;
319                 hblank = 122;
320                 luma_lpf = 1;
321                 uv_lpf = 1;
322
323                 src_decimation = 0x21f;
324                 if (std == V4L2_STD_PAL_60) {
325                         burst = 0x5b;
326                         luma_lpf = 2;
327                         comb = 0x20;
328                         sc = 688739;
329                 } else if (std == V4L2_STD_PAL_M) {
330                         burst = 0x61;
331                         comb = 0x20;
332                         sc = 555452;
333                 } else {
334                         burst = 0x5b;
335                         comb = 0x66;
336                         sc = 556063;
337                 }
338         }
339
340         /* DEBUG: Displays configured PLL frequency */
341         pll_int = cx18_av_read(cx, 0x108);
342         pll_frac = cx18_av_read4(cx, 0x10c) & 0x1ffffff;
343         pll_post = cx18_av_read(cx, 0x109);
344         CX18_DEBUG_INFO_DEV(sd, "PLL regs = int: %u, frac: %u, post: %u\n",
345                             pll_int, pll_frac, pll_post);
346
347         if (pll_post) {
348                 int fin, fsc, pll;
349
350                 pll = (28636360L * ((((u64)pll_int) << 25) + pll_frac)) >> 25;
351                 pll /= pll_post;
352                 CX18_DEBUG_INFO_DEV(sd, "PLL = %d.%06d MHz\n",
353                                     pll / 1000000, pll % 1000000);
354                 CX18_DEBUG_INFO_DEV(sd, "PLL/8 = %d.%06d MHz\n",
355                                     pll / 8000000, (pll / 8) % 1000000);
356
357                 fin = ((u64)src_decimation * pll) >> 12;
358                 CX18_DEBUG_INFO_DEV(sd, "ADC Sampling freq = %d.%06d MHz\n",
359                                     fin / 1000000, fin % 1000000);
360
361                 fsc = (((u64)sc) * pll) >> 24L;
362                 CX18_DEBUG_INFO_DEV(sd,
363                                     "Chroma sub-carrier freq = %d.%06d MHz\n",
364                                     fsc / 1000000, fsc % 1000000);
365
366                 CX18_DEBUG_INFO_DEV(sd, "hblank %i, hactive %i, vblank %i, "
367                                     "vactive %i, vblank656 %i, src_dec %i, "
368                                     "burst 0x%02x, luma_lpf %i, uv_lpf %i, "
369                                     "comb 0x%02x, sc 0x%06x\n",
370                                     hblank, hactive, vblank, vactive, vblank656,
371                                     src_decimation, burst, luma_lpf, uv_lpf,
372                                     comb, sc);
373         }
374
375         /* Sets horizontal blanking delay and active lines */
376         cx18_av_write(cx, 0x470, hblank);
377         cx18_av_write(cx, 0x471, 0xff & (((hblank >> 8) & 0x3) |
378                                                 (hactive << 4)));
379         cx18_av_write(cx, 0x472, hactive >> 4);
380
381         /* Sets burst gate delay */
382         cx18_av_write(cx, 0x473, burst);
383
384         /* Sets vertical blanking delay and active duration */
385         cx18_av_write(cx, 0x474, vblank);
386         cx18_av_write(cx, 0x475, 0xff & (((vblank >> 8) & 0x3) |
387                                                 (vactive << 4)));
388         cx18_av_write(cx, 0x476, vactive >> 4);
389         cx18_av_write(cx, 0x477, vblank656);
390
391         /* Sets src decimation rate */
392         cx18_av_write(cx, 0x478, 0xff & src_decimation);
393         cx18_av_write(cx, 0x479, 0xff & (src_decimation >> 8));
394
395         /* Sets Luma and UV Low pass filters */
396         cx18_av_write(cx, 0x47a, luma_lpf << 6 | ((uv_lpf << 4) & 0x30));
397
398         /* Enables comb filters */
399         cx18_av_write(cx, 0x47b, comb);
400
401         /* Sets SC Step*/
402         cx18_av_write(cx, 0x47c, sc);
403         cx18_av_write(cx, 0x47d, 0xff & sc >> 8);
404         cx18_av_write(cx, 0x47e, 0xff & sc >> 16);
405
406         if (std & V4L2_STD_625_50) {
407                 state->slicer_line_delay = 1;
408                 state->slicer_line_offset = (6 + state->slicer_line_delay - 2);
409         } else {
410                 state->slicer_line_delay = 0;
411                 state->slicer_line_offset = (10 + state->slicer_line_delay - 2);
412         }
413         cx18_av_write(cx, 0x47f, state->slicer_line_delay);
414 }
415
416 static void input_change(struct cx18 *cx)
417 {
418         struct cx18_av_state *state = &cx->av_state;
419         v4l2_std_id std = state->std;
420         u8 v;
421
422         /* Follow step 8c and 8d of section 3.16 in the cx18_av datasheet */
423         cx18_av_write(cx, 0x49f, (std & V4L2_STD_NTSC) ? 0x14 : 0x11);
424         cx18_av_and_or(cx, 0x401, ~0x60, 0);
425         cx18_av_and_or(cx, 0x401, ~0x60, 0x60);
426
427         if (std & V4L2_STD_525_60) {
428                 if (std == V4L2_STD_NTSC_M_JP) {
429                         /* Japan uses EIAJ audio standard */
430                         cx18_av_write_expect(cx, 0x808, 0xf7, 0xf7, 0xff);
431                         cx18_av_write_expect(cx, 0x80b, 0x02, 0x02, 0x3f);
432                 } else if (std == V4L2_STD_NTSC_M_KR) {
433                         /* South Korea uses A2 audio standard */
434                         cx18_av_write_expect(cx, 0x808, 0xf8, 0xf8, 0xff);
435                         cx18_av_write_expect(cx, 0x80b, 0x03, 0x03, 0x3f);
436                 } else {
437                         /* Others use the BTSC audio standard */
438                         cx18_av_write_expect(cx, 0x808, 0xf6, 0xf6, 0xff);
439                         cx18_av_write_expect(cx, 0x80b, 0x01, 0x01, 0x3f);
440                 }
441         } else if (std & V4L2_STD_PAL) {
442                 /* Follow tuner change procedure for PAL */
443                 cx18_av_write_expect(cx, 0x808, 0xff, 0xff, 0xff);
444                 cx18_av_write_expect(cx, 0x80b, 0x03, 0x03, 0x3f);
445         } else if (std & V4L2_STD_SECAM) {
446                 /* Select autodetect for SECAM */
447                 cx18_av_write_expect(cx, 0x808, 0xff, 0xff, 0xff);
448                 cx18_av_write_expect(cx, 0x80b, 0x03, 0x03, 0x3f);
449         }
450
451         v = cx18_av_read(cx, 0x803);
452         if (v & 0x10) {
453                 /* restart audio decoder microcontroller */
454                 v &= ~0x10;
455                 cx18_av_write_expect(cx, 0x803, v, v, 0x1f);
456                 v |= 0x10;
457                 cx18_av_write_expect(cx, 0x803, v, v, 0x1f);
458         }
459 }
460
461 static int cx18_av_s_frequency(struct v4l2_subdev *sd,
462                                struct v4l2_frequency *freq)
463 {
464         struct cx18 *cx = v4l2_get_subdevdata(sd);
465         input_change(cx);
466         return 0;
467 }
468
469 static int set_input(struct cx18 *cx, enum cx18_av_video_input vid_input,
470                                         enum cx18_av_audio_input aud_input)
471 {
472         struct cx18_av_state *state = &cx->av_state;
473         struct v4l2_subdev *sd = &state->sd;
474         u8 is_composite = (vid_input >= CX18_AV_COMPOSITE1 &&
475                            vid_input <= CX18_AV_COMPOSITE8);
476         u8 reg;
477         u8 v;
478
479         CX18_DEBUG_INFO_DEV(sd, "decoder set video input %d, audio input %d\n",
480                             vid_input, aud_input);
481
482         if (is_composite) {
483                 reg = 0xf0 + (vid_input - CX18_AV_COMPOSITE1);
484         } else {
485                 int luma = vid_input & 0xf0;
486                 int chroma = vid_input & 0xf00;
487
488                 if ((vid_input & ~0xff0) ||
489                     luma < CX18_AV_SVIDEO_LUMA1 ||
490                     luma > CX18_AV_SVIDEO_LUMA8 ||
491                     chroma < CX18_AV_SVIDEO_CHROMA4 ||
492                     chroma > CX18_AV_SVIDEO_CHROMA8) {
493                         CX18_ERR_DEV(sd, "0x%04x is not a valid video input!\n",
494                                      vid_input);
495                         return -EINVAL;
496                 }
497                 reg = 0xf0 + ((luma - CX18_AV_SVIDEO_LUMA1) >> 4);
498                 if (chroma >= CX18_AV_SVIDEO_CHROMA7) {
499                         reg &= 0x3f;
500                         reg |= (chroma - CX18_AV_SVIDEO_CHROMA7) >> 2;
501                 } else {
502                         reg &= 0xcf;
503                         reg |= (chroma - CX18_AV_SVIDEO_CHROMA4) >> 4;
504                 }
505         }
506
507         switch (aud_input) {
508         case CX18_AV_AUDIO_SERIAL1:
509         case CX18_AV_AUDIO_SERIAL2:
510                 /* do nothing, use serial audio input */
511                 break;
512         case CX18_AV_AUDIO4: reg &= ~0x30; break;
513         case CX18_AV_AUDIO5: reg &= ~0x30; reg |= 0x10; break;
514         case CX18_AV_AUDIO6: reg &= ~0x30; reg |= 0x20; break;
515         case CX18_AV_AUDIO7: reg &= ~0xc0; break;
516         case CX18_AV_AUDIO8: reg &= ~0xc0; reg |= 0x40; break;
517
518         default:
519                 CX18_ERR_DEV(sd, "0x%04x is not a valid audio input!\n",
520                              aud_input);
521                 return -EINVAL;
522         }
523
524         cx18_av_write_expect(cx, 0x103, reg, reg, 0xf7);
525         /* Set INPUT_MODE to Composite (0) or S-Video (1) */
526         cx18_av_and_or(cx, 0x401, ~0x6, is_composite ? 0 : 0x02);
527
528         /* Set CH_SEL_ADC2 to 1 if input comes from CH3 */
529         v = cx18_av_read(cx, 0x102);
530         if (reg & 0x80)
531                 v &= ~0x2;
532         else
533                 v |= 0x2;
534         /* Set DUAL_MODE_ADC2 to 1 if input comes from both CH2 and CH3 */
535         if ((reg & 0xc0) != 0xc0 && (reg & 0x30) != 0x30)
536                 v |= 0x4;
537         else
538                 v &= ~0x4;
539         cx18_av_write_expect(cx, 0x102, v, v, 0x17);
540
541         /*cx18_av_and_or4(cx, 0x104, ~0x001b4180, 0x00004180);*/
542
543         state->vid_input = vid_input;
544         state->aud_input = aud_input;
545         cx18_av_audio_set_path(cx);
546         input_change(cx);
547         return 0;
548 }
549
550 static int cx18_av_s_video_routing(struct v4l2_subdev *sd,
551                                    const struct v4l2_routing *route)
552 {
553         struct cx18_av_state *state = to_cx18_av_state(sd);
554         struct cx18 *cx = v4l2_get_subdevdata(sd);
555         return set_input(cx, route->input, state->aud_input);
556 }
557
558 static int cx18_av_s_audio_routing(struct v4l2_subdev *sd,
559                                    const struct v4l2_routing *route)
560 {
561         struct cx18_av_state *state = to_cx18_av_state(sd);
562         struct cx18 *cx = v4l2_get_subdevdata(sd);
563         return set_input(cx, state->vid_input, route->input);
564 }
565
566 static int cx18_av_g_tuner(struct v4l2_subdev *sd, struct v4l2_tuner *vt)
567 {
568         struct cx18_av_state *state = to_cx18_av_state(sd);
569         struct cx18 *cx = v4l2_get_subdevdata(sd);
570         u8 vpres;
571         u8 mode;
572         int val = 0;
573
574         if (state->radio)
575                 return 0;
576
577         vpres = cx18_av_read(cx, 0x40e) & 0x20;
578         vt->signal = vpres ? 0xffff : 0x0;
579
580         vt->capability |=
581                     V4L2_TUNER_CAP_STEREO | V4L2_TUNER_CAP_LANG1 |
582                     V4L2_TUNER_CAP_LANG2 | V4L2_TUNER_CAP_SAP;
583
584         mode = cx18_av_read(cx, 0x804);
585
586         /* get rxsubchans and audmode */
587         if ((mode & 0xf) == 1)
588                 val |= V4L2_TUNER_SUB_STEREO;
589         else
590                 val |= V4L2_TUNER_SUB_MONO;
591
592         if (mode == 2 || mode == 4)
593                 val = V4L2_TUNER_SUB_LANG1 | V4L2_TUNER_SUB_LANG2;
594
595         if (mode & 0x10)
596                 val |= V4L2_TUNER_SUB_SAP;
597
598         vt->rxsubchans = val;
599         vt->audmode = state->audmode;
600         return 0;
601 }
602
603 static int cx18_av_s_tuner(struct v4l2_subdev *sd, struct v4l2_tuner *vt)
604 {
605         struct cx18_av_state *state = to_cx18_av_state(sd);
606         struct cx18 *cx = v4l2_get_subdevdata(sd);
607         u8 v;
608
609         if (state->radio)
610                 return 0;
611
612         v = cx18_av_read(cx, 0x809);
613         v &= ~0xf;
614
615         switch (vt->audmode) {
616         case V4L2_TUNER_MODE_MONO:
617                 /* mono      -> mono
618                    stereo    -> mono
619                    bilingual -> lang1 */
620                 break;
621         case V4L2_TUNER_MODE_STEREO:
622         case V4L2_TUNER_MODE_LANG1:
623                 /* mono      -> mono
624                    stereo    -> stereo
625                    bilingual -> lang1 */
626                 v |= 0x4;
627                 break;
628         case V4L2_TUNER_MODE_LANG1_LANG2:
629                 /* mono      -> mono
630                    stereo    -> stereo
631                    bilingual -> lang1/lang2 */
632                 v |= 0x7;
633                 break;
634         case V4L2_TUNER_MODE_LANG2:
635                 /* mono      -> mono
636                    stereo    -> stereo
637                    bilingual -> lang2 */
638                 v |= 0x1;
639                 break;
640         default:
641                 return -EINVAL;
642         }
643         cx18_av_write_expect(cx, 0x809, v, v, 0xff);
644         state->audmode = vt->audmode;
645         return 0;
646 }
647
648 static int cx18_av_s_std(struct v4l2_subdev *sd, v4l2_std_id norm)
649 {
650         struct cx18_av_state *state = to_cx18_av_state(sd);
651         struct cx18 *cx = v4l2_get_subdevdata(sd);
652
653         u8 fmt = 0;     /* zero is autodetect */
654         u8 pal_m = 0;
655
656         if (state->radio == 0 && state->std == norm)
657                 return 0;
658
659         state->radio = 0;
660         state->std = norm;
661
662         /* First tests should be against specific std */
663         if (state->std == V4L2_STD_NTSC_M_JP) {
664                 fmt = 0x2;
665         } else if (state->std == V4L2_STD_NTSC_443) {
666                 fmt = 0x3;
667         } else if (state->std == V4L2_STD_PAL_M) {
668                 pal_m = 1;
669                 fmt = 0x5;
670         } else if (state->std == V4L2_STD_PAL_N) {
671                 fmt = 0x6;
672         } else if (state->std == V4L2_STD_PAL_Nc) {
673                 fmt = 0x7;
674         } else if (state->std == V4L2_STD_PAL_60) {
675                 fmt = 0x8;
676         } else {
677                 /* Then, test against generic ones */
678                 if (state->std & V4L2_STD_NTSC)
679                         fmt = 0x1;
680                 else if (state->std & V4L2_STD_PAL)
681                         fmt = 0x4;
682                 else if (state->std & V4L2_STD_SECAM)
683                         fmt = 0xc;
684         }
685
686         CX18_DEBUG_INFO_DEV(sd, "changing video std to fmt %i\n", fmt);
687
688         /* Follow step 9 of section 3.16 in the cx18_av datasheet.
689            Without this PAL may display a vertical ghosting effect.
690            This happens for example with the Yuan MPC622. */
691         if (fmt >= 4 && fmt < 8) {
692                 /* Set format to NTSC-M */
693                 cx18_av_and_or(cx, 0x400, ~0xf, 1);
694                 /* Turn off LCOMB */
695                 cx18_av_and_or(cx, 0x47b, ~6, 0);
696         }
697         cx18_av_and_or(cx, 0x400, ~0x2f, fmt | 0x20);
698         cx18_av_and_or(cx, 0x403, ~0x3, pal_m);
699         cx18_av_std_setup(cx);
700         input_change(cx);
701         return 0;
702 }
703
704 static int cx18_av_s_radio(struct v4l2_subdev *sd)
705 {
706         struct cx18_av_state *state = to_cx18_av_state(sd);
707         state->radio = 1;
708         return 0;
709 }
710
711 static int cx18_av_s_ctrl(struct v4l2_subdev *sd, struct v4l2_control *ctrl)
712 {
713         struct cx18 *cx = v4l2_get_subdevdata(sd);
714
715         switch (ctrl->id) {
716         case V4L2_CID_BRIGHTNESS:
717                 if (ctrl->value < 0 || ctrl->value > 255) {
718                         CX18_ERR_DEV(sd, "invalid brightness setting %d\n",
719                                      ctrl->value);
720                         return -ERANGE;
721                 }
722
723                 cx18_av_write(cx, 0x414, ctrl->value - 128);
724                 break;
725
726         case V4L2_CID_CONTRAST:
727                 if (ctrl->value < 0 || ctrl->value > 127) {
728                         CX18_ERR_DEV(sd, "invalid contrast setting %d\n",
729                                      ctrl->value);
730                         return -ERANGE;
731                 }
732
733                 cx18_av_write(cx, 0x415, ctrl->value << 1);
734                 break;
735
736         case V4L2_CID_SATURATION:
737                 if (ctrl->value < 0 || ctrl->value > 127) {
738                         CX18_ERR_DEV(sd, "invalid saturation setting %d\n",
739                                      ctrl->value);
740                         return -ERANGE;
741                 }
742
743                 cx18_av_write(cx, 0x420, ctrl->value << 1);
744                 cx18_av_write(cx, 0x421, ctrl->value << 1);
745                 break;
746
747         case V4L2_CID_HUE:
748                 if (ctrl->value < -128 || ctrl->value > 127) {
749                         CX18_ERR_DEV(sd, "invalid hue setting %d\n",
750                                      ctrl->value);
751                         return -ERANGE;
752                 }
753
754                 cx18_av_write(cx, 0x422, ctrl->value);
755                 break;
756
757         case V4L2_CID_AUDIO_VOLUME:
758         case V4L2_CID_AUDIO_BASS:
759         case V4L2_CID_AUDIO_TREBLE:
760         case V4L2_CID_AUDIO_BALANCE:
761         case V4L2_CID_AUDIO_MUTE:
762                 return cx18_av_audio_s_ctrl(cx, ctrl);
763
764         default:
765                 return -EINVAL;
766         }
767         return 0;
768 }
769
770 static int cx18_av_g_ctrl(struct v4l2_subdev *sd, struct v4l2_control *ctrl)
771 {
772         struct cx18 *cx = v4l2_get_subdevdata(sd);
773
774         switch (ctrl->id) {
775         case V4L2_CID_BRIGHTNESS:
776                 ctrl->value = (s8)cx18_av_read(cx, 0x414) + 128;
777                 break;
778         case V4L2_CID_CONTRAST:
779                 ctrl->value = cx18_av_read(cx, 0x415) >> 1;
780                 break;
781         case V4L2_CID_SATURATION:
782                 ctrl->value = cx18_av_read(cx, 0x420) >> 1;
783                 break;
784         case V4L2_CID_HUE:
785                 ctrl->value = (s8)cx18_av_read(cx, 0x422);
786                 break;
787         case V4L2_CID_AUDIO_VOLUME:
788         case V4L2_CID_AUDIO_BASS:
789         case V4L2_CID_AUDIO_TREBLE:
790         case V4L2_CID_AUDIO_BALANCE:
791         case V4L2_CID_AUDIO_MUTE:
792                 return cx18_av_audio_g_ctrl(cx, ctrl);
793         default:
794                 return -EINVAL;
795         }
796         return 0;
797 }
798
799 static int cx18_av_queryctrl(struct v4l2_subdev *sd, struct v4l2_queryctrl *qc)
800 {
801         struct cx18_av_state *state = to_cx18_av_state(sd);
802
803         switch (qc->id) {
804         case V4L2_CID_BRIGHTNESS:
805                 return v4l2_ctrl_query_fill(qc, 0, 255, 1, 128);
806         case V4L2_CID_CONTRAST:
807         case V4L2_CID_SATURATION:
808                 return v4l2_ctrl_query_fill(qc, 0, 127, 1, 64);
809         case V4L2_CID_HUE:
810                 return v4l2_ctrl_query_fill(qc, -128, 127, 1, 0);
811         default:
812                 break;
813         }
814
815         switch (qc->id) {
816         case V4L2_CID_AUDIO_VOLUME:
817                 return v4l2_ctrl_query_fill(qc, 0, 65535,
818                         65535 / 100, state->default_volume);
819         case V4L2_CID_AUDIO_MUTE:
820                 return v4l2_ctrl_query_fill(qc, 0, 1, 1, 0);
821         case V4L2_CID_AUDIO_BALANCE:
822         case V4L2_CID_AUDIO_BASS:
823         case V4L2_CID_AUDIO_TREBLE:
824                 return v4l2_ctrl_query_fill(qc, 0, 65535, 65535 / 100, 32768);
825         default:
826                 return -EINVAL;
827         }
828         return -EINVAL;
829 }
830
831 static int cx18_av_g_fmt(struct v4l2_subdev *sd, struct v4l2_format *fmt)
832 {
833         struct cx18 *cx = v4l2_get_subdevdata(sd);
834
835         return cx18_av_vbi_g_fmt(cx, fmt);
836 }
837
838 static int cx18_av_s_fmt(struct v4l2_subdev *sd, struct v4l2_format *fmt)
839 {
840         struct cx18_av_state *state = to_cx18_av_state(sd);
841         struct cx18 *cx = v4l2_get_subdevdata(sd);
842
843         struct v4l2_pix_format *pix;
844         int HSC, VSC, Vsrc, Hsrc, filter, Vlines;
845         int is_50Hz = !(state->std & V4L2_STD_525_60);
846
847         switch (fmt->type) {
848         case V4L2_BUF_TYPE_VIDEO_CAPTURE:
849                 pix = &(fmt->fmt.pix);
850
851                 Vsrc = (cx18_av_read(cx, 0x476) & 0x3f) << 4;
852                 Vsrc |= (cx18_av_read(cx, 0x475) & 0xf0) >> 4;
853
854                 Hsrc = (cx18_av_read(cx, 0x472) & 0x3f) << 4;
855                 Hsrc |= (cx18_av_read(cx, 0x471) & 0xf0) >> 4;
856
857                 /*
858                  * This adjustment reflects the excess of vactive, set in
859                  * cx18_av_std_setup(), above standard values:
860                  *
861                  * 480 + 1 for 60 Hz systems
862                  * 576 + 4 for 50 Hz systems
863                  */
864                 Vlines = pix->height + (is_50Hz ? 4 : 1);
865
866                 /*
867                  * Invalid height and width scaling requests are:
868                  * 1. width less than 1/16 of the source width
869                  * 2. width greater than the source width
870                  * 3. height less than 1/8 of the source height
871                  * 4. height greater than the source height
872                  */
873                 if ((pix->width * 16 < Hsrc) || (Hsrc < pix->width) ||
874                     (Vlines * 8 < Vsrc) || (Vsrc < Vlines)) {
875                         CX18_ERR_DEV(sd, "%dx%d is not a valid size!\n",
876                                      pix->width, pix->height);
877                         return -ERANGE;
878                 }
879
880                 HSC = (Hsrc * (1 << 20)) / pix->width - (1 << 20);
881                 VSC = (1 << 16) - (Vsrc * (1 << 9) / Vlines - (1 << 9));
882                 VSC &= 0x1fff;
883
884                 if (pix->width >= 385)
885                         filter = 0;
886                 else if (pix->width > 192)
887                         filter = 1;
888                 else if (pix->width > 96)
889                         filter = 2;
890                 else
891                         filter = 3;
892
893                 CX18_DEBUG_INFO_DEV(sd,
894                                     "decoder set size %dx%d -> scale  %ux%u\n",
895                                     pix->width, pix->height, HSC, VSC);
896
897                 /* HSCALE=HSC */
898                 cx18_av_write(cx, 0x418, HSC & 0xff);
899                 cx18_av_write(cx, 0x419, (HSC >> 8) & 0xff);
900                 cx18_av_write(cx, 0x41a, HSC >> 16);
901                 /* VSCALE=VSC */
902                 cx18_av_write(cx, 0x41c, VSC & 0xff);
903                 cx18_av_write(cx, 0x41d, VSC >> 8);
904                 /* VS_INTRLACE=1 VFILT=filter */
905                 cx18_av_write(cx, 0x41e, 0x8 | filter);
906                 break;
907
908         case V4L2_BUF_TYPE_SLICED_VBI_CAPTURE:
909                 return cx18_av_vbi_s_fmt(cx, fmt);
910
911         case V4L2_BUF_TYPE_VBI_CAPTURE:
912                 return cx18_av_vbi_s_fmt(cx, fmt);
913
914         default:
915                 return -EINVAL;
916         }
917         return 0;
918 }
919
920 static int cx18_av_s_stream(struct v4l2_subdev *sd, int enable)
921 {
922         struct cx18 *cx = v4l2_get_subdevdata(sd);
923
924         CX18_DEBUG_INFO_DEV(sd, "%s output\n", enable ? "enable" : "disable");
925         if (enable) {
926                 cx18_av_write(cx, 0x115, 0x8c);
927                 cx18_av_write(cx, 0x116, 0x07);
928         } else {
929                 cx18_av_write(cx, 0x115, 0x00);
930                 cx18_av_write(cx, 0x116, 0x00);
931         }
932         return 0;
933 }
934
935 static void log_video_status(struct cx18 *cx)
936 {
937         static const char *const fmt_strs[] = {
938                 "0x0",
939                 "NTSC-M", "NTSC-J", "NTSC-4.43",
940                 "PAL-BDGHI", "PAL-M", "PAL-N", "PAL-Nc", "PAL-60",
941                 "0x9", "0xA", "0xB",
942                 "SECAM",
943                 "0xD", "0xE", "0xF"
944         };
945
946         struct cx18_av_state *state = &cx->av_state;
947         struct v4l2_subdev *sd = &state->sd;
948         u8 vidfmt_sel = cx18_av_read(cx, 0x400) & 0xf;
949         u8 gen_stat1 = cx18_av_read(cx, 0x40d);
950         u8 gen_stat2 = cx18_av_read(cx, 0x40e);
951         int vid_input = state->vid_input;
952
953         CX18_INFO_DEV(sd, "Video signal:              %spresent\n",
954                       (gen_stat2 & 0x20) ? "" : "not ");
955         CX18_INFO_DEV(sd, "Detected format:           %s\n",
956                       fmt_strs[gen_stat1 & 0xf]);
957
958         CX18_INFO_DEV(sd, "Specified standard:        %s\n",
959                       vidfmt_sel ? fmt_strs[vidfmt_sel]
960                                  : "automatic detection");
961
962         if (vid_input >= CX18_AV_COMPOSITE1 &&
963             vid_input <= CX18_AV_COMPOSITE8) {
964                 CX18_INFO_DEV(sd, "Specified video input:     Composite %d\n",
965                               vid_input - CX18_AV_COMPOSITE1 + 1);
966         } else {
967                 CX18_INFO_DEV(sd, "Specified video input:     "
968                               "S-Video (Luma In%d, Chroma In%d)\n",
969                               (vid_input & 0xf0) >> 4,
970                               (vid_input & 0xf00) >> 8);
971         }
972
973         CX18_INFO_DEV(sd, "Specified audioclock freq: %d Hz\n",
974                       state->audclk_freq);
975 }
976
977 static void log_audio_status(struct cx18 *cx)
978 {
979         struct cx18_av_state *state = &cx->av_state;
980         struct v4l2_subdev *sd = &state->sd;
981         u8 download_ctl = cx18_av_read(cx, 0x803);
982         u8 mod_det_stat0 = cx18_av_read(cx, 0x804);
983         u8 mod_det_stat1 = cx18_av_read(cx, 0x805);
984         u8 audio_config = cx18_av_read(cx, 0x808);
985         u8 pref_mode = cx18_av_read(cx, 0x809);
986         u8 afc0 = cx18_av_read(cx, 0x80b);
987         u8 mute_ctl = cx18_av_read(cx, 0x8d3);
988         int aud_input = state->aud_input;
989         char *p;
990
991         switch (mod_det_stat0) {
992         case 0x00: p = "mono"; break;
993         case 0x01: p = "stereo"; break;
994         case 0x02: p = "dual"; break;
995         case 0x04: p = "tri"; break;
996         case 0x10: p = "mono with SAP"; break;
997         case 0x11: p = "stereo with SAP"; break;
998         case 0x12: p = "dual with SAP"; break;
999         case 0x14: p = "tri with SAP"; break;
1000         case 0xfe: p = "forced mode"; break;
1001         default: p = "not defined"; break;
1002         }
1003         CX18_INFO_DEV(sd, "Detected audio mode:       %s\n", p);
1004
1005         switch (mod_det_stat1) {
1006         case 0x00: p = "not defined"; break;
1007         case 0x01: p = "EIAJ"; break;
1008         case 0x02: p = "A2-M"; break;
1009         case 0x03: p = "A2-BG"; break;
1010         case 0x04: p = "A2-DK1"; break;
1011         case 0x05: p = "A2-DK2"; break;
1012         case 0x06: p = "A2-DK3"; break;
1013         case 0x07: p = "A1 (6.0 MHz FM Mono)"; break;
1014         case 0x08: p = "AM-L"; break;
1015         case 0x09: p = "NICAM-BG"; break;
1016         case 0x0a: p = "NICAM-DK"; break;
1017         case 0x0b: p = "NICAM-I"; break;
1018         case 0x0c: p = "NICAM-L"; break;
1019         case 0x0d: p = "BTSC/EIAJ/A2-M Mono (4.5 MHz FMMono)"; break;
1020         case 0x0e: p = "IF FM Radio"; break;
1021         case 0x0f: p = "BTSC"; break;
1022         case 0x10: p = "detected chrominance"; break;
1023         case 0xfd: p = "unknown audio standard"; break;
1024         case 0xfe: p = "forced audio standard"; break;
1025         case 0xff: p = "no detected audio standard"; break;
1026         default: p = "not defined"; break;
1027         }
1028         CX18_INFO_DEV(sd, "Detected audio standard:   %s\n", p);
1029         CX18_INFO_DEV(sd, "Audio muted:               %s\n",
1030                       (mute_ctl & 0x2) ? "yes" : "no");
1031         CX18_INFO_DEV(sd, "Audio microcontroller:     %s\n",
1032                       (download_ctl & 0x10) ? "running" : "stopped");
1033
1034         switch (audio_config >> 4) {
1035         case 0x00: p = "undefined"; break;
1036         case 0x01: p = "BTSC"; break;
1037         case 0x02: p = "EIAJ"; break;
1038         case 0x03: p = "A2-M"; break;
1039         case 0x04: p = "A2-BG"; break;
1040         case 0x05: p = "A2-DK1"; break;
1041         case 0x06: p = "A2-DK2"; break;
1042         case 0x07: p = "A2-DK3"; break;
1043         case 0x08: p = "A1 (6.0 MHz FM Mono)"; break;
1044         case 0x09: p = "AM-L"; break;
1045         case 0x0a: p = "NICAM-BG"; break;
1046         case 0x0b: p = "NICAM-DK"; break;
1047         case 0x0c: p = "NICAM-I"; break;
1048         case 0x0d: p = "NICAM-L"; break;
1049         case 0x0e: p = "FM radio"; break;
1050         case 0x0f: p = "automatic detection"; break;
1051         default: p = "undefined"; break;
1052         }
1053         CX18_INFO_DEV(sd, "Configured audio standard: %s\n", p);
1054
1055         if ((audio_config >> 4) < 0xF) {
1056                 switch (audio_config & 0xF) {
1057                 case 0x00: p = "MONO1 (LANGUAGE A/Mono L+R channel for BTSC, EIAJ, A2)"; break;
1058                 case 0x01: p = "MONO2 (LANGUAGE B)"; break;
1059                 case 0x02: p = "MONO3 (STEREO forced MONO)"; break;
1060                 case 0x03: p = "MONO4 (NICAM ANALOG-Language C/Analog Fallback)"; break;
1061                 case 0x04: p = "STEREO"; break;
1062                 case 0x05: p = "DUAL1 (AC)"; break;
1063                 case 0x06: p = "DUAL2 (BC)"; break;
1064                 case 0x07: p = "DUAL3 (AB)"; break;
1065                 default: p = "undefined";
1066                 }
1067                 CX18_INFO_DEV(sd, "Configured audio mode:     %s\n", p);
1068         } else {
1069                 switch (audio_config & 0xF) {
1070                 case 0x00: p = "BG"; break;
1071                 case 0x01: p = "DK1"; break;
1072                 case 0x02: p = "DK2"; break;
1073                 case 0x03: p = "DK3"; break;
1074                 case 0x04: p = "I"; break;
1075                 case 0x05: p = "L"; break;
1076                 case 0x06: p = "BTSC"; break;
1077                 case 0x07: p = "EIAJ"; break;
1078                 case 0x08: p = "A2-M"; break;
1079                 case 0x09: p = "FM Radio (4.5 MHz)"; break;
1080                 case 0x0a: p = "FM Radio (5.5 MHz)"; break;
1081                 case 0x0b: p = "S-Video"; break;
1082                 case 0x0f: p = "automatic standard and mode detection"; break;
1083                 default: p = "undefined"; break;
1084                 }
1085                 CX18_INFO_DEV(sd, "Configured audio system:   %s\n", p);
1086         }
1087
1088         if (aud_input)
1089                 CX18_INFO_DEV(sd, "Specified audio input:     Tuner (In%d)\n",
1090                               aud_input);
1091         else
1092                 CX18_INFO_DEV(sd, "Specified audio input:     External\n");
1093
1094         switch (pref_mode & 0xf) {
1095         case 0: p = "mono/language A"; break;
1096         case 1: p = "language B"; break;
1097         case 2: p = "language C"; break;
1098         case 3: p = "analog fallback"; break;
1099         case 4: p = "stereo"; break;
1100         case 5: p = "language AC"; break;
1101         case 6: p = "language BC"; break;
1102         case 7: p = "language AB"; break;
1103         default: p = "undefined"; break;
1104         }
1105         CX18_INFO_DEV(sd, "Preferred audio mode:      %s\n", p);
1106
1107         if ((audio_config & 0xf) == 0xf) {
1108                 switch ((afc0 >> 3) & 0x1) {
1109                 case 0: p = "system DK"; break;
1110                 case 1: p = "system L"; break;
1111                 }
1112                 CX18_INFO_DEV(sd, "Selected 65 MHz format:    %s\n", p);
1113
1114                 switch (afc0 & 0x7) {
1115                 case 0: p = "Chroma"; break;
1116                 case 1: p = "BTSC"; break;
1117                 case 2: p = "EIAJ"; break;
1118                 case 3: p = "A2-M"; break;
1119                 case 4: p = "autodetect"; break;
1120                 default: p = "undefined"; break;
1121                 }
1122                 CX18_INFO_DEV(sd, "Selected 45 MHz format:    %s\n", p);
1123         }
1124 }
1125
1126 static int cx18_av_log_status(struct v4l2_subdev *sd)
1127 {
1128         struct cx18 *cx = v4l2_get_subdevdata(sd);
1129         log_video_status(cx);
1130         log_audio_status(cx);
1131         return 0;
1132 }
1133
1134 static inline int cx18_av_dbg_match(const struct v4l2_dbg_match *match)
1135 {
1136         return match->type == V4L2_CHIP_MATCH_HOST && match->addr == 1;
1137 }
1138
1139 static int cx18_av_g_chip_ident(struct v4l2_subdev *sd,
1140                                 struct v4l2_dbg_chip_ident *chip)
1141 {
1142         struct cx18_av_state *state = to_cx18_av_state(sd);
1143
1144         if (cx18_av_dbg_match(&chip->match)) {
1145                 chip->ident = state->id;
1146                 chip->revision = state->rev;
1147         }
1148         return 0;
1149 }
1150
1151 #ifdef CONFIG_VIDEO_ADV_DEBUG
1152 static int cx18_av_g_register(struct v4l2_subdev *sd,
1153                               struct v4l2_dbg_register *reg)
1154 {
1155         struct cx18 *cx = v4l2_get_subdevdata(sd);
1156
1157         if (!cx18_av_dbg_match(&reg->match))
1158                 return -EINVAL;
1159         if ((reg->reg & 0x3) != 0)
1160                 return -EINVAL;
1161         if (!capable(CAP_SYS_ADMIN))
1162                 return -EPERM;
1163         reg->size = 4;
1164         reg->val = cx18_av_read4(cx, reg->reg & 0x00000ffc);
1165         return 0;
1166 }
1167
1168 static int cx18_av_s_register(struct v4l2_subdev *sd,
1169                               struct v4l2_dbg_register *reg)
1170 {
1171         struct cx18 *cx = v4l2_get_subdevdata(sd);
1172
1173         if (!cx18_av_dbg_match(&reg->match))
1174                 return -EINVAL;
1175         if ((reg->reg & 0x3) != 0)
1176                 return -EINVAL;
1177         if (!capable(CAP_SYS_ADMIN))
1178                 return -EPERM;
1179         cx18_av_write4(cx, reg->reg & 0x00000ffc, reg->val);
1180         return 0;
1181 }
1182 #endif
1183
1184 static const struct v4l2_subdev_core_ops cx18_av_general_ops = {
1185         .g_chip_ident = cx18_av_g_chip_ident,
1186         .log_status = cx18_av_log_status,
1187         .init = cx18_av_init,
1188         .reset = cx18_av_reset,
1189         .queryctrl = cx18_av_queryctrl,
1190         .g_ctrl = cx18_av_g_ctrl,
1191         .s_ctrl = cx18_av_s_ctrl,
1192 #ifdef CONFIG_VIDEO_ADV_DEBUG
1193         .g_register = cx18_av_g_register,
1194         .s_register = cx18_av_s_register,
1195 #endif
1196 };
1197
1198 static const struct v4l2_subdev_tuner_ops cx18_av_tuner_ops = {
1199         .s_radio = cx18_av_s_radio,
1200         .s_frequency = cx18_av_s_frequency,
1201         .g_tuner = cx18_av_g_tuner,
1202         .s_tuner = cx18_av_s_tuner,
1203         .s_std = cx18_av_s_std,
1204 };
1205
1206 static const struct v4l2_subdev_audio_ops cx18_av_audio_ops = {
1207         .s_clock_freq = cx18_av_s_clock_freq,
1208         .s_routing = cx18_av_s_audio_routing,
1209 };
1210
1211 static const struct v4l2_subdev_video_ops cx18_av_video_ops = {
1212         .s_routing = cx18_av_s_video_routing,
1213         .decode_vbi_line = cx18_av_decode_vbi_line,
1214         .s_stream = cx18_av_s_stream,
1215         .g_fmt = cx18_av_g_fmt,
1216         .s_fmt = cx18_av_s_fmt,
1217 };
1218
1219 static const struct v4l2_subdev_ops cx18_av_ops = {
1220         .core = &cx18_av_general_ops,
1221         .tuner = &cx18_av_tuner_ops,
1222         .audio = &cx18_av_audio_ops,
1223         .video = &cx18_av_video_ops,
1224 };
1225
1226 int cx18_av_probe(struct cx18 *cx)
1227 {
1228         struct cx18_av_state *state = &cx->av_state;
1229         struct v4l2_subdev *sd;
1230
1231         state->rev = cx18_av_read4(cx, CXADEC_CHIP_CTRL) & 0xffff;
1232         state->id = ((state->rev >> 4) == CXADEC_CHIP_TYPE_MAKO)
1233                     ? V4L2_IDENT_CX23418_843 : V4L2_IDENT_UNKNOWN;
1234
1235         state->vid_input = CX18_AV_COMPOSITE7;
1236         state->aud_input = CX18_AV_AUDIO8;
1237         state->audclk_freq = 48000;
1238         state->audmode = V4L2_TUNER_MODE_LANG1;
1239         state->slicer_line_delay = 0;
1240         state->slicer_line_offset = (10 + state->slicer_line_delay - 2);
1241
1242         sd = &state->sd;
1243         v4l2_subdev_init(sd, &cx18_av_ops);
1244         v4l2_set_subdevdata(sd, cx);
1245         snprintf(sd->name, sizeof(sd->name),
1246                  "%s %03x", cx->v4l2_dev.name, (state->rev >> 4));
1247         sd->grp_id = CX18_HW_418_AV;
1248         return v4l2_device_register_subdev(&cx->v4l2_dev, sd);
1249 }