Merge branch 'misc' of master.kernel.org:/pub/scm/linux/kernel/git/galak/powerpc...
[linux-2.6] / include / asm-arm / arch-s3c2410 / regs-gpio.h
1 /* linux/include/asm/hardware/s3c2410/regs-gpio.h
2  *
3  * Copyright (c) 2003,2004 Simtec Electronics <linux@simtec.co.uk>
4  *                         http://www.simtec.co.uk/products/SWLINUX/
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License version 2 as
8  * published by the Free Software Foundation.
9  *
10  * S3C2410 GPIO register definitions
11  *
12  *  Changelog:
13  *    19-06-2003     BJD     Created file
14  *    23-06-2003     BJD     Updated GSTATUS registers
15  *    12-03-2004     BJD     Updated include protection
16  *    20-07-2004     BJD     Added GPIO pin numbers, added Port A definitions
17  *    04-10-2004     BJD     Fixed number of bugs, added EXT IRQ filter defs
18  *    17-10-2004     BJD     Added GSTATUS1 register definitions
19  *    18-11-2004     BJD     Fixed definitions of GPE3, GPE4, GPE5 and GPE6
20  *    18-11-2004     BJD     Added S3C2440 AC97 controls
21  *    10-Mar-2005    LCVR    Changed S3C2410_VA to S3C24XX_VA
22  *    28-Mar-2005    LCVR    Fixed definition of GPB10
23  *    26-Oct-2005    BJD     Added generic configuration types
24  *    27-Nov-2005    LCVR    Added definitions to S3C2400 registers
25  *    15-Jan-2006    LCVR    Written S3C24XX_GPIO_BASE() macro
26 */
27
28
29 #ifndef __ASM_ARCH_REGS_GPIO_H
30 #define __ASM_ARCH_REGS_GPIO_H "$Id: gpio.h,v 1.5 2003/05/19 12:51:08 ben Exp $"
31
32 #define S3C2410_GPIONO(bank,offset) ((bank) + (offset))
33
34 #define S3C2410_GPIO_BANKA   (32*0)
35 #define S3C2410_GPIO_BANKB   (32*1)
36 #define S3C2410_GPIO_BANKC   (32*2)
37 #define S3C2410_GPIO_BANKD   (32*3)
38 #define S3C2410_GPIO_BANKE   (32*4)
39 #define S3C2410_GPIO_BANKF   (32*5)
40 #define S3C2410_GPIO_BANKG   (32*6)
41 #define S3C2410_GPIO_BANKH   (32*7)
42
43 #ifdef CONFIG_CPU_S3C2400
44 #define S3C24XX_GPIO_BASE(x)  S3C2400_GPIO_BASE(x)
45 #define S3C24XX_MISCCR        S3C2400_MISCCR
46 #else
47 #define S3C24XX_GPIO_BASE(x)  S3C2410_GPIO_BASE(x)
48 #define S3C24XX_MISCCR        S3C2410_MISCCR
49 #endif /* CONFIG_CPU_S3C2400 */
50
51
52 /* S3C2400 doesn't have a 1:1 mapping to S3C2410 gpio base pins */
53
54 #define S3C2400_BANKNUM(pin)     (((pin) & ~31) / 32)
55 #define S3C2400_BASEA2B(pin)     ((((pin) & ~31) >> 2))
56 #define S3C2400_BASEC2H(pin)     ((S3C2400_BANKNUM(pin) * 10) + \
57                                  (2 * (S3C2400_BANKNUM(pin)-2)))
58
59 #define S3C2400_GPIO_BASE(pin)   (pin < S3C2410_GPIO_BANKC ? \
60                                  S3C2400_BASEA2B(pin)+S3C24XX_VA_GPIO : \
61                                  S3C2400_BASEC2H(pin)+S3C24XX_VA_GPIO)
62
63
64 #define S3C2410_GPIO_BASE(pin)   ((((pin) & ~31) >> 1) + S3C24XX_VA_GPIO)
65 #define S3C2410_GPIO_OFFSET(pin) ((pin) & 31)
66
67 /* general configuration options */
68
69 #define S3C2410_GPIO_LEAVE   (0xFFFFFFFF)
70 #define S3C2410_GPIO_INPUT   (0xFFFFFFF0)
71 #define S3C2410_GPIO_OUTPUT  (0xFFFFFFF1)
72 #define S3C2410_GPIO_IRQ     (0xFFFFFFF2)       /* not available for all */
73 #define S3C2410_GPIO_SFN2    (0xFFFFFFF2)       /* not available on A */
74 #define S3C2410_GPIO_SFN3    (0xFFFFFFF3)       /* not available on A */
75
76 /* configure GPIO ports A..G */
77
78 #define S3C2410_GPIOREG(x) ((x) + S3C24XX_VA_GPIO)
79
80 /* port A - S3C2410: 22bits, zero in bit X makes pin X output
81  *          S3C2400: 18bits, zero in bit X makes pin X output
82  * 1 makes port special function, this is default
83 */
84 #define S3C2410_GPACON     S3C2410_GPIOREG(0x00)
85 #define S3C2410_GPADAT     S3C2410_GPIOREG(0x04)
86
87 #define S3C2400_GPACON     S3C2410_GPIOREG(0x00)
88 #define S3C2400_GPADAT     S3C2410_GPIOREG(0x04)
89
90 #define S3C2410_GPA0         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 0)
91 #define S3C2410_GPA0_OUT     (0<<0)
92 #define S3C2410_GPA0_ADDR0   (1<<0)
93
94 #define S3C2410_GPA1         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 1)
95 #define S3C2410_GPA1_OUT     (0<<1)
96 #define S3C2410_GPA1_ADDR16  (1<<1)
97
98 #define S3C2410_GPA2         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 2)
99 #define S3C2410_GPA2_OUT     (0<<2)
100 #define S3C2410_GPA2_ADDR17  (1<<2)
101
102 #define S3C2410_GPA3         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 3)
103 #define S3C2410_GPA3_OUT     (0<<3)
104 #define S3C2410_GPA3_ADDR18  (1<<3)
105
106 #define S3C2410_GPA4         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 4)
107 #define S3C2410_GPA4_OUT     (0<<4)
108 #define S3C2410_GPA4_ADDR19  (1<<4)
109
110 #define S3C2410_GPA5         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 5)
111 #define S3C2410_GPA5_OUT     (0<<5)
112 #define S3C2410_GPA5_ADDR20  (1<<5)
113
114 #define S3C2410_GPA6         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 6)
115 #define S3C2410_GPA6_OUT     (0<<6)
116 #define S3C2410_GPA6_ADDR21  (1<<6)
117
118 #define S3C2410_GPA7         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 7)
119 #define S3C2410_GPA7_OUT     (0<<7)
120 #define S3C2410_GPA7_ADDR22  (1<<7)
121
122 #define S3C2410_GPA8         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 8)
123 #define S3C2410_GPA8_OUT     (0<<8)
124 #define S3C2410_GPA8_ADDR23  (1<<8)
125
126 #define S3C2410_GPA9         S3C2410_GPIONO(S3C2410_GPIO_BANKA, 9)
127 #define S3C2410_GPA9_OUT     (0<<9)
128 #define S3C2410_GPA9_ADDR24  (1<<9)
129
130 #define S3C2410_GPA10        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 10)
131 #define S3C2410_GPA10_OUT    (0<<10)
132 #define S3C2410_GPA10_ADDR25 (1<<10)
133 #define S3C2400_GPA10_SCKE   (1<<10)
134
135 #define S3C2410_GPA11        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 11)
136 #define S3C2410_GPA11_OUT    (0<<11)
137 #define S3C2410_GPA11_ADDR26 (1<<11)
138 #define S3C2400_GPA11_nCAS0  (1<<11)
139
140 #define S3C2410_GPA12        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 12)
141 #define S3C2410_GPA12_OUT    (0<<12)
142 #define S3C2410_GPA12_nGCS1  (1<<12)
143 #define S3C2400_GPA12_nCAS1  (1<<12)
144
145 #define S3C2410_GPA13        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 13)
146 #define S3C2410_GPA13_OUT    (0<<13)
147 #define S3C2410_GPA13_nGCS2  (1<<13)
148 #define S3C2400_GPA13_nGCS1  (1<<13)
149
150 #define S3C2410_GPA14        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 14)
151 #define S3C2410_GPA14_OUT    (0<<14)
152 #define S3C2410_GPA14_nGCS3  (1<<14)
153 #define S3C2400_GPA14_nGCS2  (1<<14)
154
155 #define S3C2410_GPA15        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 15)
156 #define S3C2410_GPA15_OUT    (0<<15)
157 #define S3C2410_GPA15_nGCS4  (1<<15)
158 #define S3C2400_GPA15_nGCS3  (1<<15)
159
160 #define S3C2410_GPA16        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 16)
161 #define S3C2410_GPA16_OUT    (0<<16)
162 #define S3C2410_GPA16_nGCS5  (1<<16)
163 #define S3C2400_GPA16_nGCS4  (1<<16)
164
165 #define S3C2410_GPA17        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 17)
166 #define S3C2410_GPA17_OUT    (0<<17)
167 #define S3C2410_GPA17_CLE    (1<<17)
168 #define S3C2400_GPA17_nGCS5  (1<<17)
169
170 #define S3C2410_GPA18        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 18)
171 #define S3C2410_GPA18_OUT    (0<<18)
172 #define S3C2410_GPA18_ALE    (1<<18)
173
174 #define S3C2410_GPA19        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 19)
175 #define S3C2410_GPA19_OUT    (0<<19)
176 #define S3C2410_GPA19_nFWE   (1<<19)
177
178 #define S3C2410_GPA20        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 20)
179 #define S3C2410_GPA20_OUT    (0<<20)
180 #define S3C2410_GPA20_nFRE   (1<<20)
181
182 #define S3C2410_GPA21        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 21)
183 #define S3C2410_GPA21_OUT    (0<<21)
184 #define S3C2410_GPA21_nRSTOUT (1<<21)
185
186 #define S3C2410_GPA22        S3C2410_GPIONO(S3C2410_GPIO_BANKA, 22)
187 #define S3C2410_GPA22_OUT    (0<<22)
188 #define S3C2410_GPA22_nFCE   (1<<22)
189
190 /* 0x08 and 0x0c are reserved on S3C2410 */
191
192 /* S3C2410:
193  * GPB is 10 IO pins, each configured by 2 bits each in GPBCON.
194  *   00 = input, 01 = output, 10=special function, 11=reserved
195
196  * S3C2400:
197  * GPB is 16 IO pins, each configured by 2 bits each in GPBCON.
198  *   00 = input, 01 = output, 10=data, 11=special function
199
200  * bit 0,1 = pin 0, 2,3= pin 1...
201  *
202  * CPBUP = pull up resistor control, 1=disabled, 0=enabled
203 */
204
205 #define S3C2410_GPBCON     S3C2410_GPIOREG(0x10)
206 #define S3C2410_GPBDAT     S3C2410_GPIOREG(0x14)
207 #define S3C2410_GPBUP      S3C2410_GPIOREG(0x18)
208
209 #define S3C2400_GPBCON     S3C2410_GPIOREG(0x08)
210 #define S3C2400_GPBDAT     S3C2410_GPIOREG(0x0C)
211 #define S3C2400_GPBUP      S3C2410_GPIOREG(0x10)
212
213 /* no i/o pin in port b can have value 3! */
214
215 #define S3C2410_GPB0         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 0)
216 #define S3C2410_GPB0_INP     (0x00 << 0)
217 #define S3C2410_GPB0_OUTP    (0x01 << 0)
218 #define S3C2410_GPB0_TOUT0   (0x02 << 0)
219 #define S3C2400_GPB0_DATA16  (0x02 << 0)
220
221 #define S3C2410_GPB1         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 1)
222 #define S3C2410_GPB1_INP     (0x00 << 2)
223 #define S3C2410_GPB1_OUTP    (0x01 << 2)
224 #define S3C2410_GPB1_TOUT1   (0x02 << 2)
225 #define S3C2400_GPB1_DATA17  (0x02 << 2)
226
227 #define S3C2410_GPB2         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 2)
228 #define S3C2410_GPB2_INP     (0x00 << 4)
229 #define S3C2410_GPB2_OUTP    (0x01 << 4)
230 #define S3C2410_GPB2_TOUT2   (0x02 << 4)
231 #define S3C2400_GPB2_DATA18  (0x02 << 4)
232 #define S3C2400_GPB2_TCLK1   (0x03 << 4)
233
234 #define S3C2410_GPB3         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 3)
235 #define S3C2410_GPB3_INP     (0x00 << 6)
236 #define S3C2410_GPB3_OUTP    (0x01 << 6)
237 #define S3C2410_GPB3_TOUT3   (0x02 << 6)
238 #define S3C2400_GPB3_DATA19  (0x02 << 6)
239 #define S3C2400_GPB3_TXD1    (0x03 << 6)
240
241 #define S3C2410_GPB4         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 4)
242 #define S3C2410_GPB4_INP     (0x00 << 8)
243 #define S3C2410_GPB4_OUTP    (0x01 << 8)
244 #define S3C2410_GPB4_TCLK0   (0x02 << 8)
245 #define S3C2400_GPB4_DATA20  (0x02 << 8)
246 #define S3C2410_GPB4_MASK    (0x03 << 8)
247 #define S3C2400_GPB4_RXD1    (0x03 << 8)
248 #define S3C2400_GPB4_MASK    (0x03 << 8)
249
250 #define S3C2410_GPB5         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 5)
251 #define S3C2410_GPB5_INP     (0x00 << 10)
252 #define S3C2410_GPB5_OUTP    (0x01 << 10)
253 #define S3C2410_GPB5_nXBACK  (0x02 << 10)
254 #define S3C2400_GPB5_DATA21  (0x02 << 10)
255 #define S3C2400_GPB5_nCTS1   (0x03 << 10)
256
257 #define S3C2410_GPB6         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 6)
258 #define S3C2410_GPB6_INP     (0x00 << 12)
259 #define S3C2410_GPB6_OUTP    (0x01 << 12)
260 #define S3C2410_GPB6_nXBREQ  (0x02 << 12)
261 #define S3C2400_GPB6_DATA22  (0x02 << 12)
262 #define S3C2400_GPB6_nRTS1   (0x03 << 12)
263
264 #define S3C2410_GPB7         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 7)
265 #define S3C2410_GPB7_INP     (0x00 << 14)
266 #define S3C2410_GPB7_OUTP    (0x01 << 14)
267 #define S3C2410_GPB7_nXDACK1 (0x02 << 14)
268 #define S3C2400_GPB7_DATA23  (0x02 << 14)
269
270 #define S3C2410_GPB8         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 8)
271 #define S3C2410_GPB8_INP     (0x00 << 16)
272 #define S3C2410_GPB8_OUTP    (0x01 << 16)
273 #define S3C2410_GPB8_nXDREQ1 (0x02 << 16)
274 #define S3C2400_GPB8_DATA24  (0x02 << 16)
275
276 #define S3C2410_GPB9         S3C2410_GPIONO(S3C2410_GPIO_BANKB, 9)
277 #define S3C2410_GPB9_INP     (0x00 << 18)
278 #define S3C2410_GPB9_OUTP    (0x01 << 18)
279 #define S3C2410_GPB9_nXDACK0 (0x02 << 18)
280 #define S3C2400_GPB9_DATA25  (0x02 << 18)
281 #define S3C2400_GPB9_I2SSDI  (0x03 << 18)
282
283 #define S3C2410_GPB10        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 10)
284 #define S3C2410_GPB10_INP    (0x00 << 20)
285 #define S3C2410_GPB10_OUTP   (0x01 << 20)
286 #define S3C2410_GPB10_nXDRE0 (0x02 << 20)
287 #define S3C2400_GPB10_DATA26 (0x02 << 20)
288 #define S3C2400_GPB10_nSS    (0x03 << 20)
289
290 #define S3C2400_GPB11        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 11)
291 #define S3C2400_GPB11_INP    (0x00 << 22)
292 #define S3C2400_GPB11_OUTP   (0x01 << 22)
293 #define S3C2400_GPB11_DATA27 (0x02 << 22)
294
295 #define S3C2400_GPB12        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 12)
296 #define S3C2400_GPB12_INP    (0x00 << 24)
297 #define S3C2400_GPB12_OUTP   (0x01 << 24)
298 #define S3C2400_GPB12_DATA28 (0x02 << 24)
299
300 #define S3C2400_GPB13        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 13)
301 #define S3C2400_GPB13_INP    (0x00 << 26)
302 #define S3C2400_GPB13_OUTP   (0x01 << 26)
303 #define S3C2400_GPB13_DATA29 (0x02 << 26)
304
305 #define S3C2400_GPB14        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 14)
306 #define S3C2400_GPB14_INP    (0x00 << 28)
307 #define S3C2400_GPB14_OUTP   (0x01 << 28)
308 #define S3C2400_GPB14_DATA30 (0x02 << 28)
309
310 #define S3C2400_GPB15        S3C2410_GPIONO(S3C2410_GPIO_BANKB, 15)
311 #define S3C2400_GPB15_INP    (0x00 << 30)
312 #define S3C2400_GPB15_OUTP   (0x01 << 30)
313 #define S3C2400_GPB15_DATA31 (0x02 << 30)
314
315 #define S3C2410_GPB_PUPDIS(x)  (1<<(x))
316
317 /* Port C consits of 16 GPIO/Special function
318  *
319  * almost identical setup to port b, but the special functions are mostly
320  * to do with the video system's sync/etc.
321 */
322
323 #define S3C2410_GPCCON     S3C2410_GPIOREG(0x20)
324 #define S3C2410_GPCDAT     S3C2410_GPIOREG(0x24)
325 #define S3C2410_GPCUP      S3C2410_GPIOREG(0x28)
326
327 #define S3C2400_GPCCON     S3C2410_GPIOREG(0x14)
328 #define S3C2400_GPCDAT     S3C2410_GPIOREG(0x18)
329 #define S3C2400_GPCUP      S3C2410_GPIOREG(0x1C)
330
331 #define S3C2410_GPC0            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 0)
332 #define S3C2410_GPC0_INP        (0x00 << 0)
333 #define S3C2410_GPC0_OUTP       (0x01 << 0)
334 #define S3C2410_GPC0_LEND       (0x02 << 0)
335 #define S3C2400_GPC0_VD0        (0x02 << 0)
336
337 #define S3C2410_GPC1            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 1)
338 #define S3C2410_GPC1_INP        (0x00 << 2)
339 #define S3C2410_GPC1_OUTP       (0x01 << 2)
340 #define S3C2410_GPC1_VCLK       (0x02 << 2)
341 #define S3C2400_GPC1_VD1        (0x02 << 2)
342
343 #define S3C2410_GPC2            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 2)
344 #define S3C2410_GPC2_INP        (0x00 << 4)
345 #define S3C2410_GPC2_OUTP       (0x01 << 4)
346 #define S3C2410_GPC2_VLINE      (0x02 << 4)
347 #define S3C2400_GPC2_VD2        (0x02 << 4)
348
349 #define S3C2410_GPC3            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 3)
350 #define S3C2410_GPC3_INP        (0x00 << 6)
351 #define S3C2410_GPC3_OUTP       (0x01 << 6)
352 #define S3C2410_GPC3_VFRAME     (0x02 << 6)
353 #define S3C2400_GPC3_VD3        (0x02 << 6)
354
355 #define S3C2410_GPC4            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 4)
356 #define S3C2410_GPC4_INP        (0x00 << 8)
357 #define S3C2410_GPC4_OUTP       (0x01 << 8)
358 #define S3C2410_GPC4_VM         (0x02 << 8)
359 #define S3C2400_GPC4_VD4        (0x02 << 8)
360
361 #define S3C2410_GPC5            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 5)
362 #define S3C2410_GPC5_INP        (0x00 << 10)
363 #define S3C2410_GPC5_OUTP       (0x01 << 10)
364 #define S3C2410_GPC5_LCDVF0     (0x02 << 10)
365 #define S3C2400_GPC5_VD5        (0x02 << 10)
366
367 #define S3C2410_GPC6            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 6)
368 #define S3C2410_GPC6_INP        (0x00 << 12)
369 #define S3C2410_GPC6_OUTP       (0x01 << 12)
370 #define S3C2410_GPC6_LCDVF1     (0x02 << 12)
371 #define S3C2400_GPC6_VD6        (0x02 << 12)
372
373 #define S3C2410_GPC7            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 7)
374 #define S3C2410_GPC7_INP        (0x00 << 14)
375 #define S3C2410_GPC7_OUTP       (0x01 << 14)
376 #define S3C2410_GPC7_LCDVF2     (0x02 << 14)
377 #define S3C2400_GPC7_VD7        (0x02 << 14)
378
379 #define S3C2410_GPC8            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 8)
380 #define S3C2410_GPC8_INP        (0x00 << 16)
381 #define S3C2410_GPC8_OUTP       (0x01 << 16)
382 #define S3C2410_GPC8_VD0        (0x02 << 16)
383 #define S3C2400_GPC8_VD8        (0x02 << 16)
384
385 #define S3C2410_GPC9            S3C2410_GPIONO(S3C2410_GPIO_BANKC, 9)
386 #define S3C2410_GPC9_INP        (0x00 << 18)
387 #define S3C2410_GPC9_OUTP       (0x01 << 18)
388 #define S3C2410_GPC9_VD1        (0x02 << 18)
389 #define S3C2400_GPC9_VD9        (0x02 << 18)
390
391 #define S3C2410_GPC10           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 10)
392 #define S3C2410_GPC10_INP       (0x00 << 20)
393 #define S3C2410_GPC10_OUTP      (0x01 << 20)
394 #define S3C2410_GPC10_VD2       (0x02 << 20)
395 #define S3C2400_GPC10_VD10      (0x02 << 20)
396
397 #define S3C2410_GPC11           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 11)
398 #define S3C2410_GPC11_INP       (0x00 << 22)
399 #define S3C2410_GPC11_OUTP      (0x01 << 22)
400 #define S3C2410_GPC11_VD3       (0x02 << 22)
401 #define S3C2400_GPC11_VD11      (0x02 << 22)
402
403 #define S3C2410_GPC12           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 12)
404 #define S3C2410_GPC12_INP       (0x00 << 24)
405 #define S3C2410_GPC12_OUTP      (0x01 << 24)
406 #define S3C2410_GPC12_VD4       (0x02 << 24)
407 #define S3C2400_GPC12_VD12      (0x02 << 24)
408
409 #define S3C2410_GPC13           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 13)
410 #define S3C2410_GPC13_INP       (0x00 << 26)
411 #define S3C2410_GPC13_OUTP      (0x01 << 26)
412 #define S3C2410_GPC13_VD5       (0x02 << 26)
413 #define S3C2400_GPC13_VD13      (0x02 << 26)
414
415 #define S3C2410_GPC14           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 14)
416 #define S3C2410_GPC14_INP       (0x00 << 28)
417 #define S3C2410_GPC14_OUTP      (0x01 << 28)
418 #define S3C2410_GPC14_VD6       (0x02 << 28)
419 #define S3C2400_GPC14_VD14      (0x02 << 28)
420
421 #define S3C2410_GPC15           S3C2410_GPIONO(S3C2410_GPIO_BANKC, 15)
422 #define S3C2410_GPC15_INP       (0x00 << 30)
423 #define S3C2410_GPC15_OUTP      (0x01 << 30)
424 #define S3C2410_GPC15_VD7       (0x02 << 30)
425 #define S3C2400_GPC15_VD15      (0x02 << 30)
426
427 #define S3C2410_GPC_PUPDIS(x)  (1<<(x))
428
429 /*
430  * S3C2410: Port D consists of 16 GPIO/Special function
431  *
432  * almost identical setup to port b, but the special functions are mostly
433  * to do with the video system's data.
434  *
435  * S3C2400: Port D consists of 11 GPIO/Special function
436  *
437  * almost identical setup to port c
438 */
439
440 #define S3C2410_GPDCON     S3C2410_GPIOREG(0x30)
441 #define S3C2410_GPDDAT     S3C2410_GPIOREG(0x34)
442 #define S3C2410_GPDUP      S3C2410_GPIOREG(0x38)
443
444 #define S3C2400_GPDCON     S3C2410_GPIOREG(0x20)
445 #define S3C2400_GPDDAT     S3C2410_GPIOREG(0x24)
446 #define S3C2400_GPDUP      S3C2410_GPIOREG(0x28)
447
448 #define S3C2410_GPD0            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 0)
449 #define S3C2410_GPD0_INP        (0x00 << 0)
450 #define S3C2410_GPD0_OUTP       (0x01 << 0)
451 #define S3C2410_GPD0_VD8        (0x02 << 0)
452 #define S3C2400_GPD0_VFRAME     (0x02 << 0)
453
454 #define S3C2410_GPD1            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 1)
455 #define S3C2410_GPD1_INP        (0x00 << 2)
456 #define S3C2410_GPD1_OUTP       (0x01 << 2)
457 #define S3C2410_GPD1_VD9        (0x02 << 2)
458 #define S3C2400_GPD1_VM         (0x02 << 2)
459
460 #define S3C2410_GPD2            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 2)
461 #define S3C2410_GPD2_INP        (0x00 << 4)
462 #define S3C2410_GPD2_OUTP       (0x01 << 4)
463 #define S3C2410_GPD2_VD10       (0x02 << 4)
464 #define S3C2400_GPD2_VLINE      (0x02 << 4)
465
466 #define S3C2410_GPD3            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 3)
467 #define S3C2410_GPD3_INP        (0x00 << 6)
468 #define S3C2410_GPD3_OUTP       (0x01 << 6)
469 #define S3C2410_GPD3_VD11       (0x02 << 6)
470 #define S3C2400_GPD3_VCLK       (0x02 << 6)
471
472 #define S3C2410_GPD4            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 4)
473 #define S3C2410_GPD4_INP        (0x00 << 8)
474 #define S3C2410_GPD4_OUTP       (0x01 << 8)
475 #define S3C2410_GPD4_VD12       (0x02 << 8)
476 #define S3C2400_GPD4_LEND       (0x02 << 8)
477
478 #define S3C2410_GPD5            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 5)
479 #define S3C2410_GPD5_INP        (0x00 << 10)
480 #define S3C2410_GPD5_OUTP       (0x01 << 10)
481 #define S3C2410_GPD5_VD13       (0x02 << 10)
482 #define S3C2400_GPD5_TOUT0      (0x02 << 10)
483
484 #define S3C2410_GPD6            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 6)
485 #define S3C2410_GPD6_INP        (0x00 << 12)
486 #define S3C2410_GPD6_OUTP       (0x01 << 12)
487 #define S3C2410_GPD6_VD14       (0x02 << 12)
488 #define S3C2400_GPD6_TOUT1      (0x02 << 12)
489
490 #define S3C2410_GPD7            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 7)
491 #define S3C2410_GPD7_INP        (0x00 << 14)
492 #define S3C2410_GPD7_OUTP       (0x01 << 14)
493 #define S3C2410_GPD7_VD15       (0x02 << 14)
494 #define S3C2400_GPD7_TOUT2      (0x02 << 14)
495
496 #define S3C2410_GPD8            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 8)
497 #define S3C2410_GPD8_INP        (0x00 << 16)
498 #define S3C2410_GPD8_OUTP       (0x01 << 16)
499 #define S3C2410_GPD8_VD16       (0x02 << 16)
500 #define S3C2400_GPD8_TOUT3      (0x02 << 16)
501
502 #define S3C2410_GPD9            S3C2410_GPIONO(S3C2410_GPIO_BANKD, 9)
503 #define S3C2410_GPD9_INP        (0x00 << 18)
504 #define S3C2410_GPD9_OUTP       (0x01 << 18)
505 #define S3C2410_GPD9_VD17       (0x02 << 18)
506 #define S3C2400_GPD9_TCLK0      (0x02 << 18)
507 #define S3C2410_GPD9_MASK       (0x03 << 18)
508
509 #define S3C2410_GPD10           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 10)
510 #define S3C2410_GPD10_INP       (0x00 << 20)
511 #define S3C2410_GPD10_OUTP      (0x01 << 20)
512 #define S3C2410_GPD10_VD18      (0x02 << 20)
513 #define S3C2400_GPD10_nWAIT     (0x02 << 20)
514
515 #define S3C2410_GPD11           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 11)
516 #define S3C2410_GPD11_INP       (0x00 << 22)
517 #define S3C2410_GPD11_OUTP      (0x01 << 22)
518 #define S3C2410_GPD11_VD19      (0x02 << 22)
519
520 #define S3C2410_GPD12           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 12)
521 #define S3C2410_GPD12_INP       (0x00 << 24)
522 #define S3C2410_GPD12_OUTP      (0x01 << 24)
523 #define S3C2410_GPD12_VD20      (0x02 << 24)
524
525 #define S3C2410_GPD13           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 13)
526 #define S3C2410_GPD13_INP       (0x00 << 26)
527 #define S3C2410_GPD13_OUTP      (0x01 << 26)
528 #define S3C2410_GPD13_VD21      (0x02 << 26)
529
530 #define S3C2410_GPD14           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 14)
531 #define S3C2410_GPD14_INP       (0x00 << 28)
532 #define S3C2410_GPD14_OUTP      (0x01 << 28)
533 #define S3C2410_GPD14_VD22      (0x02 << 28)
534
535 #define S3C2410_GPD15           S3C2410_GPIONO(S3C2410_GPIO_BANKD, 15)
536 #define S3C2410_GPD15_INP       (0x00 << 30)
537 #define S3C2410_GPD15_OUTP      (0x01 << 30)
538 #define S3C2410_GPD15_VD23      (0x02 << 30)
539
540 #define S3C2410_GPD_PUPDIS(x)  (1<<(x))
541
542 /* S3C2410:
543  * Port E consists of 16 GPIO/Special function
544  *
545  * again, the same as port B, but dealing with I2S, SDI, and
546  * more miscellaneous functions
547  *
548  * S3C2400:
549  * Port E consists of 12 GPIO/Special function
550  *
551  * GPIO / interrupt inputs
552 */
553
554 #define S3C2410_GPECON     S3C2410_GPIOREG(0x40)
555 #define S3C2410_GPEDAT     S3C2410_GPIOREG(0x44)
556 #define S3C2410_GPEUP      S3C2410_GPIOREG(0x48)
557
558 #define S3C2400_GPECON     S3C2410_GPIOREG(0x2C)
559 #define S3C2400_GPEDAT     S3C2410_GPIOREG(0x30)
560 #define S3C2400_GPEUP      S3C2410_GPIOREG(0x34)
561
562 #define S3C2410_GPE0           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 0)
563 #define S3C2410_GPE0_INP       (0x00 << 0)
564 #define S3C2410_GPE0_OUTP      (0x01 << 0)
565 #define S3C2410_GPE0_I2SLRCK   (0x02 << 0)
566 #define S3C2400_GPE0_EINT0     (0x02 << 0)
567 #define S3C2410_GPE0_MASK      (0x03 << 0)
568
569 #define S3C2410_GPE1           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 1)
570 #define S3C2410_GPE1_INP       (0x00 << 2)
571 #define S3C2410_GPE1_OUTP      (0x01 << 2)
572 #define S3C2410_GPE1_I2SSCLK   (0x02 << 2)
573 #define S3C2400_GPE1_EINT1     (0x02 << 2)
574 #define S3C2400_GPE1_nSS       (0x03 << 2)
575 #define S3C2410_GPE1_MASK      (0x03 << 2)
576
577 #define S3C2410_GPE2           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 2)
578 #define S3C2410_GPE2_INP       (0x00 << 4)
579 #define S3C2410_GPE2_OUTP      (0x01 << 4)
580 #define S3C2410_GPE2_CDCLK     (0x02 << 4)
581 #define S3C2400_GPE2_EINT2     (0x02 << 4)
582 #define S3C2400_GPE2_I2SSDI    (0x03 << 4)
583
584 #define S3C2410_GPE3           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 3)
585 #define S3C2410_GPE3_INP       (0x00 << 6)
586 #define S3C2410_GPE3_OUTP      (0x01 << 6)
587 #define S3C2410_GPE3_I2SSDI    (0x02 << 6)
588 #define S3C2400_GPE3_EINT3     (0x02 << 6)
589 #define S3C2400_GPE3_nCTS1     (0x03 << 6)
590 #define S3C2410_GPE3_nSS0      (0x03 << 6)
591 #define S3C2410_GPE3_MASK      (0x03 << 6)
592
593 #define S3C2410_GPE4           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 4)
594 #define S3C2410_GPE4_INP       (0x00 << 8)
595 #define S3C2410_GPE4_OUTP      (0x01 << 8)
596 #define S3C2410_GPE4_I2SSDO    (0x02 << 8)
597 #define S3C2400_GPE4_EINT4     (0x02 << 8)
598 #define S3C2400_GPE4_nRTS1     (0x03 << 8)
599 #define S3C2410_GPE4_I2SSDI    (0x03 << 8)
600 #define S3C2410_GPE4_MASK      (0x03 << 8)
601
602 #define S3C2410_GPE5           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 5)
603 #define S3C2410_GPE5_INP       (0x00 << 10)
604 #define S3C2410_GPE5_OUTP      (0x01 << 10)
605 #define S3C2410_GPE5_SDCLK     (0x02 << 10)
606 #define S3C2400_GPE5_EINT5     (0x02 << 10)
607 #define S3C2400_GPE5_TCLK1     (0x03 << 10)
608
609 #define S3C2410_GPE6           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 6)
610 #define S3C2410_GPE6_INP       (0x00 << 12)
611 #define S3C2410_GPE6_OUTP      (0x01 << 12)
612 #define S3C2410_GPE6_SDCMD     (0x02 << 12)
613 #define S3C2400_GPE6_EINT6     (0x02 << 12)
614
615 #define S3C2410_GPE7           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 7)
616 #define S3C2410_GPE7_INP       (0x00 << 14)
617 #define S3C2410_GPE7_OUTP      (0x01 << 14)
618 #define S3C2410_GPE7_SDDAT0    (0x02 << 14)
619 #define S3C2400_GPE7_EINT7     (0x02 << 14)
620
621 #define S3C2410_GPE8           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 8)
622 #define S3C2410_GPE8_INP       (0x00 << 16)
623 #define S3C2410_GPE8_OUTP      (0x01 << 16)
624 #define S3C2410_GPE8_SDDAT1    (0x02 << 16)
625 #define S3C2400_GPE8_nXDACK0   (0x02 << 16)
626
627 #define S3C2410_GPE9           S3C2410_GPIONO(S3C2410_GPIO_BANKE, 9)
628 #define S3C2410_GPE9_INP       (0x00 << 18)
629 #define S3C2410_GPE9_OUTP      (0x01 << 18)
630 #define S3C2410_GPE9_SDDAT2    (0x02 << 18)
631 #define S3C2400_GPE9_nXDACK1   (0x02 << 18)
632 #define S3C2400_GPE9_nXBACK    (0x03 << 18)
633
634 #define S3C2410_GPE10          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 10)
635 #define S3C2410_GPE10_INP      (0x00 << 20)
636 #define S3C2410_GPE10_OUTP     (0x01 << 20)
637 #define S3C2410_GPE10_SDDAT3   (0x02 << 20)
638 #define S3C2400_GPE10_nXDREQ0  (0x02 << 20)
639
640 #define S3C2410_GPE11          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 11)
641 #define S3C2410_GPE11_INP      (0x00 << 22)
642 #define S3C2410_GPE11_OUTP     (0x01 << 22)
643 #define S3C2410_GPE11_SPIMISO0 (0x02 << 22)
644 #define S3C2400_GPE11_nXDREQ1  (0x02 << 22)
645 #define S3C2400_GPE11_nXBREQ   (0x03 << 22)
646
647 #define S3C2410_GPE12          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 12)
648 #define S3C2410_GPE12_INP      (0x00 << 24)
649 #define S3C2410_GPE12_OUTP     (0x01 << 24)
650 #define S3C2410_GPE12_SPIMOSI0 (0x02 << 24)
651
652 #define S3C2410_GPE13          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 13)
653 #define S3C2410_GPE13_INP      (0x00 << 26)
654 #define S3C2410_GPE13_OUTP     (0x01 << 26)
655 #define S3C2410_GPE13_SPICLK0  (0x02 << 26)
656
657 #define S3C2410_GPE14          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 14)
658 #define S3C2410_GPE14_INP      (0x00 << 28)
659 #define S3C2410_GPE14_OUTP     (0x01 << 28)
660 #define S3C2410_GPE14_IICSCL   (0x02 << 28)
661 #define S3C2410_GPE14_MASK     (0x03 << 28)
662
663 #define S3C2410_GPE15          S3C2410_GPIONO(S3C2410_GPIO_BANKE, 15)
664 #define S3C2410_GPE15_INP      (0x00 << 30)
665 #define S3C2410_GPE15_OUTP     (0x01 << 30)
666 #define S3C2410_GPE15_IICSDA   (0x02 << 30)
667 #define S3C2410_GPE15_MASK     (0x03 << 30)
668
669 #define S3C2440_GPE0_ACSYNC    (0x03 << 0)
670 #define S3C2440_GPE1_ACBITCLK  (0x03 << 2)
671 #define S3C2440_GPE2_ACRESET   (0x03 << 4)
672 #define S3C2440_GPE3_ACIN      (0x03 << 6)
673 #define S3C2440_GPE4_ACOUT     (0x03 << 8)
674
675 #define S3C2410_GPE_PUPDIS(x)  (1<<(x))
676
677 /* S3C2410:
678  * Port F consists of 8 GPIO/Special function
679  *
680  * GPIO / interrupt inputs
681  *
682  * GPFCON has 2 bits for each of the input pins on port F
683  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 undefined
684  *
685  * pull up works like all other ports.
686  *
687  * S3C2400:
688  * Port F consists of 7 GPIO/Special function
689  *
690  * GPIO/serial/misc pins
691 */
692
693 #define S3C2410_GPFCON     S3C2410_GPIOREG(0x50)
694 #define S3C2410_GPFDAT     S3C2410_GPIOREG(0x54)
695 #define S3C2410_GPFUP      S3C2410_GPIOREG(0x58)
696
697 #define S3C2400_GPFCON     S3C2410_GPIOREG(0x38)
698 #define S3C2400_GPFDAT     S3C2410_GPIOREG(0x3C)
699 #define S3C2400_GPFUP      S3C2410_GPIOREG(0x40)
700
701 #define S3C2410_GPF0        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 0)
702 #define S3C2410_GPF0_INP    (0x00 << 0)
703 #define S3C2410_GPF0_OUTP   (0x01 << 0)
704 #define S3C2410_GPF0_EINT0  (0x02 << 0)
705 #define S3C2400_GPF0_RXD0   (0x02 << 0)
706
707 #define S3C2410_GPF1        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 1)
708 #define S3C2410_GPF1_INP    (0x00 << 2)
709 #define S3C2410_GPF1_OUTP   (0x01 << 2)
710 #define S3C2410_GPF1_EINT1  (0x02 << 2)
711 #define S3C2400_GPF1_RXD1   (0x02 << 2)
712 #define S3C2400_GPF1_IICSDA (0x03 << 2)
713
714 #define S3C2410_GPF2        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 2)
715 #define S3C2410_GPF2_INP    (0x00 << 4)
716 #define S3C2410_GPF2_OUTP   (0x01 << 4)
717 #define S3C2410_GPF2_EINT2  (0x02 << 4)
718 #define S3C2400_GPF2_TXD0   (0x02 << 4)
719
720 #define S3C2410_GPF3        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 3)
721 #define S3C2410_GPF3_INP    (0x00 << 6)
722 #define S3C2410_GPF3_OUTP   (0x01 << 6)
723 #define S3C2410_GPF3_EINT3  (0x02 << 6)
724 #define S3C2400_GPF3_TXD1   (0x02 << 6)
725 #define S3C2400_GPF3_IICSCL (0x03 << 6)
726
727 #define S3C2410_GPF4        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 4)
728 #define S3C2410_GPF4_INP    (0x00 << 8)
729 #define S3C2410_GPF4_OUTP   (0x01 << 8)
730 #define S3C2410_GPF4_EINT4  (0x02 << 8)
731 #define S3C2400_GPF4_nRTS0  (0x02 << 8)
732 #define S3C2400_GPF4_nXBACK (0x03 << 8)
733
734 #define S3C2410_GPF5        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 5)
735 #define S3C2410_GPF5_INP    (0x00 << 10)
736 #define S3C2410_GPF5_OUTP   (0x01 << 10)
737 #define S3C2410_GPF5_EINT5  (0x02 << 10)
738 #define S3C2400_GPF5_nCTS0  (0x02 << 10)
739 #define S3C2400_GPF5_nXBREQ (0x03 << 10)
740
741 #define S3C2410_GPF6        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 6)
742 #define S3C2410_GPF6_INP    (0x00 << 12)
743 #define S3C2410_GPF6_OUTP   (0x01 << 12)
744 #define S3C2410_GPF6_EINT6  (0x02 << 12)
745 #define S3C2400_GPF6_CLKOUT (0x02 << 12)
746
747 #define S3C2410_GPF7        S3C2410_GPIONO(S3C2410_GPIO_BANKF, 7)
748 #define S3C2410_GPF7_INP    (0x00 << 14)
749 #define S3C2410_GPF7_OUTP   (0x01 << 14)
750 #define S3C2410_GPF7_EINT7  (0x02 << 14)
751
752 #define S3C2410_GPF_PUPDIS(x)  (1<<(x))
753
754 /* S3C2410:
755  * Port G consists of 8 GPIO/IRQ/Special function
756  *
757  * GPGCON has 2 bits for each of the input pins on port F
758  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 special func
759  *
760  * pull up works like all other ports.
761  *
762  * S3C2400:
763  * Port G consists of 10 GPIO/Special function
764 */
765
766 #define S3C2410_GPGCON     S3C2410_GPIOREG(0x60)
767 #define S3C2410_GPGDAT     S3C2410_GPIOREG(0x64)
768 #define S3C2410_GPGUP      S3C2410_GPIOREG(0x68)
769
770 #define S3C2400_GPGCON     S3C2410_GPIOREG(0x44)
771 #define S3C2400_GPGDAT     S3C2410_GPIOREG(0x48)
772 #define S3C2400_GPGUP      S3C2410_GPIOREG(0x4C)
773
774 #define S3C2410_GPG0          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 0)
775 #define S3C2410_GPG0_INP      (0x00 << 0)
776 #define S3C2410_GPG0_OUTP     (0x01 << 0)
777 #define S3C2410_GPG0_EINT8    (0x02 << 0)
778 #define S3C2400_GPG0_I2SLRCK  (0x02 << 0)
779
780 #define S3C2410_GPG1          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 1)
781 #define S3C2410_GPG1_INP      (0x00 << 2)
782 #define S3C2410_GPG1_OUTP     (0x01 << 2)
783 #define S3C2410_GPG1_EINT9    (0x02 << 2)
784 #define S3C2400_GPG1_I2SSCLK  (0x02 << 2)
785
786 #define S3C2410_GPG2          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 2)
787 #define S3C2410_GPG2_INP      (0x00 << 4)
788 #define S3C2410_GPG2_OUTP     (0x01 << 4)
789 #define S3C2410_GPG2_EINT10   (0x02 << 4)
790 #define S3C2400_GPG2_CDCLK    (0x02 << 4)
791
792 #define S3C2410_GPG3          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 3)
793 #define S3C2410_GPG3_INP      (0x00 << 6)
794 #define S3C2410_GPG3_OUTP     (0x01 << 6)
795 #define S3C2410_GPG3_EINT11   (0x02 << 6)
796 #define S3C2400_GPG3_I2SSDO   (0x02 << 6)
797 #define S3C2400_GPG3_I2SSDI   (0x03 << 6)
798
799 #define S3C2410_GPG4          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 4)
800 #define S3C2410_GPG4_INP      (0x00 << 8)
801 #define S3C2410_GPG4_OUTP     (0x01 << 8)
802 #define S3C2410_GPG4_EINT12   (0x02 << 8)
803 #define S3C2400_GPG4_MMCCLK   (0x02 << 8)
804 #define S3C2400_GPG4_I2SSDI   (0x03 << 8)
805 #define S3C2410_GPG4_LCDPWREN (0x03 << 8)
806
807 #define S3C2410_GPG5          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 5)
808 #define S3C2410_GPG5_INP      (0x00 << 10)
809 #define S3C2410_GPG5_OUTP     (0x01 << 10)
810 #define S3C2410_GPG5_EINT13   (0x02 << 10)
811 #define S3C2400_GPG5_MMCCMD   (0x02 << 10)
812 #define S3C2400_GPG5_IICSDA   (0x03 << 10)
813 #define S3C2410_GPG5_SPIMISO1 (0x03 << 10)
814
815 #define S3C2410_GPG6          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 6)
816 #define S3C2410_GPG6_INP      (0x00 << 12)
817 #define S3C2410_GPG6_OUTP     (0x01 << 12)
818 #define S3C2410_GPG6_EINT14   (0x02 << 12)
819 #define S3C2400_GPG6_MMCDAT   (0x02 << 12)
820 #define S3C2400_GPG6_IICSCL   (0x03 << 12)
821 #define S3C2410_GPG6_SPIMOSI1 (0x03 << 12)
822
823 #define S3C2410_GPG7          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 7)
824 #define S3C2410_GPG7_INP      (0x00 << 14)
825 #define S3C2410_GPG7_OUTP     (0x01 << 14)
826 #define S3C2410_GPG7_EINT15   (0x02 << 14)
827 #define S3C2410_GPG7_SPICLK1  (0x03 << 14)
828 #define S3C2400_GPG7_SPIMISO  (0x02 << 14)
829 #define S3C2400_GPG7_IICSDA   (0x03 << 14)
830
831 #define S3C2410_GPG8          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 8)
832 #define S3C2410_GPG8_INP      (0x00 << 16)
833 #define S3C2410_GPG8_OUTP     (0x01 << 16)
834 #define S3C2410_GPG8_EINT16   (0x02 << 16)
835 #define S3C2400_GPG8_SPIMOSI  (0x02 << 16)
836 #define S3C2400_GPG8_IICSCL   (0x03 << 16)
837
838 #define S3C2410_GPG9          S3C2410_GPIONO(S3C2410_GPIO_BANKG, 9)
839 #define S3C2410_GPG9_INP      (0x00 << 18)
840 #define S3C2410_GPG9_OUTP     (0x01 << 18)
841 #define S3C2410_GPG9_EINT17   (0x02 << 18)
842 #define S3C2400_GPG9_SPICLK   (0x02 << 18)
843 #define S3C2400_GPG9_MMCCLK   (0x03 << 18)
844
845 #define S3C2410_GPG10         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 10)
846 #define S3C2410_GPG10_INP     (0x00 << 20)
847 #define S3C2410_GPG10_OUTP    (0x01 << 20)
848 #define S3C2410_GPG10_EINT18  (0x02 << 20)
849
850 #define S3C2410_GPG11         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 11)
851 #define S3C2410_GPG11_INP     (0x00 << 22)
852 #define S3C2410_GPG11_OUTP    (0x01 << 22)
853 #define S3C2410_GPG11_EINT19  (0x02 << 22)
854 #define S3C2410_GPG11_TCLK1   (0x03 << 22)
855
856 #define S3C2410_GPG12         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 12)
857 #define S3C2410_GPG12_INP     (0x00 << 24)
858 #define S3C2410_GPG12_OUTP    (0x01 << 24)
859 #define S3C2410_GPG12_EINT20  (0x02 << 24)
860 #define S3C2410_GPG12_XMON    (0x03 << 24)
861
862 #define S3C2410_GPG13         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 13)
863 #define S3C2410_GPG13_INP     (0x00 << 26)
864 #define S3C2410_GPG13_OUTP    (0x01 << 26)
865 #define S3C2410_GPG13_EINT21  (0x02 << 26)
866 #define S3C2410_GPG13_nXPON   (0x03 << 26)
867
868 #define S3C2410_GPG14         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 14)
869 #define S3C2410_GPG14_INP     (0x00 << 28)
870 #define S3C2410_GPG14_OUTP    (0x01 << 28)
871 #define S3C2410_GPG14_EINT22  (0x02 << 28)
872 #define S3C2410_GPG14_YMON    (0x03 << 28)
873
874 #define S3C2410_GPG15         S3C2410_GPIONO(S3C2410_GPIO_BANKG, 15)
875 #define S3C2410_GPG15_INP     (0x00 << 30)
876 #define S3C2410_GPG15_OUTP    (0x01 << 30)
877 #define S3C2410_GPG15_EINT23  (0x02 << 30)
878 #define S3C2410_GPG15_nYPON   (0x03 << 30)
879
880
881 #define S3C2410_GPG_PUPDIS(x)  (1<<(x))
882
883 /* Port H consists of11 GPIO/serial/Misc pins
884  *
885  * GPGCON has 2 bits for each of the input pins on port F
886  *   00 = 0 input, 1 output, 2 interrupt (EINT0..7), 3 special func
887  *
888  * pull up works like all other ports.
889 */
890
891 #define S3C2410_GPHCON     S3C2410_GPIOREG(0x70)
892 #define S3C2410_GPHDAT     S3C2410_GPIOREG(0x74)
893 #define S3C2410_GPHUP      S3C2410_GPIOREG(0x78)
894
895 #define S3C2410_GPH0        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 0)
896 #define S3C2410_GPH0_INP    (0x00 << 0)
897 #define S3C2410_GPH0_OUTP   (0x01 << 0)
898 #define S3C2410_GPH0_nCTS0  (0x02 << 0)
899
900 #define S3C2410_GPH1        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 1)
901 #define S3C2410_GPH1_INP    (0x00 << 2)
902 #define S3C2410_GPH1_OUTP   (0x01 << 2)
903 #define S3C2410_GPH1_nRTS0  (0x02 << 2)
904
905 #define S3C2410_GPH2        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 2)
906 #define S3C2410_GPH2_INP    (0x00 << 4)
907 #define S3C2410_GPH2_OUTP   (0x01 << 4)
908 #define S3C2410_GPH2_TXD0   (0x02 << 4)
909
910 #define S3C2410_GPH3        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 3)
911 #define S3C2410_GPH3_INP    (0x00 << 6)
912 #define S3C2410_GPH3_OUTP   (0x01 << 6)
913 #define S3C2410_GPH3_RXD0   (0x02 << 6)
914
915 #define S3C2410_GPH4        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 4)
916 #define S3C2410_GPH4_INP    (0x00 << 8)
917 #define S3C2410_GPH4_OUTP   (0x01 << 8)
918 #define S3C2410_GPH4_TXD1   (0x02 << 8)
919
920 #define S3C2410_GPH5        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 5)
921 #define S3C2410_GPH5_INP    (0x00 << 10)
922 #define S3C2410_GPH5_OUTP   (0x01 << 10)
923 #define S3C2410_GPH5_RXD1   (0x02 << 10)
924
925 #define S3C2410_GPH6        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 6)
926 #define S3C2410_GPH6_INP    (0x00 << 12)
927 #define S3C2410_GPH6_OUTP   (0x01 << 12)
928 #define S3C2410_GPH6_TXD2   (0x02 << 12)
929 #define S3C2410_GPH6_nRTS1  (0x03 << 12)
930
931 #define S3C2410_GPH7        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 7)
932 #define S3C2410_GPH7_INP    (0x00 << 14)
933 #define S3C2410_GPH7_OUTP   (0x01 << 14)
934 #define S3C2410_GPH7_RXD2   (0x02 << 14)
935 #define S3C2410_GPH7_nCTS1  (0x03 << 14)
936
937 #define S3C2410_GPH8        S3C2410_GPIONO(S3C2410_GPIO_BANKH, 8)
938 #define S3C2410_GPH8_INP    (0x00 << 16)
939 #define S3C2410_GPH8_OUTP   (0x01 << 16)
940 #define S3C2410_GPH8_UCLK   (0x02 << 16)
941
942 #define S3C2410_GPH9          S3C2410_GPIONO(S3C2410_GPIO_BANKH, 9)
943 #define S3C2410_GPH9_INP      (0x00 << 18)
944 #define S3C2410_GPH9_OUTP     (0x01 << 18)
945 #define S3C2410_GPH9_CLKOUT0  (0x02 << 18)
946
947 #define S3C2410_GPH10         S3C2410_GPIONO(S3C2410_GPIO_BANKH, 10)
948 #define S3C2410_GPH10_INP     (0x00 << 20)
949 #define S3C2410_GPH10_OUTP    (0x01 << 20)
950 #define S3C2410_GPH10_CLKOUT1 (0x02 << 20)
951
952 /* miscellaneous control */
953 #define S3C2400_MISCCR     S3C2410_GPIOREG(0x54)
954 #define S3C2410_MISCCR     S3C2410_GPIOREG(0x80)
955 #define S3C2410_DCLKCON    S3C2410_GPIOREG(0x84)
956
957 /* see clock.h for dclk definitions */
958
959 /* pullup control on databus */
960 #define S3C2410_MISCCR_SPUCR_HEN    (0<<0)
961 #define S3C2410_MISCCR_SPUCR_HDIS   (1<<0)
962 #define S3C2410_MISCCR_SPUCR_LEN    (0<<1)
963 #define S3C2410_MISCCR_SPUCR_LDIS   (1<<1)
964
965 #define S3C2400_MISCCR_SPUCR_LEN    (0<<0)
966 #define S3C2400_MISCCR_SPUCR_LDIS   (1<<0)
967 #define S3C2400_MISCCR_SPUCR_HEN    (0<<1)
968 #define S3C2400_MISCCR_SPUCR_HDIS   (1<<1)
969
970 #define S3C2400_MISCCR_HZ_STOPEN    (0<<2)
971 #define S3C2400_MISCCR_HZ_STOPPREV  (1<<2)
972
973 #define S3C2410_MISCCR_USBDEV       (0<<3)
974 #define S3C2410_MISCCR_USBHOST      (1<<3)
975
976 #define S3C2410_MISCCR_CLK0_MPLL    (0<<4)
977 #define S3C2410_MISCCR_CLK0_UPLL    (1<<4)
978 #define S3C2410_MISCCR_CLK0_FCLK    (2<<4)
979 #define S3C2410_MISCCR_CLK0_HCLK    (3<<4)
980 #define S3C2410_MISCCR_CLK0_PCLK    (4<<4)
981 #define S3C2410_MISCCR_CLK0_DCLK0   (5<<4)
982 #define S3C2410_MISCCR_CLK0_MASK    (7<<4)
983
984 #define S3C2410_MISCCR_CLK1_MPLL    (0<<8)
985 #define S3C2410_MISCCR_CLK1_UPLL    (1<<8)
986 #define S3C2410_MISCCR_CLK1_FCLK    (2<<8)
987 #define S3C2410_MISCCR_CLK1_HCLK    (3<<8)
988 #define S3C2410_MISCCR_CLK1_PCLK    (4<<8)
989 #define S3C2410_MISCCR_CLK1_DCLK1   (5<<8)
990 #define S3C2410_MISCCR_CLK1_MASK    (7<<8)
991
992 #define S3C2410_MISCCR_USBSUSPND0   (1<<12)
993 #define S3C2410_MISCCR_USBSUSPND1   (1<<13)
994
995 #define S3C2410_MISCCR_nRSTCON      (1<<16)
996
997 #define S3C2410_MISCCR_nEN_SCLK0    (1<<17)
998 #define S3C2410_MISCCR_nEN_SCLK1    (1<<18)
999 #define S3C2410_MISCCR_nEN_SCLKE    (1<<19)
1000 #define S3C2410_MISCCR_SDSLEEP      (7<<17)
1001
1002 /* external interrupt control... */
1003 /* S3C2410_EXTINT0 -> irq sense control for EINT0..EINT7
1004  * S3C2410_EXTINT1 -> irq sense control for EINT8..EINT15
1005  * S3C2410_EXTINT2 -> irq sense control for EINT16..EINT23
1006  *
1007  * note S3C2410_EXTINT2 has filtering options for EINT16..EINT23
1008  *
1009  * Samsung datasheet p9-25
1010 */
1011 #define S3C2400_EXTINT0    S3C2410_GPIOREG(0x58)
1012 #define S3C2410_EXTINT0    S3C2410_GPIOREG(0x88)
1013 #define S3C2410_EXTINT1    S3C2410_GPIOREG(0x8C)
1014 #define S3C2410_EXTINT2    S3C2410_GPIOREG(0x90)
1015
1016 /* values for S3C2410_EXTINT0/1/2 */
1017 #define S3C2410_EXTINT_LOWLEV    (0x00)
1018 #define S3C2410_EXTINT_HILEV     (0x01)
1019 #define S3C2410_EXTINT_FALLEDGE  (0x02)
1020 #define S3C2410_EXTINT_RISEEDGE  (0x04)
1021 #define S3C2410_EXTINT_BOTHEDGE  (0x06)
1022
1023 /* interrupt filtering conrrol for EINT16..EINT23 */
1024 #define S3C2410_EINFLT0    S3C2410_GPIOREG(0x94)
1025 #define S3C2410_EINFLT1    S3C2410_GPIOREG(0x98)
1026 #define S3C2410_EINFLT2    S3C2410_GPIOREG(0x9C)
1027 #define S3C2410_EINFLT3    S3C2410_GPIOREG(0xA0)
1028
1029 /* values for interrupt filtering */
1030 #define S3C2410_EINTFLT_PCLK            (0x00)
1031 #define S3C2410_EINTFLT_EXTCLK          (1<<7)
1032 #define S3C2410_EINTFLT_WIDTHMSK(x)     ((x) & 0x3f)
1033
1034 /* removed EINTxxxx defs from here, not meant for this */
1035
1036 /* GSTATUS have miscellaneous information in them
1037  *
1038  */
1039
1040 #define S3C2410_GSTATUS0   S3C2410_GPIOREG(0x0AC)
1041 #define S3C2410_GSTATUS1   S3C2410_GPIOREG(0x0B0)
1042 #define S3C2410_GSTATUS2   S3C2410_GPIOREG(0x0B4)
1043 #define S3C2410_GSTATUS3   S3C2410_GPIOREG(0x0B8)
1044 #define S3C2410_GSTATUS4   S3C2410_GPIOREG(0x0BC)
1045
1046 #define S3C2410_GSTATUS0_nWAIT     (1<<3)
1047 #define S3C2410_GSTATUS0_NCON      (1<<2)
1048 #define S3C2410_GSTATUS0_RnB       (1<<1)
1049 #define S3C2410_GSTATUS0_nBATTFLT  (1<<0)
1050
1051 #define S3C2410_GSTATUS1_IDMASK    (0xffff0000)
1052 #define S3C2410_GSTATUS1_2410      (0x32410000)
1053 #define S3C2410_GSTATUS1_2440      (0x32440000)
1054
1055 #define S3C2410_GSTATUS2_WTRESET   (1<<2)
1056 #define S3C2410_GSTATUS2_OFFRESET  (1<<1)
1057 #define S3C2410_GSTATUS2_PONRESET  (1<<0)
1058
1059 /* open drain control register */
1060 #define S3C2400_OPENCR     S3C2410_GPIOREG(0x50)
1061
1062 #define S3C2400_OPENCR_OPC_RXD1DIS  (0<<0)
1063 #define S3C2400_OPENCR_OPC_RXD1EN   (1<<0)
1064 #define S3C2400_OPENCR_OPC_TXD1DIS  (0<<1)
1065 #define S3C2400_OPENCR_OPC_TXD1EN   (1<<1)
1066 #define S3C2400_OPENCR_OPC_CMDDIS   (0<<2)
1067 #define S3C2400_OPENCR_OPC_CMDEN    (1<<2)
1068 #define S3C2400_OPENCR_OPC_DATDIS   (0<<3)
1069 #define S3C2400_OPENCR_OPC_DATEN    (1<<3)
1070 #define S3C2400_OPENCR_OPC_MISODIS  (0<<4)
1071 #define S3C2400_OPENCR_OPC_MISOEN   (1<<4)
1072 #define S3C2400_OPENCR_OPC_MOSIDIS  (0<<5)
1073 #define S3C2400_OPENCR_OPC_MOSIEN   (1<<5)
1074
1075 #endif  /* __ASM_ARCH_REGS_GPIO_H */
1076