Merge branch 'linus' into cpus4096
[linux-2.6] / drivers / ide / pci / scc_pata.c
1 /*
2  * Support for IDE interfaces on Celleb platform
3  *
4  * (C) Copyright 2006 TOSHIBA CORPORATION
5  *
6  * This code is based on drivers/ide/pci/siimage.c:
7  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
8  * Copyright (C) 2003           Red Hat <alan@redhat.com>
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License as published by
12  * the Free Software Foundation; either version 2 of the License, or
13  * (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License along
21  * with this program; if not, write to the Free Software Foundation, Inc.,
22  * 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA.
23  */
24
25 #include <linux/types.h>
26 #include <linux/module.h>
27 #include <linux/pci.h>
28 #include <linux/delay.h>
29 #include <linux/hdreg.h>
30 #include <linux/ide.h>
31 #include <linux/init.h>
32
33 #define PCI_DEVICE_ID_TOSHIBA_SCC_ATA            0x01b4
34
35 #define SCC_PATA_NAME           "scc IDE"
36
37 #define TDVHSEL_MASTER          0x00000001
38 #define TDVHSEL_SLAVE           0x00000004
39
40 #define MODE_JCUSFEN            0x00000080
41
42 #define CCKCTRL_ATARESET        0x00040000
43 #define CCKCTRL_BUFCNT          0x00020000
44 #define CCKCTRL_CRST            0x00010000
45 #define CCKCTRL_OCLKEN          0x00000100
46 #define CCKCTRL_ATACLKOEN       0x00000002
47 #define CCKCTRL_LCLKEN          0x00000001
48
49 #define QCHCD_IOS_SS            0x00000001
50
51 #define QCHSD_STPDIAG           0x00020000
52
53 #define INTMASK_MSK             0xD1000012
54 #define INTSTS_SERROR           0x80000000
55 #define INTSTS_PRERR            0x40000000
56 #define INTSTS_RERR             0x10000000
57 #define INTSTS_ICERR            0x01000000
58 #define INTSTS_BMSINT           0x00000010
59 #define INTSTS_BMHE             0x00000008
60 #define INTSTS_IOIRQS           0x00000004
61 #define INTSTS_INTRQ            0x00000002
62 #define INTSTS_ACTEINT          0x00000001
63
64 #define ECMODE_VALUE 0x01
65
66 static struct scc_ports {
67         unsigned long ctl, dma;
68         ide_hwif_t *hwif;  /* for removing port from system */
69 } scc_ports[MAX_HWIFS];
70
71 /* PIO transfer mode  table */
72 /* JCHST */
73 static unsigned long JCHSTtbl[2][7] = {
74         {0x0E, 0x05, 0x02, 0x03, 0x02, 0x00, 0x00},   /* 100MHz */
75         {0x13, 0x07, 0x04, 0x04, 0x03, 0x00, 0x00}    /* 133MHz */
76 };
77
78 /* JCHHT */
79 static unsigned long JCHHTtbl[2][7] = {
80         {0x0E, 0x02, 0x02, 0x02, 0x02, 0x00, 0x00},   /* 100MHz */
81         {0x13, 0x03, 0x03, 0x03, 0x03, 0x00, 0x00}    /* 133MHz */
82 };
83
84 /* JCHCT */
85 static unsigned long JCHCTtbl[2][7] = {
86         {0x1D, 0x1D, 0x1C, 0x0B, 0x06, 0x00, 0x00},   /* 100MHz */
87         {0x27, 0x26, 0x26, 0x0E, 0x09, 0x00, 0x00}    /* 133MHz */
88 };
89
90
91 /* DMA transfer mode  table */
92 /* JCHDCTM/JCHDCTS */
93 static unsigned long JCHDCTxtbl[2][7] = {
94         {0x0A, 0x06, 0x04, 0x03, 0x01, 0x00, 0x00},   /* 100MHz */
95         {0x0E, 0x09, 0x06, 0x04, 0x02, 0x01, 0x00}    /* 133MHz */
96 };
97
98 /* JCSTWTM/JCSTWTS  */
99 static unsigned long JCSTWTxtbl[2][7] = {
100         {0x06, 0x04, 0x03, 0x02, 0x02, 0x02, 0x00},   /* 100MHz */
101         {0x09, 0x06, 0x04, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
102 };
103
104 /* JCTSS */
105 static unsigned long JCTSStbl[2][7] = {
106         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x00},   /* 100MHz */
107         {0x05, 0x05, 0x05, 0x05, 0x05, 0x05, 0x05}    /* 133MHz */
108 };
109
110 /* JCENVT */
111 static unsigned long JCENVTtbl[2][7] = {
112         {0x01, 0x01, 0x01, 0x01, 0x01, 0x01, 0x00},   /* 100MHz */
113         {0x02, 0x02, 0x02, 0x02, 0x02, 0x02, 0x02}    /* 133MHz */
114 };
115
116 /* JCACTSELS/JCACTSELM */
117 static unsigned long JCACTSELtbl[2][7] = {
118         {0x00, 0x00, 0x00, 0x00, 0x01, 0x01, 0x00},   /* 100MHz */
119         {0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x01}    /* 133MHz */
120 };
121
122
123 static u8 scc_ide_inb(unsigned long port)
124 {
125         u32 data = in_be32((void*)port);
126         return (u8)data;
127 }
128
129 static void scc_ide_insw(unsigned long port, void *addr, u32 count)
130 {
131         u16 *ptr = (u16 *)addr;
132         while (count--) {
133                 *ptr++ = le16_to_cpu(in_be32((void*)port));
134         }
135 }
136
137 static void scc_ide_insl(unsigned long port, void *addr, u32 count)
138 {
139         u16 *ptr = (u16 *)addr;
140         while (count--) {
141                 *ptr++ = le16_to_cpu(in_be32((void*)port));
142                 *ptr++ = le16_to_cpu(in_be32((void*)port));
143         }
144 }
145
146 static void scc_ide_outb(u8 addr, unsigned long port)
147 {
148         out_be32((void*)port, addr);
149 }
150
151 static void scc_ide_outbsync(ide_hwif_t *hwif, u8 addr, unsigned long port)
152 {
153         out_be32((void*)port, addr);
154         eieio();
155         in_be32((void*)(hwif->dma_base + 0x01c));
156         eieio();
157 }
158
159 static void
160 scc_ide_outsw(unsigned long port, void *addr, u32 count)
161 {
162         u16 *ptr = (u16 *)addr;
163         while (count--) {
164                 out_be32((void*)port, cpu_to_le16(*ptr++));
165         }
166 }
167
168 static void
169 scc_ide_outsl(unsigned long port, void *addr, u32 count)
170 {
171         u16 *ptr = (u16 *)addr;
172         while (count--) {
173                 out_be32((void*)port, cpu_to_le16(*ptr++));
174                 out_be32((void*)port, cpu_to_le16(*ptr++));
175         }
176 }
177
178 /**
179  *      scc_set_pio_mode        -       set host controller for PIO mode
180  *      @drive: drive
181  *      @pio: PIO mode number
182  *
183  *      Load the timing settings for this device mode into the
184  *      controller.
185  */
186
187 static void scc_set_pio_mode(ide_drive_t *drive, const u8 pio)
188 {
189         ide_hwif_t *hwif = HWIF(drive);
190         struct scc_ports *ports = ide_get_hwifdata(hwif);
191         unsigned long ctl_base = ports->ctl;
192         unsigned long cckctrl_port = ctl_base + 0xff0;
193         unsigned long piosht_port = ctl_base + 0x000;
194         unsigned long pioct_port = ctl_base + 0x004;
195         unsigned long reg;
196         int offset;
197
198         reg = in_be32((void __iomem *)cckctrl_port);
199         if (reg & CCKCTRL_ATACLKOEN) {
200                 offset = 1; /* 133MHz */
201         } else {
202                 offset = 0; /* 100MHz */
203         }
204         reg = JCHSTtbl[offset][pio] << 16 | JCHHTtbl[offset][pio];
205         out_be32((void __iomem *)piosht_port, reg);
206         reg = JCHCTtbl[offset][pio];
207         out_be32((void __iomem *)pioct_port, reg);
208 }
209
210 /**
211  *      scc_set_dma_mode        -       set host controller for DMA mode
212  *      @drive: drive
213  *      @speed: DMA mode
214  *
215  *      Load the timing settings for this device mode into the
216  *      controller.
217  */
218
219 static void scc_set_dma_mode(ide_drive_t *drive, const u8 speed)
220 {
221         ide_hwif_t *hwif = HWIF(drive);
222         struct scc_ports *ports = ide_get_hwifdata(hwif);
223         unsigned long ctl_base = ports->ctl;
224         unsigned long cckctrl_port = ctl_base + 0xff0;
225         unsigned long mdmact_port = ctl_base + 0x008;
226         unsigned long mcrcst_port = ctl_base + 0x00c;
227         unsigned long sdmact_port = ctl_base + 0x010;
228         unsigned long scrcst_port = ctl_base + 0x014;
229         unsigned long udenvt_port = ctl_base + 0x018;
230         unsigned long tdvhsel_port   = ctl_base + 0x020;
231         int is_slave = (&hwif->drives[1] == drive);
232         int offset, idx;
233         unsigned long reg;
234         unsigned long jcactsel;
235
236         reg = in_be32((void __iomem *)cckctrl_port);
237         if (reg & CCKCTRL_ATACLKOEN) {
238                 offset = 1; /* 133MHz */
239         } else {
240                 offset = 0; /* 100MHz */
241         }
242
243         idx = speed - XFER_UDMA_0;
244
245         jcactsel = JCACTSELtbl[offset][idx];
246         if (is_slave) {
247                 out_be32((void __iomem *)sdmact_port, JCHDCTxtbl[offset][idx]);
248                 out_be32((void __iomem *)scrcst_port, JCSTWTxtbl[offset][idx]);
249                 jcactsel = jcactsel << 2;
250                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_SLAVE) | jcactsel);
251         } else {
252                 out_be32((void __iomem *)mdmact_port, JCHDCTxtbl[offset][idx]);
253                 out_be32((void __iomem *)mcrcst_port, JCSTWTxtbl[offset][idx]);
254                 out_be32((void __iomem *)tdvhsel_port, (in_be32((void __iomem *)tdvhsel_port) & ~TDVHSEL_MASTER) | jcactsel);
255         }
256         reg = JCTSStbl[offset][idx] << 16 | JCENVTtbl[offset][idx];
257         out_be32((void __iomem *)udenvt_port, reg);
258 }
259
260 static void scc_dma_host_set(ide_drive_t *drive, int on)
261 {
262         ide_hwif_t *hwif = drive->hwif;
263         u8 unit = (drive->select.b.unit & 0x01);
264         u8 dma_stat = scc_ide_inb(hwif->dma_status);
265
266         if (on)
267                 dma_stat |= (1 << (5 + unit));
268         else
269                 dma_stat &= ~(1 << (5 + unit));
270
271         scc_ide_outb(dma_stat, hwif->dma_status);
272 }
273
274 /**
275  *      scc_ide_dma_setup       -       begin a DMA phase
276  *      @drive: target device
277  *
278  *      Build an IDE DMA PRD (IDE speak for scatter gather table)
279  *      and then set up the DMA transfer registers.
280  *
281  *      Returns 0 on success. If a PIO fallback is required then 1
282  *      is returned.
283  */
284
285 static int scc_dma_setup(ide_drive_t *drive)
286 {
287         ide_hwif_t *hwif = drive->hwif;
288         struct request *rq = HWGROUP(drive)->rq;
289         unsigned int reading;
290         u8 dma_stat;
291
292         if (rq_data_dir(rq))
293                 reading = 0;
294         else
295                 reading = 1 << 3;
296
297         /* fall back to pio! */
298         if (!ide_build_dmatable(drive, rq)) {
299                 ide_map_sg(drive, rq);
300                 return 1;
301         }
302
303         /* PRD table */
304         out_be32((void __iomem *)(hwif->dma_base + 8), hwif->dmatable_dma);
305
306         /* specify r/w */
307         out_be32((void __iomem *)hwif->dma_command, reading);
308
309         /* read dma_status for INTR & ERROR flags */
310         dma_stat = in_be32((void __iomem *)hwif->dma_status);
311
312         /* clear INTR & ERROR flags */
313         out_be32((void __iomem *)hwif->dma_status, dma_stat|6);
314         drive->waiting_for_dma = 1;
315         return 0;
316 }
317
318 static void scc_dma_start(ide_drive_t *drive)
319 {
320         ide_hwif_t *hwif = drive->hwif;
321         u8 dma_cmd = scc_ide_inb(hwif->dma_command);
322
323         /* start DMA */
324         scc_ide_outb(dma_cmd | 1, hwif->dma_command);
325         hwif->dma = 1;
326         wmb();
327 }
328
329 static int __scc_dma_end(ide_drive_t *drive)
330 {
331         ide_hwif_t *hwif = drive->hwif;
332         u8 dma_stat, dma_cmd;
333
334         drive->waiting_for_dma = 0;
335         /* get DMA command mode */
336         dma_cmd = scc_ide_inb(hwif->dma_command);
337         /* stop DMA */
338         scc_ide_outb(dma_cmd & ~1, hwif->dma_command);
339         /* get DMA status */
340         dma_stat = scc_ide_inb(hwif->dma_status);
341         /* clear the INTR & ERROR bits */
342         scc_ide_outb(dma_stat | 6, hwif->dma_status);
343         /* purge DMA mappings */
344         ide_destroy_dmatable(drive);
345         /* verify good DMA status */
346         hwif->dma = 0;
347         wmb();
348         return (dma_stat & 7) != 4 ? (0x10 | dma_stat) : 0;
349 }
350
351 /**
352  *      scc_dma_end     -       Stop DMA
353  *      @drive: IDE drive
354  *
355  *      Check and clear INT Status register.
356  *      Then call __scc_dma_end().
357  */
358
359 static int scc_dma_end(ide_drive_t *drive)
360 {
361         ide_hwif_t *hwif = HWIF(drive);
362         unsigned long intsts_port = hwif->dma_base + 0x014;
363         u32 reg;
364         int dma_stat, data_loss = 0;
365         static int retry = 0;
366
367         /* errata A308 workaround: Step5 (check data loss) */
368         /* We don't check non ide_disk because it is limited to UDMA4 */
369         if (!(in_be32((void __iomem *)hwif->io_ports.ctl_addr)
370               & ERR_STAT) &&
371             drive->media == ide_disk && drive->current_speed > XFER_UDMA_4) {
372                 reg = in_be32((void __iomem *)intsts_port);
373                 if (!(reg & INTSTS_ACTEINT)) {
374                         printk(KERN_WARNING "%s: operation failed (transfer data loss)\n",
375                                drive->name);
376                         data_loss = 1;
377                         if (retry++) {
378                                 struct request *rq = HWGROUP(drive)->rq;
379                                 int unit;
380                                 /* ERROR_RESET and drive->crc_count are needed
381                                  * to reduce DMA transfer mode in retry process.
382                                  */
383                                 if (rq)
384                                         rq->errors |= ERROR_RESET;
385                                 for (unit = 0; unit < MAX_DRIVES; unit++) {
386                                         ide_drive_t *drive = &hwif->drives[unit];
387                                         drive->crc_count++;
388                                 }
389                         }
390                 }
391         }
392
393         while (1) {
394                 reg = in_be32((void __iomem *)intsts_port);
395
396                 if (reg & INTSTS_SERROR) {
397                         printk(KERN_WARNING "%s: SERROR\n", SCC_PATA_NAME);
398                         out_be32((void __iomem *)intsts_port, INTSTS_SERROR|INTSTS_BMSINT);
399
400                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
401                         continue;
402                 }
403
404                 if (reg & INTSTS_PRERR) {
405                         u32 maea0, maec0;
406                         unsigned long ctl_base = hwif->config_data;
407
408                         maea0 = in_be32((void __iomem *)(ctl_base + 0xF50));
409                         maec0 = in_be32((void __iomem *)(ctl_base + 0xF54));
410
411                         printk(KERN_WARNING "%s: PRERR [addr:%x cmd:%x]\n", SCC_PATA_NAME, maea0, maec0);
412
413                         out_be32((void __iomem *)intsts_port, INTSTS_PRERR|INTSTS_BMSINT);
414
415                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
416                         continue;
417                 }
418
419                 if (reg & INTSTS_RERR) {
420                         printk(KERN_WARNING "%s: Response Error\n", SCC_PATA_NAME);
421                         out_be32((void __iomem *)intsts_port, INTSTS_RERR|INTSTS_BMSINT);
422
423                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
424                         continue;
425                 }
426
427                 if (reg & INTSTS_ICERR) {
428                         out_be32((void __iomem *)hwif->dma_command, in_be32((void __iomem *)hwif->dma_command) & ~QCHCD_IOS_SS);
429
430                         printk(KERN_WARNING "%s: Illegal Configuration\n", SCC_PATA_NAME);
431                         out_be32((void __iomem *)intsts_port, INTSTS_ICERR|INTSTS_BMSINT);
432                         continue;
433                 }
434
435                 if (reg & INTSTS_BMSINT) {
436                         printk(KERN_WARNING "%s: Internal Bus Error\n", SCC_PATA_NAME);
437                         out_be32((void __iomem *)intsts_port, INTSTS_BMSINT);
438
439                         ide_do_reset(drive);
440                         continue;
441                 }
442
443                 if (reg & INTSTS_BMHE) {
444                         out_be32((void __iomem *)intsts_port, INTSTS_BMHE);
445                         continue;
446                 }
447
448                 if (reg & INTSTS_ACTEINT) {
449                         out_be32((void __iomem *)intsts_port, INTSTS_ACTEINT);
450                         continue;
451                 }
452
453                 if (reg & INTSTS_IOIRQS) {
454                         out_be32((void __iomem *)intsts_port, INTSTS_IOIRQS);
455                         continue;
456                 }
457                 break;
458         }
459
460         dma_stat = __scc_dma_end(drive);
461         if (data_loss)
462                 dma_stat |= 2; /* emulate DMA error (to retry command) */
463         return dma_stat;
464 }
465
466 /* returns 1 if dma irq issued, 0 otherwise */
467 static int scc_dma_test_irq(ide_drive_t *drive)
468 {
469         ide_hwif_t *hwif = HWIF(drive);
470         u32 int_stat = in_be32((void __iomem *)hwif->dma_base + 0x014);
471
472         /* SCC errata A252,A308 workaround: Step4 */
473         if ((in_be32((void __iomem *)hwif->io_ports.ctl_addr)
474              & ERR_STAT) &&
475             (int_stat & INTSTS_INTRQ))
476                 return 1;
477
478         /* SCC errata A308 workaround: Step5 (polling IOIRQS) */
479         if (int_stat & INTSTS_IOIRQS)
480                 return 1;
481
482         if (!drive->waiting_for_dma)
483                 printk(KERN_WARNING "%s: (%s) called while not waiting\n",
484                         drive->name, __func__);
485         return 0;
486 }
487
488 static u8 scc_udma_filter(ide_drive_t *drive)
489 {
490         ide_hwif_t *hwif = drive->hwif;
491         u8 mask = hwif->ultra_mask;
492
493         /* errata A308 workaround: limit non ide_disk drive to UDMA4 */
494         if ((drive->media != ide_disk) && (mask & 0xE0)) {
495                 printk(KERN_INFO "%s: limit %s to UDMA4\n",
496                        SCC_PATA_NAME, drive->name);
497                 mask = ATA_UDMA4;
498         }
499
500         return mask;
501 }
502
503 /**
504  *      setup_mmio_scc  -       map CTRL/BMID region
505  *      @dev: PCI device we are configuring
506  *      @name: device name
507  *
508  */
509
510 static int setup_mmio_scc (struct pci_dev *dev, const char *name)
511 {
512         unsigned long ctl_base = pci_resource_start(dev, 0);
513         unsigned long dma_base = pci_resource_start(dev, 1);
514         unsigned long ctl_size = pci_resource_len(dev, 0);
515         unsigned long dma_size = pci_resource_len(dev, 1);
516         void __iomem *ctl_addr;
517         void __iomem *dma_addr;
518         int i, ret;
519
520         for (i = 0; i < MAX_HWIFS; i++) {
521                 if (scc_ports[i].ctl == 0)
522                         break;
523         }
524         if (i >= MAX_HWIFS)
525                 return -ENOMEM;
526
527         ret = pci_request_selected_regions(dev, (1 << 2) - 1, name);
528         if (ret < 0) {
529                 printk(KERN_ERR "%s: can't reserve resources\n", name);
530                 return ret;
531         }
532
533         if ((ctl_addr = ioremap(ctl_base, ctl_size)) == NULL)
534                 goto fail_0;
535
536         if ((dma_addr = ioremap(dma_base, dma_size)) == NULL)
537                 goto fail_1;
538
539         pci_set_master(dev);
540         scc_ports[i].ctl = (unsigned long)ctl_addr;
541         scc_ports[i].dma = (unsigned long)dma_addr;
542         pci_set_drvdata(dev, (void *) &scc_ports[i]);
543
544         return 1;
545
546  fail_1:
547         iounmap(ctl_addr);
548  fail_0:
549         return -ENOMEM;
550 }
551
552 static int scc_ide_setup_pci_device(struct pci_dev *dev,
553                                     const struct ide_port_info *d)
554 {
555         struct scc_ports *ports = pci_get_drvdata(dev);
556         ide_hwif_t *hwif = NULL;
557         hw_regs_t hw;
558         u8 idx[4] = { 0xff, 0xff, 0xff, 0xff };
559         int i;
560
561         hwif = ide_find_port();
562         if (hwif == NULL) {
563                 printk(KERN_ERR "%s: too many IDE interfaces, "
564                                 "no room in table\n", SCC_PATA_NAME);
565                 return -ENOMEM;
566         }
567
568         memset(&hw, 0, sizeof(hw));
569         for (i = 0; i <= 8; i++)
570                 hw.io_ports_array[i] = ports->dma + 0x20 + i * 4;
571         hw.irq = dev->irq;
572         hw.dev = &dev->dev;
573         hw.chipset = ide_pci;
574         ide_init_port_hw(hwif, &hw);
575         hwif->dev = &dev->dev;
576
577         idx[0] = hwif->index;
578
579         ide_device_add(idx, d);
580
581         return 0;
582 }
583
584 /**
585  *      init_setup_scc  -       set up an SCC PATA Controller
586  *      @dev: PCI device
587  *      @d: IDE port info
588  *
589  *      Perform the initial set up for this device.
590  */
591
592 static int __devinit init_setup_scc(struct pci_dev *dev,
593                                     const struct ide_port_info *d)
594 {
595         unsigned long ctl_base;
596         unsigned long dma_base;
597         unsigned long cckctrl_port;
598         unsigned long intmask_port;
599         unsigned long mode_port;
600         unsigned long ecmode_port;
601         unsigned long dma_status_port;
602         u32 reg = 0;
603         struct scc_ports *ports;
604         int rc;
605
606         rc = pci_enable_device(dev);
607         if (rc)
608                 goto end;
609
610         rc = setup_mmio_scc(dev, d->name);
611         if (rc < 0)
612                 goto end;
613
614         ports = pci_get_drvdata(dev);
615         ctl_base = ports->ctl;
616         dma_base = ports->dma;
617         cckctrl_port = ctl_base + 0xff0;
618         intmask_port = dma_base + 0x010;
619         mode_port = ctl_base + 0x024;
620         ecmode_port = ctl_base + 0xf00;
621         dma_status_port = dma_base + 0x004;
622
623         /* controller initialization */
624         reg = 0;
625         out_be32((void*)cckctrl_port, reg);
626         reg |= CCKCTRL_ATACLKOEN;
627         out_be32((void*)cckctrl_port, reg);
628         reg |= CCKCTRL_LCLKEN | CCKCTRL_OCLKEN;
629         out_be32((void*)cckctrl_port, reg);
630         reg |= CCKCTRL_CRST;
631         out_be32((void*)cckctrl_port, reg);
632
633         for (;;) {
634                 reg = in_be32((void*)cckctrl_port);
635                 if (reg & CCKCTRL_CRST)
636                         break;
637                 udelay(5000);
638         }
639
640         reg |= CCKCTRL_ATARESET;
641         out_be32((void*)cckctrl_port, reg);
642
643         out_be32((void*)ecmode_port, ECMODE_VALUE);
644         out_be32((void*)mode_port, MODE_JCUSFEN);
645         out_be32((void*)intmask_port, INTMASK_MSK);
646
647         rc = scc_ide_setup_pci_device(dev, d);
648
649  end:
650         return rc;
651 }
652
653 static void scc_tf_load(ide_drive_t *drive, ide_task_t *task)
654 {
655         struct ide_io_ports *io_ports = &drive->hwif->io_ports;
656         struct ide_taskfile *tf = &task->tf;
657         u8 HIHI = (task->tf_flags & IDE_TFLAG_LBA48) ? 0xE0 : 0xEF;
658
659         if (task->tf_flags & IDE_TFLAG_FLAGGED)
660                 HIHI = 0xFF;
661
662         if (task->tf_flags & IDE_TFLAG_OUT_DATA)
663                 out_be32((void *)io_ports->data_addr,
664                          (tf->hob_data << 8) | tf->data);
665
666         if (task->tf_flags & IDE_TFLAG_OUT_HOB_FEATURE)
667                 scc_ide_outb(tf->hob_feature, io_ports->feature_addr);
668         if (task->tf_flags & IDE_TFLAG_OUT_HOB_NSECT)
669                 scc_ide_outb(tf->hob_nsect, io_ports->nsect_addr);
670         if (task->tf_flags & IDE_TFLAG_OUT_HOB_LBAL)
671                 scc_ide_outb(tf->hob_lbal, io_ports->lbal_addr);
672         if (task->tf_flags & IDE_TFLAG_OUT_HOB_LBAM)
673                 scc_ide_outb(tf->hob_lbam, io_ports->lbam_addr);
674         if (task->tf_flags & IDE_TFLAG_OUT_HOB_LBAH)
675                 scc_ide_outb(tf->hob_lbah, io_ports->lbah_addr);
676
677         if (task->tf_flags & IDE_TFLAG_OUT_FEATURE)
678                 scc_ide_outb(tf->feature, io_ports->feature_addr);
679         if (task->tf_flags & IDE_TFLAG_OUT_NSECT)
680                 scc_ide_outb(tf->nsect, io_ports->nsect_addr);
681         if (task->tf_flags & IDE_TFLAG_OUT_LBAL)
682                 scc_ide_outb(tf->lbal, io_ports->lbal_addr);
683         if (task->tf_flags & IDE_TFLAG_OUT_LBAM)
684                 scc_ide_outb(tf->lbam, io_ports->lbam_addr);
685         if (task->tf_flags & IDE_TFLAG_OUT_LBAH)
686                 scc_ide_outb(tf->lbah, io_ports->lbah_addr);
687
688         if (task->tf_flags & IDE_TFLAG_OUT_DEVICE)
689                 scc_ide_outb((tf->device & HIHI) | drive->select.all,
690                              io_ports->device_addr);
691 }
692
693 static void scc_tf_read(ide_drive_t *drive, ide_task_t *task)
694 {
695         struct ide_io_ports *io_ports = &drive->hwif->io_ports;
696         struct ide_taskfile *tf = &task->tf;
697
698         if (task->tf_flags & IDE_TFLAG_IN_DATA) {
699                 u16 data = (u16)in_be32((void *)io_ports->data_addr);
700
701                 tf->data = data & 0xff;
702                 tf->hob_data = (data >> 8) & 0xff;
703         }
704
705         /* be sure we're looking at the low order bits */
706         scc_ide_outb(ATA_DEVCTL_OBS & ~0x80, io_ports->ctl_addr);
707
708         if (task->tf_flags & IDE_TFLAG_IN_NSECT)
709                 tf->nsect  = scc_ide_inb(io_ports->nsect_addr);
710         if (task->tf_flags & IDE_TFLAG_IN_LBAL)
711                 tf->lbal   = scc_ide_inb(io_ports->lbal_addr);
712         if (task->tf_flags & IDE_TFLAG_IN_LBAM)
713                 tf->lbam   = scc_ide_inb(io_ports->lbam_addr);
714         if (task->tf_flags & IDE_TFLAG_IN_LBAH)
715                 tf->lbah   = scc_ide_inb(io_ports->lbah_addr);
716         if (task->tf_flags & IDE_TFLAG_IN_DEVICE)
717                 tf->device = scc_ide_inb(io_ports->device_addr);
718
719         if (task->tf_flags & IDE_TFLAG_LBA48) {
720                 scc_ide_outb(ATA_DEVCTL_OBS | 0x80, io_ports->ctl_addr);
721
722                 if (task->tf_flags & IDE_TFLAG_IN_HOB_FEATURE)
723                         tf->hob_feature = scc_ide_inb(io_ports->feature_addr);
724                 if (task->tf_flags & IDE_TFLAG_IN_HOB_NSECT)
725                         tf->hob_nsect   = scc_ide_inb(io_ports->nsect_addr);
726                 if (task->tf_flags & IDE_TFLAG_IN_HOB_LBAL)
727                         tf->hob_lbal    = scc_ide_inb(io_ports->lbal_addr);
728                 if (task->tf_flags & IDE_TFLAG_IN_HOB_LBAM)
729                         tf->hob_lbam    = scc_ide_inb(io_ports->lbam_addr);
730                 if (task->tf_flags & IDE_TFLAG_IN_HOB_LBAH)
731                         tf->hob_lbah    = scc_ide_inb(io_ports->lbah_addr);
732         }
733 }
734
735 static void scc_input_data(ide_drive_t *drive, struct request *rq,
736                            void *buf, unsigned int len)
737 {
738         unsigned long data_addr = drive->hwif->io_ports.data_addr;
739
740         len++;
741
742         if (drive->io_32bit) {
743                 scc_ide_insl(data_addr, buf, len / 4);
744
745                 if ((len & 3) >= 2)
746                         scc_ide_insw(data_addr, (u8 *)buf + (len & ~3), 1);
747         } else
748                 scc_ide_insw(data_addr, buf, len / 2);
749 }
750
751 static void scc_output_data(ide_drive_t *drive,  struct request *rq,
752                             void *buf, unsigned int len)
753 {
754         unsigned long data_addr = drive->hwif->io_ports.data_addr;
755
756         len++;
757
758         if (drive->io_32bit) {
759                 scc_ide_outsl(data_addr, buf, len / 4);
760
761                 if ((len & 3) >= 2)
762                         scc_ide_outsw(data_addr, (u8 *)buf + (len & ~3), 1);
763         } else
764                 scc_ide_outsw(data_addr, buf, len / 2);
765 }
766
767 /**
768  *      init_mmio_iops_scc      -       set up the iops for MMIO
769  *      @hwif: interface to set up
770  *
771  */
772
773 static void __devinit init_mmio_iops_scc(ide_hwif_t *hwif)
774 {
775         struct pci_dev *dev = to_pci_dev(hwif->dev);
776         struct scc_ports *ports = pci_get_drvdata(dev);
777         unsigned long dma_base = ports->dma;
778
779         ide_set_hwifdata(hwif, ports);
780
781         hwif->tf_load = scc_tf_load;
782         hwif->tf_read = scc_tf_read;
783
784         hwif->input_data  = scc_input_data;
785         hwif->output_data = scc_output_data;
786
787         hwif->INB = scc_ide_inb;
788         hwif->OUTB = scc_ide_outb;
789         hwif->OUTBSYNC = scc_ide_outbsync;
790
791         hwif->dma_base = dma_base;
792         hwif->config_data = ports->ctl;
793 }
794
795 /**
796  *      init_iops_scc   -       set up iops
797  *      @hwif: interface to set up
798  *
799  *      Do the basic setup for the SCC hardware interface
800  *      and then do the MMIO setup.
801  */
802
803 static void __devinit init_iops_scc(ide_hwif_t *hwif)
804 {
805         struct pci_dev *dev = to_pci_dev(hwif->dev);
806
807         hwif->hwif_data = NULL;
808         if (pci_get_drvdata(dev) == NULL)
809                 return;
810         init_mmio_iops_scc(hwif);
811 }
812
813 static u8 __devinit scc_cable_detect(ide_hwif_t *hwif)
814 {
815         return ATA_CBL_PATA80;
816 }
817
818 /**
819  *      init_hwif_scc   -       set up hwif
820  *      @hwif: interface to set up
821  *
822  *      We do the basic set up of the interface structure. The SCC
823  *      requires several custom handlers so we override the default
824  *      ide DMA handlers appropriately.
825  */
826
827 static void __devinit init_hwif_scc(ide_hwif_t *hwif)
828 {
829         struct scc_ports *ports = ide_get_hwifdata(hwif);
830
831         ports->hwif = hwif;
832
833         hwif->dma_command = hwif->dma_base;
834         hwif->dma_status = hwif->dma_base + 0x04;
835
836         /* PTERADD */
837         out_be32((void __iomem *)(hwif->dma_base + 0x018), hwif->dmatable_dma);
838
839         if (in_be32((void __iomem *)(hwif->config_data + 0xff0)) & CCKCTRL_ATACLKOEN)
840                 hwif->ultra_mask = ATA_UDMA6; /* 133MHz */
841         else
842                 hwif->ultra_mask = ATA_UDMA5; /* 100MHz */
843 }
844
845 static const struct ide_port_ops scc_port_ops = {
846         .set_pio_mode           = scc_set_pio_mode,
847         .set_dma_mode           = scc_set_dma_mode,
848         .udma_filter            = scc_udma_filter,
849         .cable_detect           = scc_cable_detect,
850 };
851
852 static const struct ide_dma_ops scc_dma_ops = {
853         .dma_host_set           = scc_dma_host_set,
854         .dma_setup              = scc_dma_setup,
855         .dma_exec_cmd           = ide_dma_exec_cmd,
856         .dma_start              = scc_dma_start,
857         .dma_end                = scc_dma_end,
858         .dma_test_irq           = scc_dma_test_irq,
859         .dma_lost_irq           = ide_dma_lost_irq,
860         .dma_timeout            = ide_dma_timeout,
861 };
862
863 #define DECLARE_SCC_DEV(name_str)                       \
864   {                                                     \
865       .name             = name_str,                     \
866       .init_iops        = init_iops_scc,                \
867       .init_hwif        = init_hwif_scc,                \
868       .port_ops         = &scc_port_ops,                \
869       .dma_ops          = &scc_dma_ops,                 \
870       .host_flags       = IDE_HFLAG_SINGLE,             \
871       .pio_mask         = ATA_PIO4,                     \
872   }
873
874 static const struct ide_port_info scc_chipsets[] __devinitdata = {
875         /* 0 */ DECLARE_SCC_DEV("sccIDE"),
876 };
877
878 /**
879  *      scc_init_one    -       pci layer discovery entry
880  *      @dev: PCI device
881  *      @id: ident table entry
882  *
883  *      Called by the PCI code when it finds an SCC PATA controller.
884  *      We then use the IDE PCI generic helper to do most of the work.
885  */
886
887 static int __devinit scc_init_one(struct pci_dev *dev, const struct pci_device_id *id)
888 {
889         return init_setup_scc(dev, &scc_chipsets[id->driver_data]);
890 }
891
892 /**
893  *      scc_remove      -       pci layer remove entry
894  *      @dev: PCI device
895  *
896  *      Called by the PCI code when it removes an SCC PATA controller.
897  */
898
899 static void __devexit scc_remove(struct pci_dev *dev)
900 {
901         struct scc_ports *ports = pci_get_drvdata(dev);
902         ide_hwif_t *hwif = ports->hwif;
903
904         if (hwif->dmatable_cpu) {
905                 pci_free_consistent(dev, PRD_ENTRIES * PRD_BYTES,
906                                     hwif->dmatable_cpu, hwif->dmatable_dma);
907                 hwif->dmatable_cpu = NULL;
908         }
909
910         ide_unregister(hwif);
911
912         iounmap((void*)ports->dma);
913         iounmap((void*)ports->ctl);
914         pci_release_selected_regions(dev, (1 << 2) - 1);
915         memset(ports, 0, sizeof(*ports));
916 }
917
918 static const struct pci_device_id scc_pci_tbl[] = {
919         { PCI_VDEVICE(TOSHIBA_2, PCI_DEVICE_ID_TOSHIBA_SCC_ATA), 0 },
920         { 0, },
921 };
922 MODULE_DEVICE_TABLE(pci, scc_pci_tbl);
923
924 static struct pci_driver driver = {
925         .name = "SCC IDE",
926         .id_table = scc_pci_tbl,
927         .probe = scc_init_one,
928         .remove = scc_remove,
929 };
930
931 static int scc_ide_init(void)
932 {
933         return ide_pci_register_driver(&driver);
934 }
935
936 module_init(scc_ide_init);
937 /* -- No exit code?
938 static void scc_ide_exit(void)
939 {
940         ide_pci_unregister_driver(&driver);
941 }
942 module_exit(scc_ide_exit);
943  */
944
945
946 MODULE_DESCRIPTION("PCI driver module for Toshiba SCC IDE");
947 MODULE_LICENSE("GPL");